KR100532741B1 - 반도체 소자의 식각 정지막 제조 방법 - Google Patents

반도체 소자의 식각 정지막 제조 방법 Download PDF

Info

Publication number
KR100532741B1
KR100532741B1 KR10-2003-0054600A KR20030054600A KR100532741B1 KR 100532741 B1 KR100532741 B1 KR 100532741B1 KR 20030054600 A KR20030054600 A KR 20030054600A KR 100532741 B1 KR100532741 B1 KR 100532741B1
Authority
KR
South Korea
Prior art keywords
etch stop
gas
semiconductor device
flowing
stop film
Prior art date
Application number
KR10-2003-0054600A
Other languages
English (en)
Other versions
KR20050015665A (ko
Inventor
박건욱
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR10-2003-0054600A priority Critical patent/KR100532741B1/ko
Publication of KR20050015665A publication Critical patent/KR20050015665A/ko
Application granted granted Critical
Publication of KR100532741B1 publication Critical patent/KR100532741B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Abstract

본 발명은 반도체 소자의 식각 정지막 제조 방법에 관한 것으로, 특히 본 발명의 제조 공정은 반도체 기판에 반도체 소자를 형성하는 단계와, 반도체 기판의 소자 상부에 단원자 증착법으로 실리콘 질화물질을 증착하여 식각 정지막을 형성하되, 식각 정지막의 단원자 증착은, SiCl4 가스를 흘려준 후에 퍼지를 실시하고, NH3 가스를 흘려준 후에 퍼지를 실시하고, N2O 가스를 흘려준 후에 퍼지를 실시하는 1싸이클 순서로 이루어진다. 그러므로, 본 발명의 식각 정지막은 단원자 증착법으로 실리콘질화막을 증착하여 형성하되, SiCl4 가스를 흘려준 후에 퍼지를 실시하고, NH3 가스를 흘려준 후에 퍼지를 실시하고, N2O 가스를 흘려준 후에 퍼지를 실시하는 1싸이클 순서로 증착하기때문에 고온 증착 공정에 의한 접합 프로파일에 영향을 미치지 않으면서 Si-H의 함량을 낮추어 문턱 전압 저하 및 잔류 전류 문제를 극복할 수 있다.

Description

반도체 소자의 식각 정지막 제조 방법{METHOD FOR FORMING AN ETCH STOP LAYER OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 특히 실리콘 질화물질로 이루어진 식각 정지막의 제조 공정시 단원자 증착법으로 막질의 수율을 향상시킬 수 있는 기술에 관한 것이다.
도 1은 종래 기술에 의한 식각 정지막을 갖는 반도체 소자의 구조를 나타낸 수직 단면도로서, 이를 참조하여 층간 절연막(PMD: Poly Metal Dielectric layer) 아래에 식각 정지막을 갖는 반도체 소자의 제조 공정에 대해 설명한다.
반도체 기판(10)으로서 실리콘 기판에 소자 분리 공정, 예컨대 STI(Shallow Trench Isolation) 공정으로 소자의 활성 영역과 비활성 영역사이를 분리하기 위한 소자 분리막(12)을 형성한다. 소자 분리막(12)이 형성된 실리콘 기판(10)에 반도체 소자로서, 통상적으로 알려진 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)를 형성한다. MOSFET는 게이트 절연막(14), 게이트 전극(16), 스페이서(18), 소오스/드레인 접합(20) 등으로 구성되는데, 게이트 전극(16) 또는 소오스/드레인 접합(20) 표면에는 실리사이드막이 추가 형성되어 전기 저항을 낮출 수 있거나 소오스/드레인 접합(20)이 LDD(Lightly Doped Drain) 구조로 되어 있어 쇼트 채널 효과(short channel effect)를 극복할 수도 있다.
그리고 MOSFET가 형성된 기판(10) 전면에 식각 정지막(22)으로서 실리콘질화막(Si3N4)을 얇게 형성한다. 식각 정지막(22) 상부 전면에 층간 절연막(24)으로서 USG(Undpoed Silicate Glass), BSG(Boro Silicate Glass), BPSG(BoroPhospho Silicate Glass) 또는 PSG(Phospho Silicate Glass)를 증착 및 어닐링한다. 그런 다음 화학적기계적연마(CMP: Chemical Mechanical Polishing)로 층간 절연막(24) 표면을 평탄화한다.
그리고나서 층간 절연막(24)에 콘택홀 마스크를 이용한 건식 식각 공정을 진행하여 층간 절연막(24)을 식각하고 그 하부의 식각 정지막(22)을 건식 식각하여 소오스/드레인 접합(20)이 드러나는 콘택홀을 형성한다. 그런 다음 콘택홀에 도전막을 매립하고 이를 패터닝하여 MOSFET의 콘택 전극(26)을 형성한다.
한편 종래 반도체 소자의 제조 공정시 식각 정지막(22)인 실리콘 질화막은 도 2와 같이 PECVD(Plasma Enhanced Chemical Vapor Deposition)으로 증착하게 된다. 즉 콘택홀 식각 공정시 층간 절연막(24)과의 식각비를 크게 하기 식각 정지막(22)을 PECVD로 실리콘 질화막을 형성하는데, PECVD 공정시 반응 챔버의 기판 표면(2)에 실리콘 소오스로 SiH4 가스(6)를 50sccm와 질소 소오스로 N2O 가스(4)를 100sccm 공급해서 흘려주면서 약 400℃에서 플라즈마를 이용하여 실리콘 질화막(28)을 증착하였다.
PECVD의 실리콘 질화막은 고온의 반응로(furnace)를 이용하는 약 750℃에서 증착된 실리콘 질화막에 비교하여 비교적 저온 약 400℃에서 형성되므로 고온 공정에 의하여 발생할 수 있는 접합 프로파일의 변형을 방지할 수는 있다. 그러나, 고온 반응로에서 증착된 실리콘 질화막에서 Si-H 함량이 3%인데 반하여 PECVD 실리콘 질화막은 실리콘 소오스로 SiH4를 사용하기 때문에 Si-H 함량이 40% 정도로 높다. 이러한 Si-H 결합은 쉽게 깨지는 특성으로 PECVD 실리콘 질화막내에서 분리된 H 원자가 MOSFET의 문턱 전압을 낮추거나 전원이 꺼지더라도(Off) 잔류 전류가 존재하여 전기적인 신호의 동기적 변화에 영향을 미치게 되는 문제점이 있었다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 단원자 증착법으로 식각 정지막용 실리콘질화막을 증착하되, SiCl4 가스를 흘려준 후에 퍼지를 실시하고, NH3 가스를 흘려준 후에 퍼지를 실시하고, N2O 가스를 흘려준 후에 퍼지를 실시하는 1싸이클 순서로 증착하기때문에 Si-H의 함량을 낮추어 문턱 전압 저하 및 잔류 전류 문제를 극복하여 소자의 수율 및 신뢰성을 향상시킬 수 있는 반도체 소자의 식각 정지막 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은 식각 정지막을 형성하는 방법에 있어서, 반도체 기판에 반도체 소자를 형성하는 단계와, 반도체 기판의 소자 상부에 단원자 증착법으로 실리콘 질화물질을 증착하여 식각 정지막을 형성하되, 식각 정지막의 단원자 증착은, SiCl4 가스를 흘려준 후에 퍼지를 실시하고, NH3 가스를 흘려준 후에 퍼지를 실시하고, N2O 가스를 흘려준 후에 퍼지를 실시하는 1싸이클 순서로 이루어진다.
상기 목적을 달성하기 위하여 본 발명의 다른 방법은 반도체 소자의 층간 절연막 아래에 식각 정지막을 형성하는 방법에 있어서, 반도체 기판에 반도체 소자를 형성하는 단계와, 반도체 기판의 소자 상부에 단원자 증착법으로 실리콘질화 물질을 증착하여 식각 정지막을 형성하는 단계와, 식각 정지막 상부에 층간 절연막을 형성하는 단계와, 층간 절연막 및 식각 정지막이 식각된 콘택홀을 통하여 반도체 소자의 활성 영역과 연결되는 콘택 전극을 형성하는 단계를 포함하되, 식각 정지막의 단원자 증착은, SiCl4 가스를 흘려준 후에 퍼지를 실시하고, NH3 가스를 흘려준 후에 퍼지를 실시하고, N2O 가스를 흘려준 후에 퍼지를 실시하는 1싸이클 순서로 이루어진다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다.
도 3은 본 발명에 따른 식각 정지막을 갖는 반도체 소자의 구조를 나타낸 수직 단면도이다. 도 3을 참조하면 본 발명에 따라 단원자 증착법(ALD: Atomic Layered Deposition)으로 제조된 식각 정지막을 갖는 반도체 소자는 다음과 같은 구조를 갖는다.
반도체 기판(100)으로서 실리콘 기판에 소자 분리막(102)이 형성되어 있으며 소자 분리막(102) 사이의 활성 영역 표면의 기판에 반도체 소자로서, 통상적으로 알려진 MOSFET가 형성되어 있다. MOSFET는 게이트 절연막(104), 게이트 전극(106), 스페이서(108), 소오스/드레인 접합(110) 등으로 구성된다.
MOSFET가 있는 기판(100) 전면에 식각 정지막(112)으로서 단원자 증착된 실리콘질화막(Si3N4)이 얇게 형성되어 있으며 식각 정지막(112) 상부 전면에 평탄화된 층간 절연막(114)이 형성되어 있다. 층간 절연막(114) 및 식각 정지막(112)의 콘택홀을 통해서 하부 소오스/드레인 접합(110)과 수직으로 연결된 MOSFET의 콘택 전극(116)이 형성되어 있다.
이와 같이 구성된 반도체 소자(MOSFET)의 식각 정지막(112) 제조 방법은 단원자 증착법으로 SiCl4의 실리콘 소오스와 NH3 및 N2O의 질소 소오스를 이용하여 실리콘질화 물질을 단원자층(SiN)으로 증착한다. 이에 대한 설명은 도 4 및 도 5를 참조하기로 하고 이하 본 발명의 제조 공정에 대해 설명한다.
우선 반도체 기판(100)으로서 실리콘 기판에 소자 분리 공정, 예컨대 STI 공정으로 소자의 활성 영역과 비활성 영역사이를 분리하기 위한 소자 분리막(102)을 형성한다. 소자 분리막(102)이 형성된 실리콘 기판(100)에 반도체 소자로서, 통상적으로 알려진 MOSFET를 형성한다. MOSFET는 게이트 절연막(104), 게이트 전극(106), 스페이서(108), 소오스/드레인 접합(110) 등으로 구성되는데, 게이트 전극(106) 또는 소오스/드레인 접합(110) 표면에는 실리사이드막이 추가 형성되어 전기 저항을 낮출 수 있거나 소오스/드레인 접합(110)이 LDD 구조로 되어 있어 쇼트 채널 효과를 극복할 수도 있다.
MOSFET가 있는 기판(100) 전면에 1싸이클의 단원자 증착법을 소정 횟수 반복 진행하여 식각 정지막(112)으로서 실리콘질화막(Si3N4)을 300Å∼600Å 정도 증착한다. 이때 식각 정지막(112)은 150℃∼350℃의 온도 조건에서 증착하는데, 실리콘 질화막의 실리콘 소오스는 SiCl4이며 질소 소오스는 NH3 및 N2O이며 이들 소오스들을 이용한 증착과 퍼지 공정을 순차 진행한 1싸이클 공정에 의해 실리콘 질화(SiN) 단원자층이 형성된다.
그리고 단원자 증착법으로 증착된 식각 정지막(112) 상부 전면에 층간 절연막(114)으로서 USG, BSG, BPSG, PSG 중에서 어느 하나를 증착하고 이를 어닐링한 후에 화학적기계적연마(CMP)로 층간 절연막(114) 표면을 평탄화한다.
그리고나서 층간 절연막(114)에 콘택홀 마스크를 이용한 건식 식각 공정을 진행하여 층간 절연막(114)을 식각하고 그 하부의 식각 정지막(112)을 건식 식각하여 소오스/드레인 접합(110)이 드러나는 콘택홀을 형성한 후에, 콘택홀에 도전막(예컨대 도프트 폴리실리콘)을 매립하고 이를 패터닝하여 하부 소오스/드레인 접합(110)과 수직으로 연결된 MOSFET의 콘택 전극(116)을 형성한다.
이와 같이 본 발명은 단원자 증착법으로 식각 정지막인 실리콘 질화막을 증착할 때 도 4와 같은 1싸이클 순서로 공정을 진행한다.
먼저 반응 챔버에 실리콘 소오스로서 SiCl4 가스를 분당 100cc∼200cc 흘려주고 플라즈마로 SiCl4를 분해시켜 Si-Cl 단원자층을 증착한다.(S10) 그리고 퍼지 가스(purge gas)로서 Ar 또는 N2를 이용하여 반응 챔버 내부에 잔여된 가스를 제거한다.(S20)
그 다음 반응 챔버에 질소 소오스로서 NH3 가스를 1차로 분당 300cc∼1000cc 흘려주고 플라즈마로 NH3를 분해시켜 Si-N-H, Si-N, 또는 Si-H 단원자층을 증착한다.(S30) 이어서 퍼지 가스로서 Ar 또는 N2를 이용하여 반응 챔버 내부에 잔여된 가스를 제거한다.(S40)
계속해서 반응 챔버에 질소 소오스로서 N2O 가스를 2차로 분당 300cc∼1000cc 흘려주고 플라즈마로 N2O를 분해시켜 실리콘질화 물질(SiN)을 증착한(S50) 후에 Ar 또는 N2를 이용한 퍼지 공정을 진행한다.(S60)
이와 같은 S10에서부터 S60까지의 1싸이클로 이루어진 실리콘 질화막의 단원자 증착공정을 반복 진행하여 원하는 두께, 예컨대 300Å∼600Å의 식각 정지용 실리콘 질화막을 제조한다. 이때 S10∼S60의 각 가스 공급 및 퍼지 단계는 각각 60초 이내로 진행하는 것이 바람직하다.
도 5를 참조하면, 본 발명의 단원자 증착법에 의한 1싸이클의 실리콘 질화막 증착 공정을 좀더 상세하게 설명하면 다음과 같다.
우선 첫 번째로 반응 챔버에 SiCl4 가스(202)를 100sccm정도 흘려준다. 이때 플라즈마에 의해 SiCl4가 분해되는데, Si으로 완전히 원자 형태로 분해되지 않고 Si-Cl의 결합을 갖는 형태로 분해된다. 이렇게 분해된 Si-Cl(203)층은 약 200℃의 낮은 온도에서 기판(200) 위에 증착된다. 이러한 Si-Cl 단일 분자 형태의 증착은 두 가지 형태로 증착이 이루어지게 된다. 우선 기판 표면과 화학적인 반응에 의하여 증착이 이루어지는 자기 제한(self-limited) 증착이고, 이후 물리적인 힘에 의하여 Si-Cl 분자 위에 동종의 Si-Cl이 증착된다. 이렇게 물리적으로 증착된 Si-Cl은 화학적인 증착에 비하여 결합 에너지가 상대적으로 약하므로 퍼지 공정에 의해 제거된다.
두 번째로 Si-Cl 증착 후에 단원자인 Si-Cl 위에 물리적으로 결합되어 있는 Si-Cl 및 잔여 가스, SiCl4를 제거하기 위하여 Ar 또는 N2의 비활성 기체를 1000sccm 정도 기판에 흘려주는 퍼지 공정을 진행한다. 이때 반응 챔버 내부의 SiCl4 분위기를 완전히 제거하여 후속 단계에 영향을 미치지 않도록 한다.
그 다음 세 번째로 반응 챔버에 NH3 가스(204)를 500sccm 정도 흘려준다. 이때 하부 막질이 Si-Cl층으로 이루어져 있다. 플라즈마를 이용하여 NH3를 분해해서 N-H와 H를 만든다. Si-Cl의 Cl과 H 원자가 반응하여 휘발성 HCl이 생성되며 Cl을 잃은 Si 원자는 N-H와 반응하여 기판 표면에 Si-N-H층(205)을 형성한다. 이때 기판 표면의 일부는 Si-H의 형태로 또는 Si-N이 잔류하기도 한다.
Si-N-H 증착 후에 네 번째로 Si-N-H, Si-H, 또는 Si-N 위에 물리적으로 결합되어 있는 동종의 원자들과 잔여 가스 NH3를 제거하기 위하여 Ar 또는 N2의 비활성 기체를 1000sccm 정도 기판에 흘려주는 퍼지 공정을 진행한다.
그 다음 다섯 번째로 H 원자를 완전히 제거하기 위하여 반응 챔버에 N2O 가스(206)를 500sccm 정도 흘려준다. 이때 하부의 표면은 거의 -H 원자기로 덮여 있다. 플라즈마를 이용하여 N2O를 분해하면 N, O, NO가 형성된다. 하부 표면의 -H기와 O 원자가 반응하면 H2O가 형성되어 제거되고 제거된 자리를 N 원자가 결합하여 실리콘 질화막(SiN)(207)를 생성한다. 이때 일부 NO는 하부의 Si과 반응할 수도 있으나 거의 절대적인 부분이 Si과 화학적 결합 에너지가 낮은 N이 결합하여 실리콘 질화막(SiN)을 형성하게 된다.
이러한 단원자 증착법에 의한 실리콘 질화막(SiN)(207) 증착 완료 후에 여섯 번째로 후속 싸이클 진행을 위하여 Ar 또는 N2 가스를 이용한 퍼지 공정을 진행하여 반응 챔버의 N2O 가스를 제거한다.
이상 설명한 바와 같이, 본 발명은 단원자 증착법으로 식각 정지용 실리콘 질화막을 제조함에 있어서, SiCl4 가스를 흘려준 후에 퍼지를 실시하고, NH3 가스를 흘려준 후에 퍼지를 실시하고, N2O 가스를 흘려준 후에 퍼지를 실시하는 1싸이클 순서로 증착하기때문에 실리콘 질화막내의 H 원자 생성를 미연에 방지할 수 있다. 이에 소오스/드레인 접합 프로파일의 변형을 방지할 수 있으면서 Si-H 함량을 고온 반응로 증착과 같이 최소한으로 줄일 수 있어 실리콘 질화막내에서 분리된 H 원자로 인해 발생되는 MOSFET의 문턱 전압 저하 또는 잔류 전류 등으로 인해 발생되는 소자의 수율 저하를 최대한 억제할 수 있다.
그리고 본 발명은 증착 온도가 150℃∼350℃로 고온 반응로의 실리콘 질화막 증착 온도보다 낮으므로 온도에 의한 반도체 소자의 열화를 최대한 줄일 수 있다.
또한 본 발명은 단원자 증착법이 갖는 자기제한 특성으로 인하여 하부 막질의 구조적인 형태에 관계없이 균일한 증착 두께를 확보할 수 있으며 단원자 증착시 각 단계별로 퍼지 공정이 추가되므로 파티클을 최대한 줄일 수 있어 균일한 실리콘 질화막을 얻을 수 있다.
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.
도 1은 종래 기술에 의한 식각 정지막을 갖는 반도체 소자의 구조를 나타낸 수직 단면도,
도 2는 종래 기술의 식각 정지막 제조시 PECVD로 증착하는 과정을 나타낸 도면,
도 3은 본 발명에 따른 식각 정지막을 갖는 반도체 소자의 구조를 나타낸 수직 단면도,
도 4는 본 발명에 따른 반도체 소자의 식각 정지막 제조 과정을 나타낸 흐름도,
도 5는 본 발명에 따른 반도체 소자의 식각 정지막을 단원자 증착법으로 제조하는 하는 과정을 나타낸 도면.

Claims (10)

  1. 식각 정지막을 형성하는 방법에 있어서,
    반도체 기판에 반도체 소자를 형성하는 단계와,
    상기 반도체 기판의 소자 상부에 단원자 증착법으로 실리콘 질화물질을 증착하여 식각 정지막을 형성하되,
    상기 식각 정지막의 단원자 증착은, SiCl4 가스를 흘려준 후에 퍼지를 실시하고, NH3 가스를 흘려준 후에 퍼지를 실시하고, N2O 가스를 흘려준 후에 퍼지를 실시하는 1싸이클 순서로 이루어진 것을 특징으로 하는 반도체 소자의 식각 정지막 제조 방법.
  2. 반도체 소자의 층간 절연막 아래에 식각 정지막을 형성하는 방법에 있어서,
    반도체 기판에 반도체 소자를 형성하는 단계와,
    상기 반도체 기판의 소자 상부에 단원자 증착법으로 실리콘질화 물질을 증착하여 식각 정지막을 형성하는 단계와,
    상기 식각 정지막 상부에 층간 절연막을 형성하는 단계와,
    상기 층간 절연막 및 식각 정지막이 식각된 콘택홀을 통하여 상기 반도체 소자의 활성 영역과 연결되는 콘택 전극을 형성하는 단계를 포함하되,
    상기 식각 정지막의 단원자 증착은, SiCl4 가스를 흘려준 후에 퍼지를 실시하고, NH3 가스를 흘려준 후에 퍼지를 실시하고, N2O 가스를 흘려준 후에 퍼지를 실시하는 1싸이클 순서로 이루어진 것을 특징으로 하는 반도체 소자의 식각 정지막 제조 방법.
  3. 제 1항 또는 제 2항에 있어서,
    상기 식각 정지막의 두께는 300Å∼600Å인 것을 특징으로 하는 반도체 소자의 식각 정지막 제조 방법.
  4. 제 1항 또는 제 2항에 있어서,
    상기 식각 정지막의 제조 온도는 150℃∼350℃인 것을 특징으로 하는 반도체 소자의 식각 정지막 제조 방법.
  5. 제 1항 또는 제 2항에 있어서,
    상기 식각 정지막의 단원자 증착은 SiCl4 가스로 Si-Cl를 증착하며 NH3 가스로 Si-N-H, Si-N, 또는 Si-H를 증착하며 N2O 가스로 실리콘질화 물질(SiN)을 증착하는 것을 특징으로 하는 반도체 소자의 식각 정지막 제조 방법.
  6. 제 5항에 있어서,
    상기 SiCl4, NH3, 또는 N2O 가스 공급 및 퍼지 단계는 각각 60초 이내로 진행하는 것을 특징으로 하는 반도체 소자의 식각 정지막 제조 방법.
  7. 제 5항에 있어서,
    상기 퍼지 가스는 Ar 또는 N2인 것을 특징으로 하는 반도체 소자의 식각 정지막 제조 방법.
  8. 제 5항에 있어서,
    상기 SiCl4 가스는 반응 챔버로 분당 100cc∼200cc 흘려주고 플라즈마로 분해시켜 Si-Cl 단원자층으로 증착되는 것을 특징으로 하는 반도체 소자의 식각 정지막 제조 방법.
  9. 제 5항에 있어서,
    상기 NH3 가스는 반응 챔버로 분당 300cc∼1000cc 흘려주고 플라즈마로 분해시켜 Si-N-H, Si-N, 또는 Si-H 단원자층으로 증착되는 것을 특징으로 하는 반도체 소자의 식각 정지막 제조 방법.
  10. 제 5항에 있어서,
    상기 N2O 가스는 반응 챔버로 분당 300cc∼1000cc 흘려주고 플라즈마로 분해시켜 Si-N 단원자층으로 증착되는 것을 특징으로 하는 반도체 소자의 식각 정지막 제조 방법.
KR10-2003-0054600A 2003-08-07 2003-08-07 반도체 소자의 식각 정지막 제조 방법 KR100532741B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0054600A KR100532741B1 (ko) 2003-08-07 2003-08-07 반도체 소자의 식각 정지막 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0054600A KR100532741B1 (ko) 2003-08-07 2003-08-07 반도체 소자의 식각 정지막 제조 방법

Publications (2)

Publication Number Publication Date
KR20050015665A KR20050015665A (ko) 2005-02-21
KR100532741B1 true KR100532741B1 (ko) 2005-11-30

Family

ID=37226428

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0054600A KR100532741B1 (ko) 2003-08-07 2003-08-07 반도체 소자의 식각 정지막 제조 방법

Country Status (1)

Country Link
KR (1) KR100532741B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6789257B2 (ja) * 2018-02-28 2020-11-25 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム

Also Published As

Publication number Publication date
KR20050015665A (ko) 2005-02-21

Similar Documents

Publication Publication Date Title
US6383951B1 (en) Low dielectric constant material for integrated circuit fabrication
KR100313091B1 (ko) 반도체장치의 ＴａＯＮ 게이트절연막 형성방법
JP4669679B2 (ja) 窒化珪素膜の製造方法及び半導体装置の製造方法
US7510984B2 (en) Method of forming silicon nitride film and method of manufacturing semiconductor device
KR100424969B1 (ko) 반도체 장치의 제조방법
KR101164688B1 (ko) 게이트 스택 측벽 스페이서들을 제조하기 위한 방법
US7473655B2 (en) Method for silicon based dielectric chemical vapor deposition
KR101354661B1 (ko) 반도체 소자의 제조 방법
JP2000164716A (ja) 半導体装置及びその製造方法
JP2002198368A (ja) 半導体装置の製造方法
JP2004153066A (ja) 半導体装置の製造方法
KR20030011667A (ko) 반도체 장치 및 그 제조 방법
US6515351B2 (en) Integrated circuit with borderless contacts
US7173296B2 (en) Reduced hydrogen sidewall spacer oxide
JP2004134687A (ja) 半導体装置及びその製造方法
US9379061B2 (en) High density dielectric etch-stop layer
JP2000188333A (ja) 半導体装置及びその製造方法
US7371629B2 (en) N/PMOS saturation current, HCE, and Vt stability by contact etch stop film modifications
KR100532741B1 (ko) 반도체 소자의 식각 정지막 제조 방법
JP2008010881A (ja) 半導体装置の製造方法
KR100855263B1 (ko) 반도체 소자의 커패시터 제조방법
KR100680970B1 (ko) 반도체 소자의 게이트 형성방법
KR100548846B1 (ko) 도핑 균일도를 향상시킨 캐패시터의 제조 방법
KR100650758B1 (ko) 반도체 소자의 게이트 형성방법
KR100949874B1 (ko) 반도체소자의 저장전극 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101026

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee