JP2000164716A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2000164716A
JP2000164716A JP10352122A JP35212298A JP2000164716A JP 2000164716 A JP2000164716 A JP 2000164716A JP 10352122 A JP10352122 A JP 10352122A JP 35212298 A JP35212298 A JP 35212298A JP 2000164716 A JP2000164716 A JP 2000164716A
Authority
JP
Japan
Prior art keywords
silicon oxide
film
interlayer insulating
oxide film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10352122A
Other languages
English (en)
Inventor
Yukio Morozumi
幸男 両角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP10352122A priority Critical patent/JP2000164716A/ja
Priority to US09/447,994 priority patent/US6432845B1/en
Publication of JP2000164716A publication Critical patent/JP2000164716A/ja
Priority to US10/177,960 priority patent/US6569785B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 半導体装置の作製の際、半導体ウェハの反り
をなくす又は低減することができる半導体装置の製造方
法を提供する。 【解決手段】 圧縮の内部応力を有する層間絶縁膜２６
を形成する工程と、引っ張りの内部応力を有する層間絶
縁膜４６を形成する工程と、を備える。したがって、半
導体装置の製造の際、半導体ウェハには、引っ張り応力
と圧縮応力とが作用することになる。よって、半導体ウ
ェハに作用する応力を０もしくは小さくすることができ
る。この結果、半導体装置の作製の際、半導体ウェハの
反りをなくす又は低減することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、多層配線構造の半
導体装置およびその製造方法に関する。
【０００２】
【背景技術及び発明が解決しようとする課題】多層配線
構造の半導体装置において、配線間の絶縁は、層間絶縁
膜によってなされている。層間絶縁膜を形成する技術と
しては、特開平７−８６２８４号公報や特開平７−１６
１７０３号公報等に開示された技術がある。
【０００３】これらの層間絶縁膜は、圧縮の内部応力を
有する。これが半導体装置の作製の際における半導体ウ
ェハの反りの原因となる。半導体ウェハの反りは、半導
体装置の作製において、様々な不都合を生じる。例え
ば、薄膜（層間絶縁膜、金属配線層等）形成工程におい
て、半導体ウェハは真空チャックに載置される。このと
き半導体ウェハに反りがあると、半導体ウェハに熱が均
一に伝わらない。このため、形成される薄膜の厚みが不
均一となる。
【０００４】上記したように、層間絶縁膜は配線間に形
成される。このため、多層の程度が大きくなるに従い、
層間絶縁膜の数が増えることになる。よって、これにと
もない半導体ウェハに作用する圧縮応力も増大する。こ
の結果、半導体ウェハの反りが大きくなる。
【０００５】本発明の目的は、半導体装置の作製の際、
半導体ウェハの反りを低減することが可能な構造をした
半導体装置およびその製造方法を提供することである。
【０００６】
【課題を解決するための手段】［１］本発明の半導体装
置の製造方法は、主表面を有する半導体基板と、主表面
上に位置する多層配線と、主表面と配線との間及び配線
間に、それぞれ形成された層間絶縁膜と、備え、層間絶
縁膜のうち少なくとも一つは、第１のシリコン酸化膜を
含む層間絶縁膜であり、層間絶縁膜のうち少なくとも一
つは、第２のシリコン酸化膜を含む層間絶縁膜である、
半導体装置の製造方法であって、少なくとも以下の工程
（ａ）及び（ｂ）を含む。
【０００７】（ａ）シリコン化合物と過酸化水素とをＣ
ＶＤ法によって反応させて、引っ張りの内部応力を生じ
る第１のシリコン酸化膜を形成する工程、 （ｂ）ＣＶＤ法によって、圧縮の内部応力が生じる第２
のシリコン酸化膜を形成する工程。
【０００８】工程（ａ）において、シリコン化合物と過
酸化水素とをＣＶＤ法によって反応させて、第１のシリ
コン酸化膜を形成している。この方法によって形成され
た膜は、引っ張りの内部応力を有する。よって、第１の
シリコン酸化膜を含む層間絶縁膜は、引っ張りの内部応
力を有する。
【０００９】一方、工程（ｂ）により、ＣＶＤ法によっ
て、圧縮の内部応力が生じる第２のシリコン酸化膜を形
成している。
【００１０】したがって、半導体装置の製造の際、半導
体ウェハには、引っ張り応力と圧縮応力とが作用するこ
とになる。よって、半導体ウェハに作用する応力を０も
しくは小さくすることができる。この結果、半導体装置
の作製の際、半導体ウェハの反りをなくす又は低減する
ことができる。なお、工程（ａ）、（ｂ）において、順
番については制約がない。よって、工程（ａ）を先に行
ってもよいし、工程（ｂ）を先に行ってもよい。
【００１１】なお、圧縮の内部応力が生じる膜が形成さ
れるＣＶＤ法としては、例えば、有機オキシシランの熱
分解法、加水分解法、シランの酸化等を利用したプラズ
マＣＶＤ法又は減圧ＣＶＤ法がある。
【００１２】工程（ｂ）の後、第２のシリコン酸化膜を
含む層間絶縁膜をＣＭＰ法（化学的機械研磨）で研磨す
るのが好ましい。これにより、第２のシリコン酸化膜を
含む層間絶縁膜を平坦化できる。
【００１３】第２のシリコン酸化膜を含む層間絶縁膜に
形成されるスルーホールに充填される導電層としては、
タングステンのような高融点金属が好ましい。
【００１４】また、工程（ａ）において、シリコン化合
物と過酸化水素とをＣＶＤ法によって反応させて第１の
シリコン酸化膜を形成することにより、平坦性の優れた
層を形成することができる。すなわち、工程（ａ）で形
成される第１のシリコン酸化膜は、それ自体で高い流動
性を有し、優れた自己平坦化特性を有する。そのメカニ
ズムは、シリコン化合物と過酸化水素とをＣＶＤ法によ
って反応させると、気相中においてシラノールが形成さ
れ、このシラノールがウエハ表面に堆積することにより
流動性のよい膜が形成されることによると考えられる。
【００１５】例えば、シリコン化合物としてモノシラン
を用いた場合には、下記式（１），（１）’などで示さ
れる反応でシラノールが形成される。
【００１６】 式（１） ＳｉＨ4＋２Ｈ2Ｏ2 → Ｓｉ（ＯＨ）4＋２Ｈ2 式（１）’ ＳｉＨ4＋３Ｈ2Ｏ2 → Ｓｉ（ＯＨ）4＋２Ｈ2Ｏ＋Ｈ2 そして、式（１），（１）’で形成されたシラノール
は、下記式（２）で示される重縮合反応で水が脱離する
ことにより、シリコン酸化物となる。
【００１７】 式（２） Ｓｉ（ＯＨ）4 → ＳｉＯ2＋２Ｈ2Ｏ 上記シリコン化合物としては、例えばモノシラン、ジシ
ラン、ＳｉＨ2Ｃｌ2、ＳｉＦ4などの無機シラン化合
物、およびＣＨ3ＳｉＨ3、トリプロピルシラン、テトラ
エトキシシランなどの有機シラン化合物などを例示する
ことができる。
【００１８】また、工程（ａ）の成膜工程は、上記シリ
コン化合物が無機シリコン化合物の場合には、０〜２０
℃の温度条件下で、上記シリコン化合物が有機シリコン
化合物の場合には、０〜１５０℃の温度条件下で、減圧
ＣＶＤ法によって行われることが望ましい。この成膜工
程で、温度が上記上限値より高いと、上記式（２）の重
縮合反応が進みすぎることにより、第１のシリコン酸化
膜の流動性が低くなり、良好な平坦性が得られにくい。
また、温度が上記下限値より低いと、チャンバー内での
分解水分の吸着およびチャンバー外での結露が発生し、
成膜装置のコントロールが困難となる不都合がある。
【００１９】工程（ａ）で形成される第１のシリコン酸
化膜は、下地の段差を十分にカバーできる程度の膜厚で
形成されることが望ましい。第１のシリコン酸化膜の膜
厚は、その下限値は下地の凹凸の高さに依存するが、好
ましくは３００〜１０００ｎｍである。第１のシリコン
酸化膜の膜厚が上記上限値を超えると、膜自体のストレ
スでクラックを生ずることがある。
【００２０】なお、本発明の層間絶縁膜には、一層構造
又は多層構造のいずれも含まれる。多層構造の場合、層
間絶縁膜が圧縮又は引っ張りの内部応力を有するとは、
層間絶縁膜全体としてみた場合、層間絶縁膜が圧縮又は
引っ張りの内部応力を有するという意味である。よっ
て、層間絶縁膜を構成するある層は、圧縮の内部応力を
有し、他の層は、引っ張りの内部応力を有することもあ
りうる。以下の層間絶縁膜もこの意味である。
【００２１】以上の製造方法によって製造された半導体
装置は、主表面を有する半導体基板と、主表面上に位置
する多層配線と、主表面と配線との間及び配線間に、そ
れぞれ形成された層間絶縁膜と、を備え、層間絶縁膜の
うち、少なくとも一つは、シリコン化合物と過酸化水素
との重縮合反応によって形成され、引っ張りの内部応力
を有する第１のシリコン酸化膜を含み、層間絶縁膜のう
ち、少なくとも一つは、圧縮の内部応力を有する第２の
シリコン酸化膜を含む。
【００２２】なお、圧縮の内部応力を有する層間絶縁膜
は、圧縮の内部応力を有していればよい。したがって、
圧縮の内部応力を有する他の絶縁膜を、第２のシリコン
酸化膜のかわりにしてもよい。以下に説明する第２のシ
リコン酸化膜を含む層間絶縁膜も同様である。
【００２３】［２］本発明の半導体装置の製造方法にお
いて、第１のシリコン酸化膜を含む層間絶縁膜を形成す
る工程は、工程（ａ）の前に、 （ｃ）シリコン化合物と、酸素および酸素を含む化合物
の少なくとも１種と、をＣＶＤ法によって反応させてベ
ース層となる第３のシリコン酸化膜を形成する工程、を
含むのが好ましい。
【００２４】この方法によれば、工程（ｃ）において、
シリコン化合物と、酸素および酸素を含む化合物の少な
くとも１種と、をＣＶＤ法によって反応させてベース層
となる第３のシリコン酸化膜を形成する。このベース層
は、ベース層の下の層（ベース層の下に層がない場合
は、半導体基板の主表面）に第１のシリコン酸化膜から
水分や余分な不純物が移動しないパッシベーション機
能、およびベース層の下の層（ベース層の下に層がない
場合は、半導体基板の主表面）と第１のシリコン酸化膜
との密着性を高める機能を有する。
【００２５】また、本発明に係る製造方法においては、
上述した製造方法で得られた第１のシリコン酸化膜を含
む層間絶縁膜において、上端部から底部に向かって徐々
に口径が小さくなるテーパ状のスルーホールが得られ
る。つまり、第１のシリコン酸化膜は、ベース層を構成
する第３のシリコン酸化膜より多少エッチング速度が大
きいので、適度な直線状テーパを有するスルーホールが
形成される。このようなテーパ状のスルーホールでは、
例えばスパッタによってアルミニウム膜あるいはアルミ
ニウム合金膜を埋め込むことができ、導電性が優れたコ
ンタクト構造を形成することができる。
【００２６】上記スルーホールは、異方性のドライエッ
チングによって形成されたものの他に、等方性のウエッ
トエッチングと異方性のドライエッチングとを組み合わ
せてスルーホールの上端部をさらに湾曲したテーパ状に
形成させたものであってもよい。
【００２７】また、上記スルーホール内には、まず、２
００℃以下の温度で、アルミニウムあるいはアルミニウ
ムを主成分とする合金からなる第１のアルミニウム膜を
形成し、その後、３００℃以上の温度で、アルミニウム
あるいはアルミニウムを主成分とする合金からなる第２
のアルミニウム膜を形成することが望ましい。
【００２８】上記アルミニウムを主成分とする合金とし
ては、銅、シリコン、ゲルマニウム、マグネシウム、コ
バルト、ベリリウムなどから選択される少なくとも１種
との、２元あるいは３元以上の合金を例示することがで
きる。
【００２９】また、アルカリイオンに対するゲッタリン
グ効果が必要な場合には、ベース層を構成する第３のシ
リコン酸化膜中にリンなどの不純物を１〜６重量％添加
する手段、あるいは第３のシリコン酸化膜と第１のシリ
コン酸化膜との間に、例えばリンを１〜６重量％含むＰ
ＳＧ膜を形成する手段を採用することができる。
【００３０】なお、工程（ａ）についての説明は、
［１］の工程（ａ）の説明と同じなので、説明を省略す
る。
【００３１】以上の製造方法によって製造された半導体
装置は、主表面を有する半導体基板と、主表面上に位置
する多層配線と、主表面と配線との間及び配線間に、そ
れぞれ形成された層間絶縁膜と、を備え、層間絶縁膜の
うち、少なくとも一つは、ベース層を構成する第３のシ
リコン酸化膜と、第３のシリコン酸化膜上に位置し、シ
リコン化合物と過酸化水素との重縮合反応によって形成
され、引っ張りの内部応力を有する第１のシリコン酸化
膜と、を含み、層間絶縁膜のうち、少なくとも一つは、
圧縮内部応力を有する第２のシリコン酸化膜を含む。
【００３２】［３］本発明の半導体装置の製造方法にお
いて、第１のシリコン酸化膜を含む層間絶縁膜を形成す
る工程は、工程（ａ）の後に、 （ｄ）シリコン化合物と、酸素および酸素を含む化合物
の少なくとも１種と、をＣＶＤ法によって反応させて多
孔性の第４のシリコン酸化膜を形成する工程、を含むの
が好ましい。
【００３３】この方法によれば、工程（ｄ）で、シリコ
ン化合物と、酸素および酸素を含む化合物の少なくとも
１種と、をＣＶＤ法によって反応させて、第１のシリコ
ン酸化膜の上に多孔性の第４のシリコン酸化膜を形成す
る。
【００３４】この第４のシリコン酸化膜は、キャップ層
として機能する。さらに、この第４のシリコン酸化膜
は、多孔性であることに加え、該膜にリン、ボロンなど
の不純物、好ましくはリンを添加することにより、該膜
を構成するシリコン酸化物のＳｉ−Ｏ分子間結合力を弱
めることで該膜の応力を緩和することができ、いわば適
度に柔らかく更に割れにくい層を構成できる。また、第
４のシリコン酸化膜の重要な役割として、該シリコン酸
化膜に含まれるリンなどの不純物がアルカリイオンなど
の素子の信頼特性に悪影響を及ぼす可動イオンのゲッタ
ーとしての機能がある。第４のシリコン酸化膜に含まれ
る不純物の濃度は、前述したゲッタリング機能や膜の応
力緩和の点を考慮すると、好ましくは１〜６重量％であ
る。
【００３５】また、第４のシリコン酸化膜は、１００〜
６００ＭＰａの圧縮ストレスを有しているため、第１の
シリコン酸化膜が重縮合する際に引張ストレスが増大し
てクラックが入るのを防止する機能がある。さらに、第
４のシリコン酸化膜は、第１のシリコン酸化膜の吸湿を
防止する機能も有する。
【００３６】工程（ｄ）は、３００〜４５０℃の温度条
件下で、高周波によるプラズマＣＶＤ法によって行われ
ることが望ましい。第１のシリコン酸化膜４２中の水分
の脱離効果があるからである。
【００３７】また、工程（ｄ）で用いられる、酸素を含
む化合物は、一酸化二窒素（Ｎ2Ｏ）であることが望ま
しい。反応ガスとして一酸化二窒素を用いることによ
り、プラズマ状態の一酸化二窒素は第１のシリコン酸化
膜を構成するシリコン化合物の水素ボンド（−Ｈ）と反
応しやすいので、第４のシリコン酸化膜を成膜中にも第
１のシリコン酸化膜のガス化成分（水素、水）の脱離を
促進することができる。
【００３８】工程（ｄ）は、プラズマＣＶＤ法の代わり
に、３００〜５５０℃の温度条件下で常圧ＣＶＤ法によ
って行われてもよい。この場合、工程（ｄ）で用いられ
る酸素を含む化合物はオゾンであることが望ましい。
【００３９】さらに、工程（ｄ）で、第４のシリコン酸
化膜を成膜する前に、第１のシリコン酸化膜をオゾン雰
囲気にさらすことが望ましい。この工程を経ることによ
り、オゾンが第１のシリコン酸化膜を構成するシリコン
化合物の水素ボンド（−Ｈ）や水酸基（−ＯＨ）と反応
しやすいので、第１のシリコン酸化膜中の水素や水の脱
離を促進することができる。
【００４０】また、第４のシリコン酸化膜の膜厚は、平
坦性、クラックの防止の点を考慮すると、好ましくは１
００ｎｍ以上である。
【００４１】また、本発明に係る製造方法においては、
上述した製造方法で得られた第１のシリコン酸化膜を含
む層間絶縁膜において、上端部から底部に向かって徐々
に口径が小さくなるテーパ状のスルーホールが得られ
る。つまり、前記第１のシリコン酸化膜は第４のシリコ
ン酸化膜に比べてエッチング速度がわずかに小さく、ま
た、第１のシリコン酸化膜と第４のシリコン酸化膜とは
両者の界面で良好に接しているので、段差がなく適度な
直線状テーパを有するスルーホールが形成される。この
ようなテーパ状のスルーホールでは、例えばスパッタに
よってアルミニウム膜あるいはアルミニウム合金膜を埋
め込むことができ、導電性が優れたコンタクト構造を形
成することができる。
【００４２】上記スルーホールは、異方性のドライエッ
チングによって形成されたものの他に、等方性のウエッ
トエッチングと異方性のドライエッチングとを組み合わ
せてスルーホールの上端部をさらに湾曲したテーパ状に
形成させたものであってもよい。
【００４３】また、上記スルーホール内には、まず、２
００℃以下の温度で、アルミニウムあるいはアルミニウ
ムを主成分とする合金からなる第１のアルミニウム膜を
形成し、その後、３００℃以上の温度で、アルミニウム
あるいはアルミニウムを主成分とする合金からなる第２
のアルミニウム膜を形成することが望ましい。
【００４４】上記アルミニウムを主成分とする合金とし
ては、銅、シリコン、ゲルマニウム、マグネシウム、コ
バルト、ベリリウムなどから選択される少なくとも１種
との、２元あるいは３元以上の合金を例示することがで
きる。
【００４５】工程（ａ）についての説明は、［１］の工
程（ａ）の説明と同じなので、説明を省略する。
【００４６】以上の製造方法によって製造された半導体
装置は、主表面を有する半導体基板と、主表面上に位置
する多層配線と、主表面と配線との間及び配線間に、そ
れぞれ形成された層間絶縁膜と、を備え、層間絶縁膜の
うち、少なくとも一つは、シリコン化合物と過酸化水素
との重縮合反応によって形成され、引っ張りの内部応力
を有する第１のシリコン酸化膜と、第１のシリコン酸化
膜上に位置し、キャップ層を構成する第４のシリコン酸
化膜と、を含み、層間絶縁膜のうち、少なくとも一つ
は、圧縮内部応力を有する第２のシリコン酸化膜を含
む。
【００４７】［４］本発明の半導体装置の製造方法にお
いて、第１のシリコン酸化膜を含む層間絶縁膜を形成し
た後、 （ｅ）第１のシリコン酸化膜を含む層間絶縁膜に第１の
スルーホールを形成する工程、 （ｆ）第１のスルーホールの表面及び層間絶縁膜の表面
に、配線の一部となるバリア層を形成する工程、 （ｇ）バリア層の表面に配線の一部となる導電膜を形成
する工程、を含むのが好ましい。
【００４８】以上の製造方法によって製造された半導体
装置において、第１のシリコン酸化膜を含む層間絶縁膜
は、第１のスルーホールを有する。この半導体装置は、
さらに、第１のスルーホールの表面及び層間絶縁膜の表
面に形成された、配線の一部となるバリア層と、バリア
層の表面に形成された、配線の一部となる導電膜と、を
含む。
【００４９】第１のスルーホールには、アルミニウム又
はアルミニウムを主成分とする導電膜が充填されている
のが好ましい。また、圧縮の内部応力を有する層間絶縁
膜には、高融点金属又は高融点金属を主成分とする導電
膜が充填された第２のスルーホールが形成されているの
が好ましい。
【００５０】
【発明の実施の形態】［第１の実施の形態］ ｛構造の説明｝図１は、本発明の第１の実施の形態に係
る半導体装置の断面構造図である。第１の実施の形態に
係る半導体装置の構造を簡単に説明する。シリコン基板
１１の主表面には、ゲート電極１４を有するＭＯＳ電界
効果トランジスタが形成されている。ＭＯＳ電界効果ト
ランジスタを覆うように、シリコン基板１１の主表面上
に層間絶縁膜２０が形成されている。層間絶縁膜２０上
には、第１の金属配線層２２、２４が間隔を設けて形成
されている。
【００５１】第１の金属配線層２２、２４を覆うよう
に、層間絶縁膜２０上に層間絶縁膜２６が形成されてい
る。層間絶縁膜２６は、圧縮の内部応力を有する。層間
絶縁膜２６上には、第２の金属配線層３８が形成されて
いる。第１の金属配線層２２と第２の金属配線層３８と
は、タングステンを含むプラグ３６により電気的に接続
されている。
【００５２】第２の金属配線層３８を覆うように、層間
絶縁膜２６上に層間絶縁膜４６が形成されている。層間
絶縁膜４６は、引っ張りの内部応力を有する。層間絶縁
膜４６上には、第３の金属配線層６４が形成されてい
る。第２の金属配線層３８と第３の金属配線層６４と
は、アルミニウム膜を含む導電膜により電気的に接続さ
れている。
【００５３】｛製造方法の説明｝次に、本発明の第１の
実施の形態に係る半導体装置の製造方法を説明する。図
２〜図８は、これを工程順に説明するための断面構造図
である。
【００５４】（素子の形成）図２に示すように、まず、
一般的に用いられる方法によって、シリコン基板１１に
ＭＯＳ電界効果トランジスタが形成される。具体的に
は、例えば、シリコン基板１１上に選択酸化によってフ
ィールド絶縁膜１２が形成され、アクティブ領域にゲー
ト酸化膜１３が形成される。チャネル注入により、しき
い値電圧を調整した後、ＳｉＨ4を熱分解して成長させ
たポリシリコン膜の上にタングステンシリサイドをスパ
ッタし、さらにシリコン酸化膜１８を積層し、さらに所
定パターンにエッチングすることにより、ゲート電極１
４が形成される。
【００５５】次いで、リンをイオン注入することにより
ソース領域あるいはドレイン領域の低濃度不純物層１５
が形成される。次いで、ゲート電極１４のサイドにシリ
コン酸化膜からなる側壁スペーサ１７が形成された後、
ヒ素をイオン注入し、ハロゲンランプを用いたアニール
処理によって不純物の活性化を行うことにより、ソース
領域あるいはドレイン領域の高濃度不純物層１６が形成
される。
【００５６】次に、１００ｎｍ以下のＣＶＤシリコン酸
化膜を形成し、該膜をＨＦとＮＨ4Ｆの混合水溶液で選
択的にエッチングすることにより、所定のシリコン基板
領域を露出させる。続いて、例えばチタンを３０〜１０
０ｎｍ程度の膜厚でスパッタし、酸素を５０ｐｐｍ以下
に制御した窒素雰囲気中において６５０〜７５０℃の温
度で数秒〜６０秒程度の瞬間アニールを行うことによ
り、開口したシリコン基板の主表面にチタンのモノシリ
サイド層が、シリコン酸化膜１８上にはチタンリッチの
チタンナイトライド（ＴｉＮ）層が形成される。次い
で、ＮＨ4ＯＨとＨ2Ｏ2の混合水溶液中に浸漬すると、
前記チタンナイトライド層はエッチング除去されてシリ
コン基板の主表面のみにチタンのモノシリサイド層が残
る。さらに、７５０〜８５０℃のランプアニールを行っ
て、前記モノシリサイド層をダイシリサイド化させて、
高濃度不純物層１６の表面に自己整合的にチタンシリサ
イド層１９が形成される。
【００５７】なお、ゲート電極１４をポリシリコンのみ
で形成して選択エッチングで露出させた場合には、ゲー
ト電極とソース，ドレイン領域の両者が側壁スペーサで
分離されたチタンサリサイド構造になる。
【００５８】なお、サリサイド構造は、チタンシリサイ
ドの代わりに、タングステンシリサイド、モリブデンシ
リサイドから構成されていてもよい。
【００５９】つぎに、図３に示すように、例えば、ＣＶ
Ｄ法により、シリコン酸化膜を含む層間絶縁膜２０を形
成する。形成条件は、公知の条件を用いることができ
る。層間絶縁膜２０は、一層構造でもよいし、多層構造
でもよい。
【００６０】そして、層間絶縁膜２０の上に、例えば、
スパッタリング法により、アルミニウム膜を含む第１の
金属配線層２２、２４を形成する。第１の金属配線層２
２、２４は、一層構造でもよいし、多層構造でもよい。
【００６１】（圧縮の内部応力を有する層間絶縁膜２６
の形成）図４に示すように、第１の金属配線層２２、２
４を覆うように、層間絶縁膜２０の上に、膜厚５０〜６
００ｎｍのシリコン酸化膜２８を形成する。シリコン酸
化膜２８は、例えば、テトラエトキシラン（ＴＥＯＳ）
やＳｉＨ4と、酸素や一酸化窒素と、をプラズマＣＶＤ
法によって反応させることにより形成される。
【００６２】次に、シリコン酸化膜２８の上に、シリコ
ンを含む有機溶液を回転塗布し、かつ熱処理を行う。こ
れにより、シリコン酸化膜２８の上に、ＳＯＧ膜３０を
形成する。ＳＯＧ膜３０の量は、ベア基板上でＳＯＧ膜
の厚みが１００〜４００ｎｍとなる量に相当する。
【００６３】次に、ＳＯＧ膜３０の上に、膜厚５００〜
１２００ｎｍのシリコン酸化膜３２を形成する。下地の
段差を低減するために、シリコン酸化膜３２の膜厚は大
きくされている。シリコン酸化膜３２は、例えば、テト
ラエトキシラン（ＴＥＯＳ）やＳｉＨ4と、酸素や一酸
化窒素と、をプラズマＣＶＤ法によって反応させること
により形成する。以上により、層間絶縁膜２６が完成す
る。シリコン酸化膜２８、３２は圧縮の内部応力を有す
る。したがって、シリコン酸化膜２８、３２が第２のシ
リコン酸化膜である。ＳＯＧ膜３０は、内部応力が０又
はわずかな引っ張りの内部応力を有する。よって、層間
絶縁膜２６全体としては、圧縮の内部応力を有する。
【００６４】図５に示すように、シリコン酸化膜３２、
および必要に応じてＳＯＧ膜３０を、ＣＭＰ法（化学的
機械研磨）によって所定の膜厚を研磨し、層間絶縁膜２
６を平坦化する。ＣＭＰ法の条件は公知の条件である。
【００６５】図６に示すように、層間絶縁膜２６を選択
的にエッチング（例えば、異方性のドライエッチング）
除去し、第１の金属配線層２２の一部を露出させるスル
ーホール３４を形成する。
【００６６】そして、スルーホール３４を埋めるプラグ
３６を形成する。プラグ３６の形成方法の詳細を説明す
る。まず、層間絶縁膜２６上及びスルーホール３４の表
面に、例えば、スパッタリング法によりＴｉ膜又はＴｉ
Ｎ膜を形成する。Ｔｉ膜、ＴｉＮ膜は、シリコン酸化膜
に対して優れた密着性がある。次に、例えば、ＣＶＤ法
を用いて、スルーホール３４をタングステン膜で埋める
ように、層間絶縁膜２６上にタングステン膜を形成す
る。そして、層間絶縁膜２６上のタングステン膜及びＴ
ｉ膜（ＴｉＮ膜）をエッチバックし、スルーホール３４
を埋めるプラグ３６を完成する。
【００６７】層間絶縁膜２６の上に、例えば、スパッタ
リング法により、アルミニウム膜を含む第２の金属配線
層３８を形成する。第２の金属配線層３８は、一層構造
でもよいし、多層構造でもよい。
【００６８】（引っ張りの内部応力を有する層間絶縁膜
４６の形成） ａ．第３のシリコン酸化膜４０の形成 図７に示すように、まず、テトラエトキシラン（ＴＥＯ
Ｓ）と酸素とを３００〜５００℃でプラズマＣＶＤ法で
反応させることにより、膜厚５０〜２００ｎｍの第３の
シリコン酸化膜４０が形成される。このシリコン酸化膜
４０は、第２の金属配線層３８の酸化やカスピングもな
く、ＳｉＨ4から成長させた膜より絶縁性も高く、フッ
化水素の水溶液に対するエッチング速度も遅く、緻密な
膜となる。
【００６９】ｂ．第１のシリコン酸化膜４２の形成 次に、好ましくは２．５×１０2Ｐａ以下、より好まし
くは０．３×１０2〜２．０×１０2Ｐａの減圧下におい
て、窒素ガスをキャリアとして、ＳｉＨ4およびＨ2Ｏ2
をＣＶＤ法により反応させることにより、第１のシリコ
ン酸化膜４２を形成する。第１のシリコン酸化膜４２
は、少なくとも、下層の第３のシリコン酸化膜４０の段
差より大きい膜厚を有し、つまり該段差を十分にカバー
する膜厚で成膜される。また、第１のシリコン酸化膜４
２の膜厚の上限は、該膜中にクラックが生じない程度に
設定される。具体的には、第１のシリコン酸化膜４２の
膜厚は、より良好な平坦性を得るために、下層の段差よ
り厚いことが望ましく、好ましくは５００〜１０００ｎ
ｍに設定される。
【００７０】第１のシリコン酸化膜４２の成膜温度は、
該膜の成膜時の流動性に関与し、成膜温度が高いと膜の
流動性が低下して平坦性を損なうので、成膜時の温度は
好ましくは０〜２０℃、より好ましくは０〜１０℃に設
定される。
【００７１】また、Ｈ2Ｏ2の流量は特に制限されない
が、例えば濃度は５５〜６５体積％で、ＳｉＨ4の２倍
以上の流量であることが好ましく、膜の均一性並びにス
ループットの点から、例えばガス換算で１００〜１００
０ＳＣＣＭの流量範囲に設定されることが望ましい。
【００７２】この工程で形成される第１のシリコン酸化
膜４２は、シラノールポリマーの状態にあり、流動性が
よく、高い自己平坦化特性を有する。また、第１のシリ
コン酸化膜４２は、多くの水酸基（−ＯＨ）を含むため
に吸湿性も高い状態にある。
【００７３】ｃ．第４のシリコン酸化膜４４の形成 次に、チャンバ内で減圧下で３０〜１２０秒間放置し、
第１のシリコン酸化膜４２中の水分を多少除去した後、
続けて、ＳｉＨ4、ＰＨ3およびＮ2Ｏの存在下におい
て、温度３００〜４５０℃で２００〜６００ｋＨｚの高
周波数でプラズマＣＶＤ法によってガスを反応させるこ
とにより、膜厚１００〜６００ｎｍのＰＳＧ膜（第４の
シリコン酸化膜）４４が形成される。この第４のシリコ
ン酸化膜４４は、前記第１のシリコン酸化膜４２の吸湿
性が高いことを考慮して、前記第１のシリコン酸化膜４
２の形成に続いて連続的に形成されるか、あるいは第１
のシリコン酸化膜４２が水分を含まない雰囲気中で保存
された後に形成されることが望ましい。
【００７４】また、第４のシリコン酸化膜４４は、後に
行われるアニール処理によって前記第１のシリコン酸化
膜４２中に含まれる水、水素などのガス化成分の脱離が
容易かつ十分に行われることを考慮して、ポーラス（多
孔性）であることが必要である。そのためには、第４の
シリコン酸化膜４４は、例えば温度が好ましくは４５０
℃以下、より好ましくは３００〜４００℃、好ましくは
１ＭＨｚ以下、より好ましくは２００〜６００ｋＨｚの
プラズマＣＶＤ法によって成膜され、かつリンなどの不
純物を含むことが望ましい。第４のシリコン酸化膜４４
にこのような不純物が含まれることにより、第４のシリ
コン酸化膜４４は、よりポーラスな状態となって膜に対
するストレスを緩和できるだけでなく、アルカリイオン
等に対するゲッタリング効果も持ち合わせることができ
る。このような不純物の濃度は、ゲッタリング効果、耐
ストレス性などの点を考慮して設定される。例えば、不
純物がリンの場合には、２〜６重量％の割合で含まれる
ことが望ましい。
【００７５】また、プラズマＣＶＤにおいて、酸素を含
む化合物としてＮ2Ｏを用いることにより、第１のシリ
コン酸化膜４２中の水素ボンドの脱離が促進される。そ
の結果、第１のシリコン酸化膜４２に含まれる水分およ
び水素などのガス化成分をより確実に除去することがで
きる。
【００７６】この第４のシリコン酸化膜４４の膜厚は、
必要とされる層間絶縁膜の厚みを調整する役割と、Ｎ2
Ｏプラズマが水素ボンドを脱離する機能を考慮して、好
ましくは１００ｎｍ以上、より好ましくは２００〜６０
０ｎｍに設定される。
【００７７】ｄ．アニール処理 次に、窒素又はこれに水素等を加えた雰囲気中で、温度
３５０〜４５０℃でアニール処理を行う。このアニール
処理によって、前記第１のシリコン酸化膜４２および第
４のシリコン酸化膜４４は緻密化され、良好な絶縁性並
びに耐水性を有する。すなわち、アニール温度を３５０
℃以上に設定することにより、第１のシリコン酸化膜４
２でのシラノールの縮重合反応がほぼ完全に行われ、該
膜中に含まれる水および水素が十分に放出されて緻密な
膜を形成することができる。また、アニール温度を４５
０℃以下に設定することにより、第２の金属配線層３８
を構成するアルミニウム膜に悪影響を与えることがな
い。
【００７８】アニール処理においては、第１のシリコン
酸化膜４２に対する熱ひずみの影響を小さくするため
に、段階的にもしくは連続的にウエハの温度を上げる、
ランピングアニールを行うことが望ましい。
【００７９】（スルーホールの形成）図８に示すよう
に、ＣＨＦ3とＣＦ4とを主ガスとした反応性イオンエッ
チャーで層間絶縁膜４６を構成するシリコン酸化膜４
０、４２、４４を選択的に異方性エッチングすることに
より、口径が０．３〜０．５μｍのスルーホール４８が
形成される。
【００８０】このスルーホール４８は、上端部から底部
に向かって直線的に口径が小さくなるテーパー状を成
す。テーパーの角度θは、エッチング条件などによって
一概には規定できないが、たとえば、５〜１５度の傾斜
を有する。このようなテーパー状のスルーホールが得ら
れる理由としては、第１に、シリコン酸化膜４０、４
２、４４は、基本的にはほぼ同じエッチング速度を有
し、さらに第１のシリコン酸化膜４２は第４のシリコン
酸化膜４４に比べてエッチング速度がわずかに小さいこ
と、第２に、各シリコン酸化膜の界面が極めて良好に密
着していることにある。このようなテーパ状のスルーホ
ール４８内では、後述するように、アルミニウム膜の良
好な堆積が可能である。
【００８１】以下に、本願発明者らが測定した各シリコ
ン酸化膜のドライエッチング速度を記載する。なお、ド
ライエッチングは、パワー；８００Ｗ、気圧；２０Ｐ
ａ、エッチャントガス；ＣＦ4：ＣＨＦ3：Ｈｅ＝１：
２：９の条件で行った。
【００８２】 第１のシリコン酸化膜４２ ；５２５ｎｍ／分 第４のシリコン酸化膜４４ ；５５０ｎｍ／分 第３のシリコン酸化膜４０ ；５００ｎｍ／分 （脱ガス処理）まず、脱ガス工程を含む熱処理ついて説
明する。ランプチャンバで、１．５×１０-4Ｐａ以下の
ベース圧力、１５０〜３５０℃、好ましくは１５０〜２
５０℃の温度で３０〜６０秒間のランプ加熱（熱処理
Ａ）を施す。次いで、別のチャンバで１×１０-1〜１５
×１０-1Ｐａの圧力でアルゴンガスを導入し、３００〜
５００℃の温度で、３０〜３００秒間の熱処理（脱ガス
工程；熱処理Ｂ）を行うことによって、脱ガス処理を行
う。
【００８３】この工程においては、まず、熱処理Ａにお
いて、主として、ウエハの裏面および側面を含むウエハ
全体を加熱処理することにより、ウエハに付着している
水分などを除去できる。
【００８４】さらに、熱処理Ｂにおいて、主として、層
間絶縁膜４６を構成する第１のシリコン酸化膜４２中の
ガス化成分（Ｈ，Ｈ2Ｏ）を除去することができる。そ
の結果、次工程のバリア層およびアルミニウム膜の形成
時に、層間絶縁膜４６からのガス化成分の発生が防止で
きる。
【００８５】本実施の形態においては、ウェッテング
層、例えばＴｉ膜は数十原子％のガス化成分（Ｏ，Ｈ，
Ｈ2Ｏ，Ｎ）を固溶することから、この膜を形成する前
に、層間絶縁膜４６中のガス化成分を除去することが、
スルーホール４８内でのアルミニウム膜の成膜を良好に
行う上で、極めて有効である。ウェッテング層の下位の
層間絶縁膜４６中のガス化成分を十分に除去しておかな
いと、ウェッテング層の形成時の温度（通常、３００℃
以上）で、層間絶縁膜４６中のガス化成分が放出され、
このガスがウェッテング層中に取り込まれる。さらに、
このガスがアルミニウム膜の成膜時にウェッテング層か
ら離脱してウェッテング層とアルミニウム膜との界面に
出てくるため、アルミニウム膜の密着性や流動性に悪影
響を与える。
【００８６】（ウェッテング層の成膜）図１に示すよう
に、スパッタ法により、ウェッテング層５０を構成する
膜として、チタン膜を２０〜７０ｎｍの膜厚で形成す
る。スパッタの温度は、膜厚に応じて、２００〜４５０
℃の範囲で選択される。
【００８７】（アルミニウム膜の成膜前の脱ガス処理お
よびウエハの冷却）図１に示すように、まず、ウエハの
冷却を行う前に、ランプチャンバ内において、１．５×
１０-4Ｐａ以下のベース圧力、１５０〜２５０℃の温度
で３０〜６０秒間の熱処理（熱処理Ｃ）を行い、基板に
付着した水などの物質を除去する。その後、アルミニウ
ム膜を成膜する前に、基板温度を１００℃以下、好まし
くは常温〜５０℃の温度に下げる。この冷却工程は、上
記熱処理Ｃにより上昇した基板温度を下げるために重要
なもので、例えば水冷機能を有するステージ上にウエハ
を載置して該ウエハ温度を所定温度まで下げる。
【００８８】このようにウエハの冷却を行うことによ
り、第１のアルミニウム膜５２を成膜する際に、層間絶
縁膜４６およびウェッテング層５０、さらにウエハ全面
から放出されるガス量を極力少なくすることができる。
その結果、ウェッテング層５０と第１のアルミニウム膜
５２との界面に吸着する、カバレッジ性や密着性に有害
なガスの影響を防ぐことができる。
【００８９】（アルミニウム膜の成膜）図１に示すよう
に、まず、２００℃以下、より好ましくは３０〜１００
℃の温度で、０．２〜１．０重量％の銅を含むアルミニ
ウムを膜厚１５０〜３００ｎｍでスパッタによって高速
度で成膜し、第１のアルミニウム膜５２が形成される。
続いて、同一チャンバ内で基板温度４２０〜４６０℃に
加熱して、同様に銅を含むアルミニウムをスパッタによ
り低速度で成膜し、膜厚３００〜６００ｎｍの第２のア
ルミニウム膜５４が形成される。ここで、アルミニウム
膜の成膜において、「高速度」とは、成膜条件や製造さ
れるデバイスの設計事項によって一概に規定できない
が、おおよそ１０ｎｍ／秒以上のスパッタ速度を意味
し、「低速度」とは、おおよそ３ｎｍ／秒以下のスパッ
タ速度を意味する。
【００９０】図９に、第１および第２のアルミニウム膜
５２，５４を成膜するためのスパッタ装置の一例を示
す。このスパッタ装置は、チャンバ５５内に、電極をか
ねるターゲット５６およびステージをかねる電極５７を
有し、電極５７上には処理される基板（ウエハ）Ｗが設
置されるように構成されている。チャンバ５５には、第
１のガス供給路５８が接続され、電極５７には、第２の
ガス供給路５９が接続されている。ガス供給路５８，５
９からは、いずれもアルゴンガスが供給される。そし
て、第２のガス供給路５９から供給されるガスによっ
て、ウエハＷの温度が制御される。なお、チャンバ５５
内のガスを排出するための手段は図示しない。
【００９１】このようなスパッタ装置を用いて基板温度
をコントロールした一例を図１０に示す。図１０におい
て、横軸は経過時間を示し、縦軸は基板（ウエハ）温度
を示す。また、図１０において、符号ａで示すラインは
スパッタ装置のステージ５７の温度を３５０℃に設定し
たときの基板温度変化を示し、符号ｂで示すラインは第
２のガス供給路５９を通して高温のアルゴンガスをチャ
ンバ内に供給することによってステージ５７の温度を高
めていったときの基板温度の変化を示している。
【００９２】例えば、基板の温度制御は以下のように行
われる。まず、ステージ５７の温度は、予め、第２のア
ルミニウム膜を形成するための温度（３５０〜５００
℃）に設定されている。第１のアルミニウム膜を形成す
る際には、第２のガス供給路５９からのガスの供給はな
く、基板温度はステージ５７による加熱によって、図１
０の符号ａで示すように徐々に上昇する。第２のアルミ
ニウム膜を形成する際には、第２のガス供給路５９を介
して加熱されたガスが供給されることによって図１０の
符号ｂで示すように、基板温度は急激に上昇し、所定の
温度で一定になるように制御される。
【００９３】図１０に示す例では、ステージ温度が３５
０℃に設定され、そして、基板温度が１２５〜１５０℃
に設定されている間に第１のアルミニウム膜５２が成膜
され、その後すぐに第２のアルミニウム膜５４の成膜が
行われる。
【００９４】アルミニウム膜の成膜においては、成膜速
度および基板温度制御とともに、スパッタ装置に印加さ
れるパワーの制御も重要である。つまり、成膜速度とも
関連するが、第１のアルミニウム膜５２の成膜は高いパ
ワーで行われ、第２のアルミニウム膜５４は低いパワー
で行われ、さらに高いパワーから低いパワーに切り換え
る際にパワーをゼロにしないことが重要である。パワー
をゼロにすると、減圧下においても第１のアルミニウム
膜の表面に酸化膜が形成され、第１のアルミニウム膜に
対する第２のアルミニウム膜の濡れ性が低下し、両者の
密着性が悪くなる。言い換えれば、パワーを常に印加す
ることにより、成膜中のアルミニウム膜の表面に活性な
アルミニウムを供給し続けることができ、酸化膜の形成
を抑制できる。なお、パワーの大きさは、スパッタ装置
や成膜条件などに依存し一概に規定できないが、例えば
図１０に示す温度条件の場合、高パワーが５〜１０ｋ
Ｗ、低パワーが３００Ｗ〜１ｋＷに設定されることが望
ましい。
【００９５】このように、同一チャンバ内で第１のアル
ミニウム膜５２および第２のアルミニウム膜５４を連続
的に成膜することにより、温度およびパワーの制御を厳
密に行うことができ、従来よりも低温でかつ安定したア
ルミニウム膜を効率よく形成することが可能となる。
【００９６】前記第１のアルミニウム膜５２の膜厚は、
良好なステップカバレッジで連続層を形成することがで
きること、並びに該アルミニウム膜５２より下層のウェ
ッテング層５０および層間絶縁膜４６からのガス化成分
の放出を抑制できることなどを考慮して、適正な範囲が
選択されるが、例えば１００〜３００ｎｍが望ましい。
また、第２のアルミニウム膜５４は、スルーホール４８
の大きさ並びにそのアスペクト比などによって決定され
るが、例えばアスペクト比が３程度で０．５μｍ以下の
ホールを埋めるためには、３００〜８００ｎｍの膜厚が
必要である。
【００９７】（反射防止膜の成膜）さらに、別のスパッ
タチャンバで、スパッタによりＴｉＮを堆積することに
より、膜厚３０〜８０ｎｍの反射防止膜６２が形成され
る。その後、Ｃｌ2とＢＣｌ3のガスを主体とする異方性
ドライエッチャーで前記ウェッテング層５０、第１のア
ルミニウム膜５２、第２のアルミニウム膜５４および反
射防止膜６２からなる堆積層を選択的にエッチングし
て、第３の金属配線層６４のパターニングを行う。
【００９８】このようにして形成された第３の金属配線
層６４では、アスペクト比が０．５〜３で、口径が０．
２〜０．８μｍのスルーホール４８内において、ボイド
を発生させることなく良好なステップカバレッジでアル
ミニウムが埋め込まれることが確認された。
【００９９】｛主な効果の説明｝ （１）第１の実施の形態によれば、図１に示すように、
層間絶縁膜として、圧縮の内部応力を有する層間絶縁膜
２６と、引っ張りの内部応力を有する層間絶縁膜４６と
を用いている。したがって、半導体装置の製造の際、半
導体ウェハには、引っ張り応力と圧縮応力とが作用する
ことになる。よって、半導体ウェハに作用する応力を０
もしくは小さくすることができる。この結果、半導体装
置の作製の際、半導体ウェハの反りをなくす又は低減す
ることができる。ちなみに、層間絶縁膜を２６を構成す
るシリコン酸化膜２８、３２は、２００〜４００ＭＰａ
程度の圧縮の内部応力を有する。一方、層間絶縁膜を４
６を構成する第１のシリコン酸化膜４２は、２００〜４
００ＭＰａ程度の引っ張りの内部応力を有する。
【０１００】（２）第１の実施の形態によれば、図７に
示すように、シリコン化合物と過酸化水素との気相反応
によって得られる、シラノールを含む第１のシリコン酸
化膜４２を形成することにより、極めて良好な平坦性を
有する層間絶縁膜４６を形成することができる。よっ
て、配線層の加工などを含めたプロセスマージンを増加
させ、品質および歩留まりを向上させることができる。
【０１０１】特に、層間絶縁膜４６をシリコン基板１１
の主表面と第１の金属配線層２２、２４との間（層間絶
縁膜２０の形成位置）に形成した場合、次のことが言え
る。層間絶縁膜４６は、従来のＢＰＳＧ膜に比べてかな
り低温で成膜することができるため、パンチスルーや接
合リークなどの点で特性を改善することができ、したが
って、素子の微細化および信頼性の高いコンタクト構造
を達成することができ、また製造プロセス上も有利であ
る。
【０１０２】（３）第１の実施の形態によれば、アルミ
ニウム膜のスパッタ前に少なくとも脱ガス工程と冷却工
程を含み、さらに好ましくは同一チャンバ内で連続的に
アルミニウム膜を成膜することにより、０．２μｍ程度
までのスルーホール４８をアルミニウムあるいはアルミ
ニウム合金だけで埋め込むことが可能となり、信頼性お
よび歩留まりの点で向上がはかれた。また、コンタクト
部を構成するアルミニウム膜における銅等の偏析や結晶
粒の異常成長もなく、マイグレーション等を含めた信頼
性の点でも良好であることが確認された。
【０１０３】第１の実施の形態において、スルーホール
４８に、第１および第２のアルミニウム膜５２，５４が
良好に埋め込まれた理由としては、以下のことが考えら
れる。
【０１０４】（ａ）脱ガス工程を行うことにより、層間
絶縁膜４６に含まれる水や窒素をガス化して充分に放出
することにより、その後の第１のアルミニウム膜５２，
５４の成膜において、層間絶縁膜４６やウェッテング層
５０からのガスの発生を防止することで、ウェッテング
層５０と第１のアルミニウム膜５２との密着性を高め、
良好なステップカバレッジの成膜が可能であったこと。
【０１０５】（ｂ）第１のアルミニウム膜５２の成膜に
おいて、基板温度を２００℃以下の比較的低温に設定す
ることにより、層間絶縁膜４６およびウェッテング層５
０に含まれる水分や窒素を放出させないようにして、前
記脱ガス工程の効果に加えて第１のアルミニウム膜５２
の密着性を高めたこと。
【０１０６】（ｃ）さらに、第１のアルミニウム膜５２
自体が、基板温度が上がった場合に下層からのガスの発
生を抑制する役割を果たすため、次の第２のアルミニウ
ム膜５４の成膜を比較的高い温度で行うことができ、第
２のアルミニウム膜の流動拡散を良好に行うことができ
ること。
【０１０７】［他の実施の形態］本発明は上記第１の実
施の形態に限定されず、その一部を以下の手段で置き換
えることができる。
【０１０８】｛１｝第１の実施の形態においては、第４
のシリコン酸化膜４４のプラズマＣＶＤによる成膜時
に、酸素を含む化合物として一酸化二窒素を用いたが、
その代わりにオゾンを用いることもできる。そして、第
４のシリコン酸化膜４４を形成する前に、ウエハをオゾ
ン雰囲気にさらすことが望ましい。
【０１０９】例えば、図１１に示すベルト炉を用い、ヒ
ーター８２によって４００〜５００℃に加熱された搬送
ベルト８０上にウエハＷを載置して所定の速度で移動さ
せる。このとき、第１のガスヘッド８６ａからオゾンを
供給し、２〜８重量％のオゾン雰囲気中を前記ウエハＷ
を５分以上の時間をかけて通過させる。次いで、第２お
よび第３のガスヘッド８６ｂ，８６ｃからオゾン、ＴＥ
ＯＳおよびＴＭＰ（Ｐ（ＯＣＨ3）3）をほぼ常圧で供給
し、リンの濃度が３〜６重量％のＰＳＧ膜（第４のシリ
コン酸化膜）４４を、膜厚１００〜６００ｎｍで成膜す
る。なお、図１１において符号８４は、カバーを示す。
【０１１０】このように一酸化二窒素の代わりにオゾン
を用いることにより、常圧ＣＶＤによってＴＥＯＳによ
るシリコン酸化膜を形成することができる。また、ベル
ト炉を用いることにより、成膜を連続的に効率よく行う
ことができる。
【０１１１】また、オゾン雰囲気中にウエハＷをさらす
ことにより、熱脱離スペクトル（ＴＤＳ）および赤外分
光法（ＦＴＩＲ）によって、第１のシリコン酸化膜４２
は吸湿性や水分が十分少ないこと、反応ガスとして一酸
化二窒素を用いた場合と同様に層間絶縁膜４６の平坦性
が良好であること、および第１のシリコン酸化膜４２に
クラックが発生しないことが確認された。
【０１１２】｛２｝第１の実施の形態では、第３のシリ
コン酸化膜４０として、プラズマＣＶＤによるＴＥＯＳ
を用いたシリコン酸化膜を用いたが、これに代わり他の
シリコン酸化膜を用いてもよい。例えば、このような第
３のシリコン酸化膜として、モノシランと一酸化二窒素
を用いた減圧熱ＣＶＤ法によって形成した膜でもよい。
このシリコン酸化膜は、下地の表面形状に忠実に成膜さ
れ、カバレッジ性がよいだけでなく、緻密であるのでパ
ッシベーション機能が高く、さらにアニール処理におい
て急激に昇温しても第１のシリコン酸化膜４２にクラッ
クが発生しにくい。また、熱ＣＶＤ法を用いるため、プ
ラズマダメージがない利点がある。
【０１１３】｛３｝第１の実施の形態では、層間絶縁膜
４６は、３層のシリコン酸化膜から構成されているが、
これに限らず他のシリコン酸化膜を加えてもよい。例え
ば、第３のシリコン酸化膜４０と第１のシリコン酸化膜
４２との間に、プラズマＣＶＤ法により形成された、膜
厚１００〜３００ｎｍのＰＳＧ膜（リンの濃度；１〜６
重量％）を形成してもよい。このＰＳＧ膜を入れること
により、可動イオンのゲッタリング機能がさらに向上す
ることが確認された。また、このＰＳＧ膜を入れること
により、第１のシリコン酸化膜４２に作用する第３のシ
リコン酸化膜４０の内部応力を減少及び第３のシリコン
酸化膜４０に作用する第１のシリコン酸化膜４２の内部
応力を減少させることができる。
【０１１４】また、例えば、第４のシリコン酸化膜４４
の平坦性が不十分な場合、次のようにすることができ
る。第４のシリコン酸化膜４４の上に、厚いシリコン酸
化膜を形成し、これをさらにＣＭＰによって平坦化する
のである。
【０１１５】｛４｝第１の実施の形態は、第１の金属配
線層２２、２４と、第２の金属配線層３８との間に、圧
縮の内部応力を有する層間絶縁膜２６を形成している。
また、第２の金属配線層３８と、第３の金属配線層６４
との間に、引っ張りの内部応力を有する層間絶縁膜４６
を形成している。
【０１１６】しかしながら、本発明はこれに限定され
ず、第１の金属配線層２２、２４と、第２の金属配線層
３８との間に、引っ張りの内部応力を有する層間絶縁膜
を形成し、第２の金属配線層３８と第３の金属配線層６
４との間に、圧縮の内部応力を有する層間絶縁膜を形成
してもよい。
【０１１７】｛５｝第１の実施の形態は、金属配線層間
に引っ張りの内部応力を有する層間絶縁膜４６を形成し
た場合について説明した。しかしながら、本発明はこれ
に限定されず、シリコン基板の主表面と金属配線層との
間に、引っ張りの内部応力を有する層間絶縁膜を形成し
てもよい。
【０１１８】｛６｝第１の実施の形態は、配線が三層の
場合（第１、第２及び第３の金属配線層）、について説
明した。しかしながら、本発明はこれに限定されず、配
線層が四層以上の場合でもよい。例えば、以下の態様が
考えられる。
【０１１９】（１）配線が四層の場合（第１、第２、第
３及び第４の金属配線層） 第１の金属配線層と第２の金属配線層との間に、圧縮の
内部応力を有する層間絶縁膜を形成する。この層間絶縁
膜のスルーホールには、高融点金属からなるプラグを埋
め込む。第２の金属配線層と第３の金属配線層との間及
び第３の金属配線層と第４の金属配線層との間に、引っ
張りの内部応力を有する層間絶縁膜を形成する。この層
間絶縁膜のスルーホールには、アルミニウム膜を埋め込
む。
【０１２０】なお、この逆の態様でもよい。すなわち、
第１の金属配線層と第２の金属配線層との間に、引っ張
りの内部応力を有する層間絶縁膜を形成する。この層間
絶縁膜のスルーホールには、アルミニウム膜を埋め込
む。第２の金属配線層と第３の金属配線層との間及び第
３の金属配線層と第４の金属配線層との間に、圧縮の内
部応力を有する層間絶縁膜を形成する。この層間絶縁膜
のスルーホールには、高融点金属からなるプラグを埋め
込む。
【０１２１】（２）配線が五層の場合（第１、第２、第
３、第４及び第５の金属配線層） 第１の金属配線層と第２の金属配線層との間及び第４の
金属配線層と第５の金属配線層との間に、圧縮の内部応
力を有する層間絶縁膜を形成する。この層間絶縁膜のス
ルーホールには、高融点金属からなるプラグを埋め込
む。第２の金属配線層と第３の金属配線層との間及び第
３の金属配線層と第４の金属配線層との間に、引っ張り
の内部応力を有する層間絶縁膜を形成する。この層間絶
縁膜のスルーホールには、アルミニウム膜を埋め込む。
【０１２２】なお、この逆の態様でもよい。すなわち、
第１の金属配線層と第２の金属配線層との間及び第４の
金属配線層と第５の金属配線層との間に、引っ張りの内
部応力を有する層間絶縁膜を形成する。この層間絶縁膜
のスルーホールには、アルミニウム膜を埋め込む。第２
の金属配線層と第３の金属配線層との間及び第３の金属
配線層と第４の金属配線層との間に、圧縮の内部応力を
有する層間絶縁膜を形成する。この層間絶縁膜のスルー
ホールには、高融点金属からなるプラグを埋め込む。
【０１２３】｛７｝第１の実施の形態は、図４及び図５
で示す工程により、圧縮の内部応力を有する層間絶縁膜
２６を形成している。しかしながら、本発明はこれに限
定されず、ＩＣＰ（Ｉnductively Ｃoupled Ｐlasma）
やＥＣＲ（Ｅlectron Ｃyclo−tron Ｒesonance）を用
いて高密度プラズマＣＶＤ酸化膜を形成する工程と、こ
の膜をスパッタエッチングする工程と、を繰り返すこと
により、金属配線層とこの隣に位置する金属配線層との
間を、高密度プラズマＣＶＤ酸化膜で埋め込む。その
後、高密度プラズマＣＶＤ酸化膜を化学的機械研磨（Ｃ
ＭＰ）により平坦化してもよい。
【０１２４】
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置の
断面構造図である。
【図２】本発明の第１の実施の形態に係る半導体装置の
製造方法の第１工程を示す断面構造図である。
【図３】本発明の第１の実施の形態に係る半導体装置の
製造方法の第２工程を示す断面構造図である。
【図４】本発明の第１の実施の形態に係る半導体装置の
製造方法の第３工程を示す断面構造図である。
【図５】本発明の第１の実施の形態に係る半導体装置の
製造方法の第４工程を示す断面構造図である。
【図６】本発明の第１の実施の形態に係る半導体装置の
製造方法の第５工程を示す断面構造図である。
【図７】本発明の第１の実施の形態に係る半導体装置の
製造方法の第６工程を示す断面構造図である。
【図８】本発明の第１の実施の形態に係る半導体装置の
製造方法の第７工程を示す断面構造図である。
【図９】本発明に係る実施の形態に用いられるスパッタ
装置の一例を模式的に示す図である。
【図１０】図９に示すスパッタ装置を用いて基板温度を
制御したときの、時間と基板温度との関係を示す図であ
る。
【図１１】本発明に係る実施の形態に用いられるベルト
炉を模式的に示す図である。
【符号の説明】
１１ シリコン基板 １２ フィールド絶縁膜 １３ ゲート酸化膜 １４ ゲート電極 １５ 低濃度不純物層 １６ 高濃度不純物層 １７ 側壁スペーサ １８ シリコン酸化膜 １９ チタンシリサイド層 ２０ 層間絶縁膜 ２２ 第１の金属配線層 ２４ 第１の金属配線層 ２６ 層間絶縁膜 ２８ シリコン酸化膜 ３０ ＳＯＧ膜 ３２ シリコン酸化膜 ３４ スルーホール ３６ プラグ ３８ 第２の金属配線層 ４０ 第３のシリコン酸化膜 ４２ 第１のシリコン酸化膜 ４４ 第４のシリコン酸化膜 ４６ 層間絶縁膜 ４８ スルーホール ５０ ウェッテング層 ５２ 第１のアルミニウム膜 ５４ 第２のアルミニウム膜 ６２ 反射防止膜 ６４ 第３の金属配線層
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH08 HH09 HH18 HH33 JJ01 JJ08 JJ09 JJ18 JJ19 JJ33 KK08 NN06 NN07 NN32 PP06 PP15 PP18 QQ03 QQ08 QQ09 QQ13 QQ16 QQ37 QQ48 QQ73 QQ74 QQ82 QQ84 QQ85 QQ88 QQ98 RR04 RR09 SS01 SS02 SS03 SS04 SS12 SS13 SS15 SS22 WW03 XX01 XX19 XX24 5F058 BA10 BD02 BD04 BF02 BF07 BF09 BF23 BF25 BF29 BF46 BH20 BJ02

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 主表面を有する半導体基板と、前記主表
    面上に位置する多層配線と、前記主表面と前記配線との
    間及び前記配線間に、それぞれ形成された層間絶縁膜
    と、備え、 前記層間絶縁膜のうち少なくとも一つは、第１のシリコ
    ン酸化膜を含む層間絶縁膜であり、 前記層間絶縁膜のうち少なくとも一つは、第２のシリコ
    ン酸化膜を含む層間絶縁膜である、 半導体装置の製造方法であって、少なくとも以下の工程
    （ａ）及び（ｂ）を含む。 （ａ）シリコン化合物と過酸化水素とをＣＶＤ法によっ
    て反応させて、引っ張りの内部応力を生じる前記第１の
    シリコン酸化膜を形成する工程、 （ｂ）ＣＶＤ法によって、圧縮の内部応力が生じる前記
    第２のシリコン酸化膜を形成する工程。
  2. 【請求項２】 請求項１において、 前記第１のシリコン酸化膜を含む前記層間絶縁膜を形成
    する工程は、 前記工程（ａ）の前に、 （ｃ）シリコン化合物と、酸素および酸素を含む化合物
    の少なくとも１種と、をＣＶＤ法によって反応させてベ
    ース層となる第３のシリコン酸化膜を形成する工程、 を含む、半導体装置の製造方法。
  3. 【請求項３】 請求項１又は２において、 前記第１のシリコン酸化膜を含む前記層間絶縁膜を形成
    する工程は、 前記工程（ａ）の後に、 （ｄ）シリコン化合物と、酸素および酸素を含む化合物
    の少なくとも１種と、をＣＶＤ法によって反応させて多
    孔性の第４のシリコン酸化膜を形成する工程、を含む、
    半導体装置の製造方法。
  4. 【請求項４】 請求項１、２又は３において、 前記第１のシリコン酸化膜を含む前記層間絶縁膜を形成
    した後、 （ｅ）前記第１のシリコン酸化膜を含む前記層間絶縁膜
    に第１のスルーホールを形成する工程、 （ｆ）前記第１のスルーホールの表面及び前記層間絶縁
    膜の表面に、前記配線の一部となるバリア層を形成する
    工程、 （ｇ）前記バリア層の表面に前記配線の一部となる導電
    膜を形成する工程、を含む、半導体装置の製造方法。
  5. 【請求項５】 請求項４において、 前記第１のスルーホールは、その上端部から底部に向か
    って徐々に口径が小さくなるテーパ状である、半導体装
    置の製造方法。
  6. 【請求項６】 請求項４又は５において、 前記導電膜は、２００℃以下の温度で、アルミニウムあ
    るいはアルミニウムを主成分とする合金からなる第１の
    アルミニウム膜を形成し、その後、３００℃以上の温度
    で、アルミニウムあるいはアルミニウムを主成分とする
    合金からなる第２のアルミニウム膜を形成する、半導体
    装置の製造方法。
  7. 【請求項７】 請求項１、２、３、４、５又は６におい
    て、 前記工程（ａ）で用いられる前記シリコン化合物は、モ
    ノシラン、ジシラン、ＳｉＨ2Ｃｌ2、ＳｉＦ4などの無
    機シラン化合物、およびＣＨ3ＳｉＨ3、トリプロピルシ
    ラン、テトラエトキシシランなどの有機シラン化合物か
    ら選択される少なくとも１種である、半導体装置の製造
    方法。
  8. 【請求項８】 請求項７において、 前記工程（ａ）は、前記シリコン化合物が無機シラン化
    合物であって、０〜２０℃の温度条件下で減圧ＣＶＤ法
    によって行われる、半導体装置の製造方法。
  9. 【請求項９】 請求項７において、 前記工程（ａ）は、前記シリコン化合物が有機シラン化
    合物であって、０〜１５０℃の温度条件下で減圧ＣＶＤ
    法によって行われる、半導体装置の製造方法。
  10. 【請求項１０】 請求項３、４、５、６、７、８又は９
    において、 前記工程（ｄ）は、３００〜４５０℃の温度条件下でプ
    ラズマＣＶＤ法によって行われる、半導体装置の製造方
    法。
  11. 【請求項１１】 請求項１０において、 前記工程（ｄ）で用いられる前記酸素を含む化合物は一
    酸化二窒素である、半導体装置の製造方法。
  12. 【請求項１２】 請求項３、４、５、６、７、８又は９
    において、 前記工程（ｄ）は、３００〜５５０℃の温度条件下で常
    圧ＣＶＤ法によって行われる、半導体装置の製造方法。
  13. 【請求項１３】 請求項１２において、 前記工程（ｄ）で用いられる前記酸素を含む化合物はオ
    ゾンである、半導体装置の製造方法。
  14. 【請求項１４】 請求項３、４、５、６、７、８、９、
    １０、１１、１２又は１３において、 前記工程（ｄ）で、前記第４のシリコン酸化膜を成膜す
    る前に、前記第１のシリコン酸化膜をオゾン雰囲気にさ
    らす、半導体装置の製造方法。
  15. 【請求項１５】 請求項１、２、３、４、５、６、７、
    ８、９、１０、１１、１２、１３又は１４において、 前記第２のシリコン酸化膜を含む前記層間絶縁膜の形成
    後、ＣＭＰ法で前記層間絶縁膜を研磨する工程を含む、
    半導体装置の製造方法。
  16. 【請求項１６】 主表面を有する半導体基板と、前記主
    表面上に位置する多層配線と、前記主表面と前記配線と
    の間及び前記配線間に、それぞれ形成された層間絶縁膜
    と、を備え、 前記層間絶縁膜のうち、少なくとも一つは、シリコン化
    合物と過酸化水素との重縮合反応によって形成され、引
    っ張りの内部応力を有する第１のシリコン酸化膜を含
    み、 前記層間絶縁膜のうち、少なくとも一つは、圧縮の内部
    応力を有する、半導体装置。
  17. 【請求項１７】 請求項１６において、 前記第１のシリコン酸化膜を含む前記層間絶縁膜は、前
    記第１のシリコン酸化膜の下に位置し、ベース層を構成
    する第３のシリコン酸化膜を含む、半導体装置。
  18. 【請求項１８】 請求項１６又は１７において、 前記第１のシリコン酸化膜を含む前記層間絶縁膜は、前
    記第１のシリコン酸化膜の上に位置し、キャップ層を構
    成する第４のシリコン酸化膜を含む、半導体装置。
  19. 【請求項１９】 請求項１６、１７又は１８において、 前記第１のシリコン酸化膜を含む前記層間絶縁膜は、第
    １のスルーホールを有し、 前記第１のスルーホールの表面及び前記層間絶縁膜の表
    面に形成された、前記配線の一部となるバリア層と、 前記バリア層の表面に形成された、前記配線の一部とな
    る導電膜と、 を含む、半導体装置。
  20. 【請求項２０】 請求項１９において、 前記第１のスルーホールは、その上端部から底部に向か
    って徐々に口径が小さくなるテーパ状である、半導体装
    置。
  21. 【請求項２１】 請求項１９又は２０において、 前記第１のシリコン酸化膜を含む前記層間絶縁膜には、
    アルミニウム又はアルミニウムを主成分とする導電膜が
    充填された前記第１のスルーホールが形成されており、 圧縮の内部応力を有する前記層間絶縁膜には、高融点金
    属又は高融点金属を主成分とする導電膜が充填された第
    ２のスルーホールが形成されている、半導体装置。
JP10352122A 1998-11-26 1998-11-26 半導体装置及びその製造方法 Withdrawn JP2000164716A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10352122A JP2000164716A (ja) 1998-11-26 1998-11-26 半導体装置及びその製造方法
US09/447,994 US6432845B1 (en) 1998-11-26 1999-11-23 Semiconductor device and method for manufacturing the same
US10/177,960 US6569785B2 (en) 1998-11-26 2002-06-21 Semiconductor integrated circuit device having internal tensile and internal compression stress

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10352122A JP2000164716A (ja) 1998-11-26 1998-11-26 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2000164716A true JP2000164716A (ja) 2000-06-16

Family

ID=18421934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10352122A Withdrawn JP2000164716A (ja) 1998-11-26 1998-11-26 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US6432845B1 (ja)
JP (1) JP2000164716A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277235A (ja) * 2004-03-26 2005-10-06 Casio Comput Co Ltd 多層薄膜、薄膜検査方法および薄膜形成方法
JP2006148046A (ja) * 2004-11-24 2006-06-08 Hynix Semiconductor Inc 半導体素子の製造方法
JP2007134712A (ja) * 2005-11-07 2007-05-31 Samsung Electronics Co Ltd 半導体装置及びその製造方法
JP2010080816A (ja) * 2008-09-29 2010-04-08 Elpida Memory Inc 半導体素子および半導体素子の製造方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6511923B1 (en) * 2000-05-19 2003-01-28 Applied Materials, Inc. Deposition of stable dielectric films
US7579771B2 (en) 2002-04-23 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
US7786496B2 (en) * 2002-04-24 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
JP2003317971A (ja) 2002-04-26 2003-11-07 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
US7897979B2 (en) * 2002-06-07 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP4216008B2 (ja) * 2002-06-27 2009-01-28 株式会社半導体エネルギー研究所 発光装置およびその作製方法、ならびに前記発光装置を有するビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、カーナビゲーション、パーソナルコンピュータ、ｄｖｄプレーヤー、電子遊技機器、または携帯情報端末
US6821811B2 (en) 2002-08-02 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Organic thin film transistor and method of manufacturing the same, and semiconductor device having the organic thin film transistor
JP3847683B2 (ja) * 2002-08-28 2006-11-22 富士通株式会社 半導体装置の製造方法
JP2004172389A (ja) * 2002-11-20 2004-06-17 Renesas Technology Corp 半導体装置およびその製造方法
US7476621B1 (en) 2003-12-10 2009-01-13 Novellus Systems, Inc. Halogen-free noble gas assisted H2 plasma etch process in deposition-etch-deposition gap fill
US7344996B1 (en) 2005-06-22 2008-03-18 Novellus Systems, Inc. Helium-based etch process in deposition-etch-deposition gap fill
DE102004015865B4 (de) * 2004-03-31 2006-05-04 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Reinigen der Oberfläche eines Substrats
KR100624566B1 (ko) * 2004-05-31 2006-09-19 주식회사 하이닉스반도체 커패시터 상부에 유동성 절연막을 갖는 반도체소자 및 그제조 방법
JP4388427B2 (ja) * 2004-07-02 2009-12-24 オークマ株式会社 スクリプト言語で記述されたプログラムを呼出し可能な数値制御装置
JP4185478B2 (ja) * 2004-07-23 2008-11-26 長野計器株式会社 歪検出器およびその製造方法
US7381451B1 (en) * 2004-11-17 2008-06-03 Novellus Systems, Inc. Strain engineering—HDP thin film with tensile stress for FEOL and other applications
US7247556B2 (en) * 2005-02-28 2007-07-24 Agere Systems Inc. Control of wafer warpage during backend processing
US20080267675A1 (en) * 2005-11-30 2008-10-30 Konica Minolta Business Technologies, Inc. Intermediate Transfer Member, Method of Manufacturing Intermediate Transfer Member, and Image Forming Apparatus
US20070128887A1 (en) * 2005-12-07 2007-06-07 Macronix International Co., Ltd. Spin-on glass passivation process
US7491622B2 (en) * 2006-04-24 2009-02-17 Freescale Semiconductor, Inc. Process of forming an electronic device including a layer formed using an inductively coupled plasma
US20070249127A1 (en) * 2006-04-24 2007-10-25 Freescale Semiconductor, Inc. Electronic device including a semiconductor layer and a sidewall spacer and a process of forming the same
US7670895B2 (en) * 2006-04-24 2010-03-02 Freescale Semiconductor, Inc Process of forming an electronic device including a semiconductor layer and another layer adjacent to an opening within the semiconductor layer
US7528078B2 (en) * 2006-05-12 2009-05-05 Freescale Semiconductor, Inc. Process of forming electronic device including a densified nitride layer adjacent to an opening within a semiconductor layer
US7482245B1 (en) 2006-06-20 2009-01-27 Novellus Systems, Inc. Stress profile modulation in STI gap fill
US20080157291A1 (en) * 2006-12-27 2008-07-03 Texas Instruments Inc. Packaging implementation while mitigating threshold voltage shifting
US8133797B2 (en) 2008-05-16 2012-03-13 Novellus Systems, Inc. Protective layer to enable damage free gap fill
KR20110043663A (ko) * 2008-07-16 2011-04-27 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 반도체 장치 및 제조 방법
EP2341531A4 (en) * 2008-09-26 2012-05-16 Rohm Co Ltd SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
DE102008054069B4 (de) * 2008-10-31 2016-11-10 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Reduzierte Scheibendurchbiegung in Halbleitern durch Verspannungstechniken im Metallisierungssystem
US9397051B2 (en) * 2013-12-03 2016-07-19 Invensas Corporation Warpage reduction in structures with electrical circuitry
US9368626B2 (en) * 2013-12-04 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with strained layer
CN111583795B (zh) * 2020-05-12 2022-03-08 Tcl华星光电技术有限公司 显示面板的制备方法及显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3228183B2 (ja) * 1996-12-02 2001-11-12 日本電気株式会社 絶縁膜ならびにその絶縁膜を有する半導体装置とその製造方法
KR100295380B1 (ko) * 1997-04-02 2001-08-07 가네꼬 히사시 층간절연물질로서저유전율의비정질탄소불화물막을가질수있는반도체장치및그제조방법
JP3178375B2 (ja) * 1997-06-03 2001-06-18 日本電気株式会社 絶縁膜の形成方法
US6171945B1 (en) * 1998-10-22 2001-01-09 Applied Materials, Inc. CVD nanoporous silica low dielectric constant films

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277235A (ja) * 2004-03-26 2005-10-06 Casio Comput Co Ltd 多層薄膜、薄膜検査方法および薄膜形成方法
JP2006148046A (ja) * 2004-11-24 2006-06-08 Hynix Semiconductor Inc 半導体素子の製造方法
JP2007134712A (ja) * 2005-11-07 2007-05-31 Samsung Electronics Co Ltd 半導体装置及びその製造方法
JP2010080816A (ja) * 2008-09-29 2010-04-08 Elpida Memory Inc 半導体素子および半導体素子の製造方法

Also Published As

Publication number Publication date
US6432845B1 (en) 2002-08-13
US20020187657A1 (en) 2002-12-12
US6569785B2 (en) 2003-05-27

Similar Documents

Publication Publication Date Title
JP2000164716A (ja) 半導体装置及びその製造方法
JP3456391B2 (ja) 半導体装置の製造方法
US6383951B1 (en) Low dielectric constant material for integrated circuit fabrication
US6614119B1 (en) Semiconductor device and method of fabricating the same
JP3436132B2 (ja) 半導体装置
TW557478B (en) Semiconductor device and manufacturing method thereof
US20060246714A1 (en) Method of forming a conductive contact
JP3509510B2 (ja) 半導体装置およびその製造方法
US6326287B1 (en) Semiconductor device and method of fabricating the same
JP3533968B2 (ja) 半導体装置の製造方法
JP2000188332A (ja) 半導体装置及びその製造方法
JP2822910B2 (ja) 半導体装置の層間絶縁膜の形成方法
US6812123B2 (en) Semiconductor devices and methods for manufacturing the same
JPH06104181A (ja) 光ｃｖｄ法利用絶縁膜の製造方法と平坦化絶縁膜の製造方法
US7074698B2 (en) Method of fabricating semiconductor device using plasma-enhanced CVD
JP3562357B2 (ja) 半導体装置の製造方法
JP3456392B2 (ja) 半導体装置の製造方法
JP4273268B2 (ja) 半導体装置およびその製造方法
JP3922355B2 (ja) 半導体装置の製造方法
KR100532741B1 (ko) 반도체 소자의 식각 정지막 제조 방법
JP2001168100A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041001

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061115

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070115