JP3847683B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3847683B2
JP3847683B2 JP2002249628A JP2002249628A JP3847683B2 JP 3847683 B2 JP3847683 B2 JP 3847683B2 JP 2002249628 A JP2002249628 A JP 2002249628A JP 2002249628 A JP2002249628 A JP 2002249628A JP 3847683 B2 JP3847683 B2 JP 3847683B2
Authority
JP
Japan
Prior art keywords
insulating film
capacitor
semiconductor device
layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002249628A
Other languages
English (en)
Other versions
JP2004087978A (ja
Inventor
直也 佐次田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002249628A priority Critical patent/JP3847683B2/ja
Priority to US10/388,455 priority patent/US6872617B2/en
Publication of JP2004087978A publication Critical patent/JP2004087978A/ja
Application granted granted Critical
Publication of JP3847683B2 publication Critical patent/JP3847683B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/958—Passivation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、より詳しくは、キャパシタを有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
電源を切っても情報を記憶することができる不揮発性メモリとして、フラッシュメモリや強誘電体メモリ（ＦｅＲＡＭ）が知られている。
【０００３】
フラッシュメモリは、絶縁ゲート型電界効果トランジスタ（ＩＧＦＥＴ）のゲート絶縁膜中に埋め込んだフローティングゲートを有し、記憶情報となる電荷をフローティングゲートに蓄積することによって情報を記憶する。情報の書込、消去にはゲート絶縁膜にトンネル電流を流す必要があり、比較的高い電圧を必要とする。
【０００４】
ＦｅＲＡＭは、強誘電体のヒステリシス特性を利用して情報を記憶する強誘電体キャパシタを有している。強誘電体キャパシタにおいて上部電極と下部電極の間に形成される強誘電体膜は、上部電極及び下部電極の間に印加する電圧値に応じて分極を生じ、印加電圧を取り去っても分極を保持する自発分極を有する。印加電圧の極性を反転すれば、自発分極の極性も反転する。この自発分極の極性、大きさを検出すれば情報を読み出すことができる。
【０００５】
ＦｅＲＡＭは、フラッシュメモリに比べて低電圧で動作し、省電力で高速の書込ができるという利点がある。
【０００６】
ＦｅＲＡＭのメモリセルは例えば図１、図２に示すような構造を有している。図１は、ＦｅＲＡＭのメモリセル領域の一部を示す平面図であって素子分離絶縁層以外の絶縁層は省略して描かれている。図２は図１のＩ−Ｉ線断面図である。
【０００７】
図１において、シリコン基板１０１には、素子分離絶縁層１０２に囲まれたウェル領域１０３が形成されている。そして、ウェル領域１０３には図２に示すような断面構造のＭＯＳトランジスタ１０７ａ，１０７ｂが形成され、さらに、ウェル領域１０３の斜め上方には図２に示すような断面構造のプレーナー型のキャパシタ１００が形成されている。
【０００８】
図２において、シリコン基板１０１のうち素子分離絶縁層１０２に囲まれたウェル領域１０３の上にはゲート絶縁層１０４を介して２つのゲート電極１０５ａ，１０５ｂが形成されている。また、各ゲート電極１０５ａ，１０５ｂの両側のウェル領域１０３内にはそれぞれＬＤＤ構造の不純物拡散領域１０６ａ，１０６ｂ，１０６ｃが形成されている。一方のゲート電極１０５ａと不純物拡散領域１０６ａ，１０６ｂ等によって第１のＭＯＳトランジスタ１０７ａが構成される。また、他方のゲート電極１０５ｂと不純物拡散領域１０６ｂ，１０６ｃ等によって第２のＭＯＳトランジスタ１０７ｂが構成される。
【０００９】
素子分離絶縁層１０２とＭＯＳトランジスタ１０７ａ，１０７ｂは第１、第２の絶縁層１０８，１０９に覆われている。第１の絶縁層１０８は酸化防止層として機能する材料から構成されている。第２の絶縁層１０９の上面は化学機械研磨（ＣＭＰ）法により平坦化され、その上面の上には強誘電体キャパシタ１００が形成されている。
【００１０】
強誘電体キャパシタ１００は、コンタクト領域を有する下部電極１００ａと、強誘電体層１００ｂと、上部電極１００ｃを有していている。さらに、キャパシタ１００及び第２絶縁層１０８の上には第３の絶縁層１１０が形成されている。下部電極１００ａはプラチナ層をパターニングすることにより形成される。また、強誘電体層１００ｂは、例えばＰＺＴ層をパターニングすることにより形成される。さらに、上部電極１００ｃは、例えば酸化イリジウム層をパターニングすることにより形成される。
【００１１】
強誘電体キャパシタ１００と第３の絶縁層１１０と下部電極１１０ａのコンタクト領域は酸化アルミニウムよりなるキャパシタ保護絶縁層１１３によって覆われている。
【００１２】
第１〜第３の絶縁層１０８〜１１０において、ウェル領域１０３の両端寄りの他の不純物拡散領域１０６ａ，１０６ｃの上にはそれぞれ第１，第２のコンタクトホール１１０ａ，１１０ｃが形成され、２つのゲート電極１０４ａ，１０４ｂの間の不純物拡散領域１０６ｂの上には第３のコンタクトホール１１０ｂが形成されている。また、図１に示すように、第３の絶縁層１１０のうち、下部電極１００ａの端の近くで誘電体層１１０ｂが被さっていないコンタクト領域の上には第４のコンタクトホール１１０ｄが形成されている。
【００１３】
第１〜第４のコンタクトホール１１０ａ〜１１０ｄ内には、それぞれ密着導電層及びタングステン層からなる第１〜第４の導電プラグ１１１ａ〜１１１ｄが形成されている。さらに、キャパシタ１００の上部電極１００ｃの上には第５のコンタクトホール１１２が形成されている。
【００１４】
第３の絶縁層１１０の上には、第１の導電プラグ１１１ａの上面に接続されるとともに第５のコンタクトホール１１２を通して上部電極１００ｃに接続される第１の配線１２０ａが形成されている。また、第３の絶縁層１１０の上には、第２の導電プラグ１１１ｃの上面に接続されるとともに別の第５のコンタクトホール１１２を通して別の上部電極１００ｃに接続される第２の配線１２０ｃが形成されている。さらに、第３の絶縁層１１０の上において第３の導電プラグ１１１ｂの上には導電性パッド１２０ｂが形成されている。また、第３の絶縁層１１０上には、下部電極１００ａのコンタクト領域上の第４の導電プラグ１１１ｄに接続される第３の配線１２０ｄが形成されている。
【００１５】
【発明が解決しようとする課題】
ところで、キャパシタ１００と第２の絶縁層１０９の上に形成される第３の絶縁層１１０として、ＴＥＯＳを原料に用いてプラズマＣＶＤ法により形成した酸化シリコン層が一般に用いられている。そのような絶縁層は、例えば特開２００１−６０６６９号公報にも記載されている。
【００１６】
しかし、ＴＥＯＳを原料として形成される絶縁層は、強誘電体キャパシタの端劣化を生じさせる。端劣化というのは、図１に示した複数のキャパシタ１００のうちで、下部電極１００ａの端部であって誘電体層１００ｂに覆われていないコンタクト領域に近い側のキャパシタが劣化しやすくなるという現象である。
【００１７】
キャパシタの特性劣化を防止する方法として、強誘電体キャパシタに対して引張応力を有する絶縁層をキャパシタの上に形成することが特開平１１−３３０３９０号公報に記載されている。しかし、この文献では１つのキャパシタについての特性改善について記載されているだけであって、ストライプ状に形成された１つの下部電極を共通にして複数形成されるキャパシタにおいて生じる端劣化を防止することについては記載がない。また、端劣化の防止を考慮しつつ、複数のキャパシタの特性を均一に改善するためには、どのような方法を採用するかについても何ら記載がない。
【００１８】
本発明の目的は、絶縁層上でのキャパシタの形成位置にかかわりなく特性を向上するための半導体装置の製造方法を提供することにある。
【００１９】
【課題を解決するための手段】
上記した課題は、半導体基板の上方に第１絶縁膜を形成する工程と、下部電極、強誘電体層及び上部電極を有するキャパシタを前記第１絶縁膜上方に形成する工程と、Ｎ2Ｏ、ＮＯ2、ＮＯの少なくとも１つを含む化合物ガスとＴＥＯＳと酸素を含んだ混合ガスを使用して第２絶縁膜を前記第１絶縁膜及び前記キャパシタの上方に成長する工程とを有することを特徴とする半導体装置の製造方法によって解決される。
【００２０】
本発明によれば、キャパシタを覆う層間絶縁膜を成長するための成長ガスとして、ＴＥＯＳ、酸素だけでなく酸素及び窒素の化合物を含む混合ガスを使用している。
【００２１】
これにより、窒素を含む酸化シリコン膜であって１．５×１０9dyne/cm2 〜５．０×１０8dyne/cm2 の圧縮応力を有する層間絶縁膜を強誘電体キャパシタの上方に形成することが可能になる。しかも、ストレスが小さく且つ含有水分の少ない層間絶縁膜の形成が可能になり、複数のキャパシタの端劣化を防止するとともに、層間絶縁膜に覆われる複数のキャパシタの全体の特性が良好に維持される。
【００２２】
また、成長ガス中のO2ガスの流量を従来よりも増加させることにより、層間絶縁膜の含有水分量を従来よりもさらに減らしてキャパシタの特性をさらに良好に維持できる。
【００２３】
【発明の実施の形態】
以下に本発明の実施形態を図面に基づいて説明する。
【００２４】
図３〜図７は本発明の実施形態の半導体装置の製造方法を工程順に示す断面図である。図８は、本発明の実施形態の半導体装置のメモリセル領域における複数のキャパシタと複数のトランジスタの配置関係を示す平面図である。なお、図３〜図７は、図８のII−II線に沿った断面図である。
【００２５】
図３(a) に示す断面構造を形成するまでの工程を説明する。
【００２６】
まず、ｎ型又はｐ型のシリコン（半導体）基板１の活性領域（トランジスタ形成領域）の周囲にＬＯＣＯＳ（Local Oxidation of Silicon）法により素子分離絶縁層２を形成する。なお、素子分離絶縁層２としてＳＴＩ(Shallow Trench Isolation)構造を採用してもよい。
【００２７】
続いて、シリコン基板１のメモリセル領域で縦横に間隔をおいて配置される複数の活性領域のそれぞれにｐ型不純物を導入することによりｐウェル３を形成する。さらに、シリコン基板１の活性領域表面を熱酸化して、ゲート絶縁層４となるシリコン酸化層を形成する。
【００２８】
次に、シリコン基板１の上側全面に非晶質又は多結晶のシリコン層及びタングステンシリサイド層を順次形成し、これらのシリコン層及びタングステンシリサイド層をフォトリソグラフィ法によりパターニングして、ゲート電極５ａ，５ｂを形成する。
【００２９】
メモリセル領域における各ｐウェル３上には２つのゲート電極５ａ，５ｂが間隔をおいてほぼ平行に配置され、それらのゲート電極５ａ，５ｂはワード線の一部を構成している。
【００３０】
次に、ｐウェル３のうちゲート電極５ａ，５ｂの両側にｎ型不純物をイオン注入して、ｎチャネルＭＯＳトランジスタのソース／ドレインとなる第１〜第３のｎ型不純物拡散領域６ａ，６ｂ，６ｃを形成する。
【００３１】
続いて、シリコン基板１の全面に絶縁層を形成した後、その絶縁層をエッチバックしてゲート電極５ａ，５ｂの両側部分に側壁絶縁層７として残す。その絶縁層として、例えばＣＶＤ法により酸化シリコン（SiO2）を形成する。
【００３２】
さらに、ゲート電極５ａ，５ｂと側壁絶縁層７をマスクに使用して、ｐウェル３内に再びｎ型不純物イオンを注入することにより第１〜第３のｎ型不拡散領域６ａ〜６ｃをＬＤＤ構造にする。
【００３３】
以上のように、メモリセル領域では、ｐウェル３、ゲート電極５ａ、第１及び第の２ｎ型不純物拡散領域６ａ，６ｂ等によって第１のＭＯＳトランジスタが構成され、また，ｐウェル３、ゲート電極５ｂ、第２及び第３のｎ型不純物拡散領域６ｂ，６ｃ等によって第２のＭＯＳトランジスタが構成される。第１及び第２のＭＯＳトランジスタはメモリセル領域に縦横に複数配置されている。
【００３４】
次に、全面に高融点金属層を形成した後に、この高融点金属層を加熱してｐ型不純物拡散領域６ａ〜６ｃの表面にそれぞれ高融点金属シリサイド層８ａ〜８ｃを形成する。その後、ウエットエッチングにより未反応の高融点金属層を除去する。高融点金属としてコバルト、タンタルなどがある。
【００３５】
その後に、プラズマＣＶＤ（Ｐ−ＣＶＤ）法により、シリコン基板１の全面に酸化防止絶縁層９として酸窒化シリコン（SiON）層を約２００ｎｍの厚さに形成する。さらに、ＴＥＯＳ(tetraethoxysilane）ガスなどを用いるプラズマＣＶＤ法により、酸化防止絶縁層９上に、第１層間絶縁膜１０として二酸化シリコン（SiO2）を約１５００ｎｍの厚さに成長する。続いて、第１層間絶縁膜１０を化学的機械研磨（ＣＭＰ) 法により薄くしてその表面を平坦化する。その後、シリコン基板１を横型炉内に入れ、横型炉内に窒素（N2）を導入し、６５０℃の基板温度で３０分間で第１層間絶縁膜１０をアニールする。これにより第１層間絶縁膜１０の緻密化処理と脱水処理を行う。
【００３６】
次に、第１層間絶縁膜１０の上に１０〜５０ｎｍ程度、好ましくは２０ｎｍの厚さのチタン（Ti）層を形成する。その後に、ＲＴＡ(Rapid Thermal Annealing) により酸素１％の雰囲気中で７００℃の基板温度で６０秒でチタン層をアニールしてチタン層を酸化チタン層１１に変える。
【００３７】
続いて、スパッタ法によって、酸化チタン層１１上に第１の導電層１２としてプラチナ（Pt）層を形成する。Pt層の厚さを１００〜３００ｎｍ程度、例えば１５０ｎｍとする。なお、第１の導電層１２はプラチナ、イリジウム等の貴金属層から構成される。
【００３８】
次に、スパッタ法により、強誘電体層１３としてカルシウム（Ca）、ストロンチウム（Sr）、ランタン（La）がドープされたＰＺＴ(lead zirconate titanate）を第１の導電層１２の上に１００〜３００ｎｍの厚さ、例えば１８０ｎｍに形成する。Ca、Sr、LaがドープされたＰＺＴは、ＰＬＣＳＺＴと呼ばれる。
【００３９】
なお、強誘電体層１３の形成方法は、その他に、ＭＯＤ(metal organic deposition)法、ＭＯＣＶＤ( 有機金属ＣＶＤ）法、ゾル・ゲル法などがある。また、強誘電体層１３の材料としては、ＰＬＣＳＺＴの他に、ＰＺＴ、ＰＬＺＴのような他のＰＺＴ系材料や、SrBi2Ta2O9、SrBi2(Ta,Nb)2O9 等のBi層状構造化合物材料、その他の金属酸化物強誘電体であってもよい。
【００４０】
続いて、強誘電体層１３を構成するＰＬＣＳＺＴ層を酸素含有雰囲気中でＲＴＡにより結晶化する。ＲＴＡの条件は、例えば、５８５℃、９０秒間、昇温速度１２５℃／sec とする。酸素含有雰囲気中には酸素とアルゴンが導入され、酸素濃度を例えば２．５％とする。
【００４１】
続いて、強誘電体層１３の上に酸化イリジウム(IrOx ) 層をスパッタ法により約５０ｎｍの厚さに形成する。その後に、酸素雰囲気でIrO x 層を介して強誘電体層１３をＲＴＡにより熱処理して結晶化を完成させる。酸素雰囲気中でのＲＴＡの条件は、例えば７２５℃、２０秒間とする。
【００４２】
さらに、IrO x 層の上にキャップ層として再びIrO x 層を１５０ｎｍの厚さに形成する。強誘電体層１３の上に２回形成されたIrO x 層を第２の導電層１４として使用する。
【００４３】
次に、図３(b) に示す構造を形成するまでの工程を説明する。
【００４４】
まず、第１レジストパターン（不図示）を用いて第２の導電層１４をフォトリソグラフィー法によりパターニングすることによって、第１、第３のｎ型不純物拡散領域６ａ，６ｃの近傍の素子分離絶縁層２の上方に、各ワード線の延在方向に沿って複数の上部電極１４ａを形成する。
【００４５】
第１レジストパターンの除去後に、温度６５０℃、６０分間の条件で、強誘電体層１３を酸素雰囲気中でアニールする。このアニールは、スパッタリング及びエッチングの際に入ったダメージから強誘電体層１３を回復させるために行われる。
【００４６】
上部電極１４ａ及びその周辺の上に第２レジストパターン（不図示）を形成した後に、第２レジストパターンをマスクに使用して強誘電体層１３をエッチングし、これにより残った強誘電体層１３を強誘電体キャパシタＱの誘電体層１３ａとする。さらに、第２レジストパターンを除去した後に、第１層間絶縁膜１０より上の層の剥がれを防止するための酸素アニールが行われる。
【００４７】
次に、図４(a) に示すように、上部電極１４ａ、誘電体層１３ａ及び第１の導電層１２の上に、酸化アルミニウム（Al2O3)からなる絶縁性の第１のキャパシタ保護層１５ａをスパッタにより１０〜５０ｎｍの厚さに形成する。この後に、スパッタからの誘電体層１３ａのダメージを和らげるために酸素アニールを行う。
【００４８】
さらに、複数の上部電極１４ａ及び誘電体層１３ａをワード線の延在方向に一列に一括して覆うストライプ状の第３レジストパターン１６を第１のキャパシタ保護層１５ａ上に形成し、第３レジストパターンをマスクに使用してキャパシタ保護層１５ａ、第１の導電層１２及び酸化チタン層１１をエッチングする。これにより複数の上部電極１４ａの下方とその周辺に残された第１の導電層１２を強誘電体キャパシタＱの下部電極１２ａとして使用する。下部電極１２ａは、ワード線方向に並ぶ複数の上部電極１２ａの下方を通るストライプ形状を有する。
【００４９】
これにより、図８に示すように、第１の層間絶縁膜１０の上には、下部電極１２ａ、誘電体層１３ａ、上部電極１４ａからなる強誘電体キャパシタＱが形成されることになる。また、強誘電体キャパシタＱは、メモリセル領域に縦横に間隔をおいて複数個形成される。この場合、下部電極１２ａの上方に形成された上部電極の数がキャパシタの数となる。
【００５０】
第３のレジストパターン１６を除去すると、図４(b) に示すように、第１のキャパシタ保護絶縁層１５ａに覆われた強誘電体キャパシタＱが現れる。その後に、酸素雰囲気中で温度６５０℃、６０分間の条件で強誘電体キャパシタＱをアニールすることにより、誘電体層１３ａをダメージから回復させるとともに強誘電体キャパシタＱを構成する膜の剥がれを防止する。
【００５１】
次に、図５(a) に示すように強誘電体キャパシタＱ及び第１層間絶縁膜１０の上に第２のキャパシタ保護絶縁層１５ｂをスパッタにより形成する。第２のキャパシタ保護層１５ｂとして、例えば、厚さ１０〜５０ｎｍの酸化アルミニウムを用いる。その後に、強誘電体キャパシタＱのリーク電流を低減させるために強誘電体キャパシタＱを酸素雰囲気中でアニールする。なお、キャパシタ保護絶縁層１５ａ，１５ｂとして酸化アルミニウムの他に、ＰＺＴ系材料、酸化チタンを使用してもよい。
【００５２】
次に、図５(b) に示すように、従来よりもO2ガスを増加し且つN2O ガスを添加する条件でＴＥＯＳを含む混合ガスを用いてプラズマエンハンストＣＶＤ法により１．５μｍの厚さの酸化シリコンよりなる第２層間絶縁膜１７を第２のキャパシタ保護絶縁層１５ｂ上に形成する。
【００５３】
第２層間絶縁膜１７の形成条件として、例えば、ＴＥＯＳガスの流量を４６０sccm、O2ガスを１４００sccm、Heガスを４８０sccm、N2O ガスを７５０sccmでそれぞれ成長雰囲気中に導入し、成長雰囲気の圧力を９．０Torrまで減圧し、成長雰囲気内でのシリコン基板１の加熱温度を３９０℃に設定し、成長雰囲気内でのプラズマ発生用の電力パワーを４００Ｗとする。なお、HeガスはＴＥＯＳのキャリアガスの場合もある。キャリアガスは、He、Arなどの不活性ガスである。
【００５４】
このような条件により形成された酸化シリコン膜は、キャパシタ保護絶縁層１５ｂ上で小さい圧縮応力で且つ含有水分が少ない状態となる。しかも、その酸化シリコン膜中には窒素が含まれることになる。このような酸化シリコンよりなる第２層間絶縁膜１７の形成方法の詳細については後述する。
【００５５】
続いて、図６(a) に示すように、ＣＭＰにより第２層間絶縁膜１７の上面を平坦化する。その後に、第２層間絶縁膜１７の表面をN2O プラズマに曝す。
【００５６】
次に、図６(b) に示す構造を形成するまでの工程を説明する。
【００５７】
まず、第２層間絶縁膜１７、キャパシタ保護絶縁層１５ｂ、第１層間絶縁膜１０及び酸化防止層９をフォトリソグラフィー法によりパターニングしてｐウェル３内の第１〜第３のｎ型不純物拡散層６ａ〜６ｃの上にそれぞれぞれ第１〜第３のコンタクトホール１７ａ〜１７ｃを形成する。
【００５８】
続いて、第２層間絶縁膜１７の上と第１〜第３のコンタクトホール１７ａ〜１７ｃの内面にスパッタリング法によりチタン（Ti）層を２０ｎｍ、窒化チタン(TiN) 層を５０ｎｍの厚さに順に形成し、これらの層を密着導電層とする。さらに、フッ化タングステンガス(WF6) 、アルゴン、水素の混合ガスを使用するＣＶＤ法により、密着導電層の上にタングステン層を形成する。なお、タングステン層は、各コンタクトホール１７ａ〜１７ｃを完全に埋め込む厚さとする。
【００５９】
その後に、第２層間絶縁膜１７上のタングステン層と密着導電層をＣＭＰ法により除去し、各コンタクトホール１７ａ〜１７ｃ内にのみ残す。これにより、コンタクトホール１７ａ〜１７ｃ内の各々のタングステン層と密着導電層を第１〜第３の導電プラグ１８ａ〜１８ｃとして使用する。
【００６０】
なお、各ｐウェル３において、２つのゲート電極５ａ，５ｂに挟まれるｎ型不純物拡散領域６ｂ上の第２の導電プラグ１８ｂはその上方に形成されるビット線に電気的に接続され、さらに、第２の導電プラグ１８ｂの両側方の第１、第３の導電プラグ１８ａ，１８ｃは、それぞれ後述する配線を介して別々の強誘電体キャパシタＱの上部電極１４ａに電気的に接続される。
【００６１】
次に、図７(a) に示す構造を形成するまでの工程を説明する。
【００６２】
まず、第２層間絶縁膜１７と導電プラグ１８ａ〜１８ｄの上に、プラズマＣＶＤ法によりSiON層を例えば約１００ｎｍの厚さに形成する。このSiON層は、シラン（SiH4）とN2O の混合ガスを用いて形成され、プラグ１８ａ〜１８ｃの酸化を防止するための上側の酸化防止層１９として使用される。
【００６３】
さらに、フォトリソグラフィー法により酸化防止層１９と第２層間絶縁膜１７とキャパシタ保護絶縁層１５ａ，１５ｂをパターニングして、強誘電体キャパシタＱの上部電極１４ａ上に第４のコンタクトホール１７ｄを形成し、同時に、下部電極１２ａのうち上部電極１４ａに覆われないコンタクト領域上に第５のコンタクトホール１７ｅを形成する。
【００６４】
この後に、５５０℃、６０分間の条件で、酸素雰囲気中で第４のコンタクトホール１７ｄを通して強誘電体キャパシタＱをアニールして、誘電体層１３ａの層質を改善する。この場合、導電プラグ１８ａ〜１８ｃは酸化防止層１９によって酸化が防止される。
【００６５】
その後に、CF系のガスを用いて上側の酸化防止層１９をドライエッチングして除去する。
【００６６】
次に、第２層間絶縁膜１７、導電プラグ１８ａ〜１８ｃの上と、第４及び第５のコンタクトホール１７ｄ，１７ｅの中に、アルミニウムを含む導電層をスパッタ法により形成する。導電層として、窒化チタン層、銅含有アルミニウム層、チタン層、窒化チタン層を順に形成した多層金属構造を採用する。銅含有アルミニウム層での銅の含有量は例えば０．５ atoms％とする。
【００６７】
そして、図７(b) に示すように、導電層をフォトリソグラフィー法によりパターニングすることにより、第３のｎ型不純物拡散領域６ｃ上の第３の導電プラグ１８ｃを第４のコンタクトホール１７ｄを通して上部電極１４ａに電気的に接続する配線２０ｃを形成する。これと同時に、ｐウェル３の上の２つのゲート電極５ａ，５ｂの間にある導電プラグ１８ｂの上に導電パッド２０ｂを形成する。また、導電層のパターニングにより、第５のコンタクトホール１７ｅを通して強誘電体キャパシタＱの下部電極１２ａに接続される別の配線２０ｄを形成する。さらに、第１の導電プラグ１８ａの上には、別の強誘電体キャパシタの上部電極に接続される配線２０ａを形成する。
【００６８】
この工程により形成された配線２０ａ，２０ｃ，２０ｄ，と導電パッド２０ｂとトランジスタの配置関係を示すと図８のようになる。
【００６９】
この後に、第３層間絶縁膜、二層目の導電プラグ、ビット線、カバー層などを形成するが、その詳細は省略する。
【００７０】
上記した実施形態によれば、キャパシタＱ及び第１層間絶縁膜１０の上に第２の層間絶縁膜１７を形成する場合に、反応ガスとして、ＴＥＯＳ、ヘリウム及び酸素に加えて、窒素と酸素の化合物ガス、例えばN2O を添加したところ、複数形成される強誘電体キャパシタにおける端劣化が防止された。言い換えれば、そのような反応ガスを用いることにより、第２層間絶縁膜１７の圧縮応力が低減される。しかも、反応ガスに含まれる酸素の流量を従来より多くすることにより、第２層間絶縁膜１７の中の水分量の低下が実現される。つまり、N2O の添加とO2の増量により第２層間絶縁膜１７のストレスの低減と含有水分量の低減の両方が実現される。
【００７１】
そこで以下に、強誘電体キャパシタＱの特性劣化と第２層間絶縁膜１７の成長条件の関係について詳細に説明する。
【００７２】
本願発明者の実験結果によれば、従来技術で説明したような端劣化は、ＴＥＯＳを原料としてプラズマＣＶＤ法により形成した層間絶縁膜をキャパシタの直上に形成することにより顕在化することがわかった。強誘電体キャパシタを覆う層間絶縁膜のストレスと強誘電体キャパシタのスイッチングチャージＱswの関係を調べたところ、図９に示すように、横軸に示すストレスが小さくなるほど、即ち圧縮応力が小さくなるほど、端劣化の対象となる強誘電体キャパシタのスイッチングチャージＱswが大きくなって好ましい特性が得られるようになる。
【００７３】
ＴＥＯＳを原料としてプラズマＣＶＤ法により形成した絶縁膜は、以下にＰ−ＴＥＯＳ膜として表現されることもある。
【００７４】
図４(a),(b) に示したように、レジストパターン１６を用いて第一の導電層１２をエッチングして形成されたストライプ状の下部電極１２ａはその端部分に応力が生じるが、その応力に追い討ちをかけて応力を顕在化させているのがキャパシタＱを覆う層間絶縁膜のストレスである。
【００７５】
そのストレスの影響を防ぐ方法として、特開平１１−３３０３９０号公報では、強誘電体キャパシタに対して引張応力を有するように層間絶縁膜を形成している。具体的には、エレクトロンサイクロトロン共鳴成長法によって形成した酸化シリコン膜（ＥＣＲ−ＯＸ膜）と、ＴＥＯＳを用いてプラズマエンハンスト成長法により形成されたシリコン酸化膜（ＰＥ−ＴＥＯＳ膜）が挙げられている。引張応力を有するＰＥ−ＴＥＯＳ膜については、その文献の段落番号００２１において、「ＴＥＯＳとN2O を使用して約４００ＷのＲＦパワー、約４００℃でプラズマＣＶＤ法により蒸着させられる。」と記載されていて、酸素を添加することの記載はない。また、特開平１１−３３０３９０号公報では、単一のキャパシタが形成されているだけで、複数のキャパシタの全体の特性を改善することは記載されていない。
【００７６】
確かに、ＴＥＯＳとN2O ガスを用いれば、引張応力の強い酸化シリコン膜を形成することが可能である。
【００７７】
しかし、図１０に示すように、本願発明者の実験によれば、キャパシタの上の層間絶縁膜の引張応力が高いほど膜中の水分量が多くなる。また、層間絶縁膜中の水分量が増えるほど、層間絶縁膜からの脱ガス量が増加して強誘電体の特性を劣化させてしまう。図１０は、ＴＤＳ(Thermal De-sorption Spectroscopy:昇温脱離分析）法により測定した結果であり、その縦軸はＴＤＳのH2O スペクトル波形Ｆ(T) の１００〜６００℃までの積分強度値を示している。ＴＥＯＳを用いてプラズマＣＶＤ法により形成した絶縁膜、例えば上記実施形態において第２層間絶縁膜１７を形成した後に強誘電体キャパシタにかかる最高温度は５５０℃であるが、余裕をもって６００℃まで脱ガス量を計算している。ここで、マイナスの応力は圧縮応力を示し、プラスの応力は引張応力を示している。なお、図１０における(1) 〜(9) に対応する酸化シリコンの成長条件を表１に示す。
【００７８】
【表１】
Figure 0003847683
【００７９】
強誘電体キャパシタを覆う層間絶縁膜を引張応力となる条件で形成すると、単一の強誘電体キャパシタの特性を向上したり、端劣化を防止することは可能になる。しかし、その副作用として層間絶縁膜中の水分が増加してしまい、端劣化の対象とならない領域の強誘電体キャパシタが層間絶縁膜からの脱ガスにより劣化してしまう。
【００８０】
図１１は、強誘電体キャパシタ上の層間絶縁膜からの脱ガス量とキャパシタのスイッチングチャージＱswの関係についての本願発明者の実験結果であり、層間絶縁膜中の水分量が多くなるほど、強誘電体特性が劣化することがわかる。ただし、図１１に使用したキャパシタのモニターは複数であってスイッチングチャージＱswは平均値を示しているために、端劣化の影響が実質的に出にくくなっている。
【００８１】
キャパシタを覆う絶縁膜中の水分については、特開平７−２６３６３７号公報において、キャパシタとキャパシタ用配線の上に絶縁膜を形成した後に、絶縁膜の上に保護膜を形成し、その保護膜の含有水分量を１ｃｍ3 当たり０．５ｇ以下に制御することが記載されている。これによりキャパシタ（容量素子）の漏洩電流の増大を防止し、キャパシタ誘電体膜の絶縁耐性を向上することができる、とされている。
【００８２】
しかし、膜中で「１ｃｍ3 当たり０．５ｇ」という水分量は、酸化シリコン膜中ではゲル状になっていて、キャパシタを覆う絶縁膜として実用に適さない。
【００８３】
一方、絶縁膜の含有水分量が多くても、キャパシタ上に絶縁膜を形成した後の工程における処理が低温でなされるならば、その絶縁膜からの脱ガス量は低減するので、絶縁膜中の水分量が多くても結果的にキャパシタを劣化させるようなことはないと考えられる。つまり、絶縁膜が水分を保有していても、それがキャパシタに到達しなければ、キャパシタの劣化につながらない。
【００８４】
強誘電体キャパシタの劣化は、強誘電体キャパシタを覆う層間絶縁膜の中の水分量ではなく、層間絶縁膜形成後にその層間絶縁膜から出る脱ガス量に関係付けられる。確かに、その脱ガス量は、層間絶縁膜中の水分量が多いほど多くなる傾向があるが、その量は、層間絶縁膜を形成した後に層間絶縁膜にかかる熱量によって大きく変わってくる。また、層間絶縁膜からの脱ガスについて、強誘電体キャパシタがどれほど劣化に強いかという耐劣化性も関係してくる。
【００８５】
強誘電体キャパシタの耐劣化性を向上させるには、キャパシタの上部電極の材料の選択と、各膜の成長方法の適正化、強誘電体材料ドープ元素の種類、などにより変化する。
【００８６】
上記した実施形態では、第２層間絶縁膜１７をＴＥＯＳを使用して形成する場合に、第２層間絶縁膜１７のストレスを低い圧縮応力値に設定し、第２層間絶縁膜１７中の水分量を抑える条件で形成している。これにより、強誘電体キャパシタの端劣化を抑えつつメモリセル領域の全体の強誘電体キャパシタの性能を維持するようにしている。
【００８７】
次に、端劣化が生じるメカニズムについて説明する。
【００８８】
まず、従来技術の図１、図２に示したように、下部電極１００ａのコンタクト領域とキャパシタ１００には、全面に酸化アルミニウムよりなるキャパシタ保護絶縁層１１３が形成され、そのキャパシタ保護絶縁膜１１３の上にＴＥＯＳを用いてプラズマＣＶＤ法により第３絶縁層１１０を形成している。
【００８９】
その第３絶縁層１１０の強い圧縮応力により下部電極１１０ａのコンタクト領域（引出部分）に大きなストレスが生じる。
【００９０】
そのコンタクト部分にストレスが集中する原因は、下部電極１００ａを構成しているプラチナ自身の成膜条件にもよる。しかし、下部電極１００ａの応力は概して１０乗台(dyn/cm2) の引張応力であって引っ張り応力の強い膜である。
【００９１】
一方、下部電極１００ａのコンタクト領域の近くに形成される従来の層間絶縁層は、２．５×１０9 dyn/cm2 の圧縮応力である。
【００９２】
従って、下部電極１００ａのコンタクト領域近傍の強誘電体層１００ｂには下部電極１００ａを構成するプラチナが縮まろうとする力（tensile stress）と、絶縁層１１０自身の広がろうとする時の力（compressive stress) とが合成されて、キャパシタ１００の側壁に大きな応力がかかる。
【００９３】
そのような応力がキャパシタにかからないようにするために、いろいろな対処法が考えられているわけであるが、本発明では、強誘電体キャパシタを覆う絶縁膜自身の圧縮応力を低減して強誘電体キャパシタの側壁にかかる応力を小さくしてキャパシタ特性の劣化を防止しようとしている。しかし、前述したように、ＴＥＯＳを用いてプラズマＣＶＤ法により引張応力となる絶縁膜を成長すると端劣化はなくなるものの、層間絶縁膜中の水分が増加してメモリセル領域の中心寄りの多くの強誘電体キャパシタを劣化させてしまう。
【００９４】
そこで、本発明では、上記した実施形態に示したように、強誘電体キャパシタＱを覆う第２層間絶縁膜１７をＴＥＯＳを用いてプラズマＣＶＤ法により形成する際に、窒素及び酸素の化合物ガス、例えばN2O を添加することにより、局所劣化が改善される。言い換えれば、窒素及び酸素の化合物ガスをＴＥＯＳガスに添加することにより層間絶縁膜の圧縮応力の低減化が実現される。また、成長雰囲気中において、ＴＥＯＳガスに添加される酸素の流量を従来よりも多く流すことにより、絶縁膜中の水分量の低下が実現される。即ち、酸化シリコン（SiO2）を成長するためにＴＥＯＳを使用する場合に、ＴＥＯＳに添加される酸素の流量を従来よりも増加させると同時にＴＥＯＳにさらにN2O を添加することにより、酸化シリコン膜中の水分を低下し、且つ酸化シリコン膜のストレスの低減の両方が実現される。
【００９５】
その効果として、本願発明者は、ＴＥＯＳを使用してプラズマＣＶＤ法により膜を成長中にN2O を添加することにより、膜中に窒素化合物が取り込まれ、その窒素により膜中のSiO2のアモルファスネットワークに柔軟性を与えて、膜自身の圧縮応力が緩和されたと考えている。
【００９６】
ＴＥＯＳ、O2、He、N2O を反応ガスに用いてシリコン(Si)ウェハ上にSiO2膜を形成した後に、SiO2膜をＳＩＭＳ分析で調べたところ、図１２の「N2O 」で示したように、SiO2膜中に窒素が取り込まれていることがわかった。この場合、反応ガスのうちN2O を１０００sccm、O2を７００sccmの流量で成長雰囲気中に流した。
【００９７】
その成膜時に酸素を多く流すことによりプラズマ中の水素原子又は水素イオンが減少して水素の影響をキャパシタが受けにくくなることに加えて、成膜速度が遅くなることにより膜表面を酸素プラズマによりたたかれる頻度が増すために、いままで膜中に取り込まれていたSi-OH 結合やSi-H結合の水素化合物や、C2H4やOC2H4 などの炭素化合物が除去されて膜の密度が上昇し、結果として膜中の水分量及び水素量が低下し、脱ガス量も低下したものと考えられる。
【００９８】
これに対して、N2O を含まずにＴＥＯＳ、O2、Heの混合ガスを用いてSiO2膜をSiウェハ上に形成した後に、SiO2膜をＳＩＭＳ分析で調べたところ、図１２の「Ref 」で示したように、SiO2膜中に窒素が実質的に取り込まれないことがわかった。この場合、混合ガス中のO2については７００sccmの流量で成長雰囲気中に流した。
【００９９】
次に、ＴＥＯＳを用いてプラズマＣＶＤ法により成長した膜のストレスと膜からのH2O の脱ガス量の関係を調べたところ、図１３に示すような実験結果が得られた。
【０１００】
実験としては、複数のシリコン基板上にＴＥＯＳを用いてプラズマＣＶＤ法によりSiO2膜を形成した試料を用意した。それらの試料のSiO2膜は種々の条件で形成された。そして、各試料について、ＴＤＳによりSiO2膜中のH2O （分子量１８）の積算強度値と、シリコン基板上のSiO2のストレスをプロットし、脱ガス量が少なく且つストレスが圧縮応力の低い値となる成長条件を好適な目標とした。圧縮応力の低い値として、１．５×１０9dyne/cm2 〜５．０×１０8dyne/cm2 の範囲とした。積算強度値は、基板温度を１００〜６００℃の範囲内で積算し、その積算強度値を脱ガス量とした。
【０１０１】
図１３において、”／”の左右に示す数字のうち、左側は成長雰囲気に導入される反応ガスのうちのN2O のガス流量（sccm）であり、スラッシュの右側は成長雰囲気に導入される反応ガスのうちのO2のガス流量（sccm）を示している。
【０１０２】
図１３において、N2O ／O2＝０／７００という点が、従来において強誘電体キャパシタに端劣化が生じていた条件である。この条件によれば、膜中水分量が比較的少なく好ましいが、圧縮応力が高くなって端劣化の発生原因となる。
【０１０３】
そのような酸素ガス流量条件で、反応ガスにN2O を添加させると、N2O のガス流量が増加する毎に、矢印Ａに示す方向で脱ガス量と応力が変化し、圧縮応力値が下がり、且つＰ−ＴＥＯＳ膜中の水分量は増加する傾向にある。
【０１０４】
一方、N2O が導入されない反応ガス中の酸素流量を増加させていくと、矢印Ｂに示す方向で脱ガス量と応力が変化し、圧縮応力が高くなるが、Ｐ−ＴＥＯＳ膜中の水分は僅かであるが減少する傾向にある。
【０１０５】
これらから判るように、N2O ガスの添加とO2ガス流量の増加は、相反する動きを示す。
【０１０６】
しかし、本願発明者の実験結果によれば、図１３の破線で囲んだ領域の条件のように好適な条件の範囲でＰ−ＴＥＯＳ膜を形成できた。即ち、反応ガスにN2O ガスを添加し、さらに反応ガス中のO2ガス流量を従来条件よりも増加させることにより、矢印Ｃに示すように、膜中水分量が少なく且つ圧縮応力のストレス値も小さい条件が存在する方向に変化する。
【０１０７】
また、図１３において、N2O ガスを用いず且つO2流量を減少させてもそのまま図中右へ移動して目標の範囲に近づくことができそうに見える。しかし、この条件ではプラズマ中の酸素が少なくなり、酸素に結合する水素量が少なくなって、相対的にプラズマ中の水素濃度が増加する。この結果、図１４に示すように成膜時のダメージとして強誘電体キャパシタに悪影響を与えることがわかっている。なお、図１４において、左側縦軸のＱ3(88) は、２トランジスタ／２キャパシタ型のメモリセルにおいて対をなすキャパシタに逆信号を書き込み、それを１５０℃、８８時間ベークした後の分極電荷量の初期値との差を示す。また、右側の縦軸のＱ3 rateは、ｅ時間（ｅ：自然対数）後の強誘電体キャパシタの劣化率を示す。即ち、Ｑ3(88) の値が大きいほど、またＱ3 rateの絶対値が小さいほど、インプリント特性が優れている。
【０１０８】
図１３に示した脱ガス量とO2ガス流量とN2O ガス流量の関係を３次元でプロットすると、図１５に示すような関係になり、強誘電体キャパシタの強誘電体特性を劣化さないＰ−ＴＥＯＳ膜の最適範囲が確認できる。図１５によれば、図１３に示す破線の範囲内となる条件は、N2O ガスを総ガス流量に対して２０〜３５流量％とし、O2ガスをＴＥＯＳガスに対して２００〜５００流量％（２〜５倍）とすることにより、Ｐ−ＴＥＯＳ膜のストレスを減らしてＰ−ＴＥＯＳ膜からの脱ガス量を減らすことができる。
【０１０９】
ところで、N2O ガスの代わりにN2ガスを添加してみた。そして、N2ガスの流量を増やすと、図１３の矢印Ｄに示すように、Ｐ−ＴＥＯＳ膜からの脱ガス量が減る傾向になったが、Ｐ−ＴＥＯＳ膜のストレスには変化が見られなかった。従って、Ｐ−ＴＥＯＳ膜中に窒素を効果的に取り込ませてストレスを制御するためには、N2O のようなN とO が結合された化合物を採用することが好ましい。
【０１１０】
次に、N2O ガスに着目して、Ｐ−ＴＥＯＳ膜の成長雰囲気に導入されるガスの総流量に対するN2O ガスの流量比とＰ−ＴＥＯＳ膜のストレスの関係をプロットすると、図１６に示すようになり、N2O ガスの流量比がストレス変動のパラメータになることが判る。そのパラメータを用いてＰ−ＴＥＯＳ膜のストレス制御が可能になる。図１６によれば、図１３の破線で囲んだ領域内でのストレスと脱ガス量を得るためのN2O ガスの流量比は、２０〜３５流量％が最適であることが判る。
【０１１１】
以上のような実験結果をまとめると、図１７に示すような関係が示される。即ち、図１７の中心部が強誘電体キャパシタにとって好ましいＰ−ＴＥＯＳ膜（層間絶縁膜）の最適な範囲であり、Ｐ−ＴＥＯＳ膜からの脱ガス量の低減、Ｐ−ＴＥＯＳ膜のストレスの低減及び最適化、およびプラズマ中のH2のダメージを低減するためのO2流量の増加を同時に図る必要がある。
【０１１２】
次に、端劣化の改善について説明する。
【０１１３】
図３〜図７に示した工程に従って、第１層間絶縁膜１０、強誘電体キャパシタＱ、導電プラグ１８ａ〜１８ｃ、キャパシタ保護絶縁層１５ａ，１５ｂ、第２層間絶縁膜１７、配線２０ａ，２０ｃ，２０ｄ及び導電パッド２０ｂを形成した後に、キャパシタＱを構成する強誘電体層１３ａのスイッチングチャージＱswを測定した。
【０１１４】
この場合、第１層間絶縁膜１０の上に並列に複数形成されたストライプ状の下部電極１２ａのうち互いに隣り合う８つを選ぶ。それらの下部電極１２ａの上方にはそれぞれ１μｍ×１．５μｍの大きさの上部電極１４ａが間隔をおいて複数形成されている。そして、上部電極１４ａ、強誘電体層１３ａ及び下部電極１２ａから構成されるキャパシタＱのうち互いに隣接する３２個を選んで４行×８列のモニターとして評価した。
【０１１５】
この場合、キャパシタＱを覆う第２層間絶縁膜の形成条件を異ならせてキャパシタＱのスイッチングチャージＱswの違いを調べた。まず、第２層間絶縁膜の成長条件として、成長ガスとしてＴＥＯＳ、O2、Heをそれぞれ４６０sccm、７００sccm、４８０sccmの流量で成長雰囲気に導入し、プラズマ発生用高周波電力を４００Ｗ、成長雰囲気を９Torrに設定した。この条件は、従来条件である。
【０１１６】
また、第２層間絶縁膜の成長条件として、従来条件に加えて、N2O ガスを７５０sccmの流量で成長雰囲気に導入するとともに、O2ガスの流量を１４００sccmに増加させた本発明の条件を採用した。
【０１１７】
そして、第２層間絶縁膜の成長条件の違いによってモニターのスイッチングチャージＱswを調べた結果、図１８と図１９に示すような結果が得られた。
【０１１８】
図１８は、下部電極の中央寄りの領域に形成された４行×８行のモニターについて測定したスイッチングチャージＱswであり、端劣化が考慮されない。図１９は、下部電極のコンタクト領域（引出部）の近傍に形成された４行×８行のモニターについて測定したスイッチングチャージＱswであり、端劣化が考慮されている。
【０１１９】
図１８によれば、端劣化を考慮しない場合には、従来と本発明のいずれの条件についても強誘電体キャパシタの特性は良好であることがわかる。また、図１９によれば、本発明のようにＰ−ＴＥＯＳ膜の成長ガスにN2O を添加し、さらにO2ガスの流量を従来条件よりも増加させることにより、従来に比べて大幅に端劣化について改善していることがわかる。
【０１２０】
従って、N2O を添加し、さらにO2ガスの流量を従来よりも増加させることにより、メモリセル領域に複数形成された強誘電体キャパシタの全体の特性が良好に維持され、しかも端劣化が防止できた。
【０１２１】
ところで、本発明によれば、ＴＥＯＳ、N2O 、O2を含む反応ガスを用いて酸化シリコン膜を形成しているので、SiH4のようなシラン系ガスと窒素ガスを用いて成膜する場合と異なり、酸化シリコン膜中には炭素が入りこんでいる。そのため、本発明により形成された酸化シリコン膜をＴＤＳ測定すると、図２０に示すように、炭素がらみの脱ガス（４４）が検出されるので、シラン系ガスを用いて形成されるSiON膜とは膜質が異なる。
【０１２２】
なお、上記した実施形態ではＰ−ＴＥＯＳ膜を形成する際に混合ガス中に添加される酸素・窒素化合物ガスはN2O に限られるものではない。そのような酸素・窒素化合物ガスとしてN2O 、NO2 、NOの少なくとも１種のガスを用いてもよい。また、上記した実施形態では、Ｐ−ＴＥＯＳ膜を成長する際にＰ−ＣＶＤ法を用いたが、その他に高密度プラズマＣＶＤ法又は熱フィラメントＣＶＤ法を用いても良い。
（付記１）半導体基板の上方に第１絶縁膜を形成する工程と、
下部電極、強誘電体層及び上部電極を有するキャパシタを前記第１絶縁膜上方に形成する工程と、
酸素及び窒素の化合物ガスとＴＥＯＳと酸素を含んだ混合ガスを使用して第２絶縁膜を前記第１絶縁膜及び前記キャパシタの上方に成長する工程と
を有することを特徴とする半導体装置の製造方法。
（付記２）前記酸素及び窒素の化合物ガスは、N2O 、NO2 、NOの少なくとも１つを含むガスであることを特徴とする付記１に記載の半導体装置の製造方法。
（付記３）前記混合ガスの総流量に対する前記化合物ガスの流量の割合は２０〜３５％の範囲内に設定されることを特徴とする付記１又は付記２に記載の半導体装置の製造方法。
（付記４）前記酸素のガス流量は、前記ＴＥＯＳのガス流量の２倍以上であることを特徴とする付記１乃至付記３のいずれかに記載の半導体装置の製造方法。
（付記５）前記第２絶縁膜は酸化シリコン膜であることを特徴とする付記１乃至付記４のいずれかに記載の半導体装置の製造方法。
（付記６）前記第２絶縁膜には窒素が含まれていることを特徴とする付記１乃至付記５のいずれかに記載の半導体装置の製造方法。
（付記７）前記混合ガスには不活性ガスが含まれていることを特徴とする付記１乃至付記６のいずれかに記載の半導体装置の製造方法。
（付記８）前記不活性ガスは、前記ＴＥＯＳのキャリアガスであることを特徴とする付記７に記載の半導体装置の製造方法。
（付記９）前記第２絶縁膜は、プラズマＣＶＤ法、高密度プラズマＣＶＤ法、又は熱フィラメントＣＶＤ法のいずれかより形成されることを特徴とする付記１乃至付記８のいずれかに記載の半導体装置の製造方法。
（付記１０）前記第２絶縁膜は、１．５×１０9dyne/cm2 〜５．０×１０8dyne/cm2 の圧縮応力を有することを特徴とする付記１乃至付記９のいずれかに記載の半導体装置の製造方法。
（付記１１）前記第２絶縁膜を形成した後の各種処理は、基板温度６００℃以下に設定して行われることを特徴とする付記１乃至付記１０のいずれかに記載の半導体装置の製造方法。
（付記１２）前記キャパシタの前記下部電極は貴金属層から形成されることを特徴とする付記１乃至付記１１のいずれかに記載の半導体装置の製造方法。
（付記１３）前記キャパシタは前記第１絶縁膜上に互いに間隔をおいて複数形成され、複数の前記キャパシタを構成するそれぞれの下部電極は互いに繋がっていることを特徴とする付記１乃至付記１２のいずれかに記載の半導体装置の製造方法。
（付記１４）前記下部電極の端には、前記強誘電体層に覆われていない引出部が形成されていることを特徴とする付記１乃至付記１３のいずれかに記載の半導体装置の製造方法。
（付記１５）前記キャパシタと前記第２絶縁膜の間にキャパシタ保護絶縁層を形成する工程をさらに有することを特徴とする付記１乃至付記１４のいずれかに記載の半導体装置の製造方法。
（付記１６）前記キャパシタ保護絶縁膜を、前記キャパシタの上に複数回重ねて形成することを特徴とする付記１５に記載の半導体装置の製造方法。
（付記１７）前記キャパシタ保護絶縁層は、酸化アルミニウム、ＰＺＴ系材料、酸化チタンのいずれかから構成されていることを特徴とする付記１５又は付記１６に記載の半導体装置の製造方法。
（付記１８）前記第２絶縁膜をパターニングすることにより、前記下部電極のうち前記上部電極及び前記強誘電体層に重なってないコンタクト領域の上に第１のホールを形成する工程と、
前記第２絶縁膜をパターニングすることにより、前記上部電極の上に第２のホールを形成する工程と、
前記第１のホールを通して前記下部電極に電気的に接続される第１の配線と、前記第２のホールを通して前記上部電極に電気的に接続される第２の配線とをそれぞれ前記第２絶縁層上に形成する工程と
をさらに有することを特徴とする付記１乃至付記１７のいずれかに記載の半導体装置の製造方法。
【０１２３】
【発明の効果】
以上述べたように本発明によれば、強誘電体キャパシタ上にＴＥＯＳガスを用いて絶縁膜を形成する際に、成長ガスにN2O ガスを添加するとともにO2ガスを従来より増加するようにしたので、複数のキャパシタの局所劣化を抑制することができ、強誘電体特性の良好なＦｅＲＡＭを形成することができる。その結果、キャパシタ形成領域の周囲に配置されるダミーキャパシタを減らしてセルを広範囲で使用できるため、高集積化、大容量化への対応も可能となり、次世代ＦｅＲＡＭを実現することができる。
【図面の簡単な説明】
【図１】図１は、従来装置を示す平面図である。
【図２】図２は、従来装置を示す断面図である。
【図３】図３(a),(b) は、本発明の実施形態に係る半導体装置の製造工程を示す断面図（その１）である。
【図４】図４(a),(b) は、本発明の実施形態に係る半導体装置の製造工程を示す断面図（その２）である。
【図５】図５(a),(b) は、本発明の実施形態に係る半導体装置の製造工程を示す断面図（その３）である。
【図６】図６(a),(b) は、本発明の実施形態に係る半導体装置の製造工程を示す断面図（その４）である。
【図７】図７(a),(b) は、本発明の実施形態に係る半導体装置の製造工程を示す断面図（その４）である。
【図８】図８は、本発明の実施形態により形成されるキャパシタとトランジスタを示す平面図である。
【図９】図９は、キャパシタを覆うＰ−ＴＥＯＳ膜の応力とキャパシタのスイッチングチャージＱswの関係を示す図である。
【図１０】図１０は、キャパシタを覆うＰ−ＴＥＯＳ膜の応力とＰ−ＴＥＯＳ膜中の水分量の関係を示す図である。
【図１１】図１１は、キャパシタを覆うＰ−ＴＥＯＳ膜中の水分量とキャパシタのスイッチングチャージＱswの関係を示す図である。
【図１２】図１２は、反応ガスにN2O を含ませて形成されたＰ−ＴＥＯＳ膜と反応ガスにN2O を含ませないで形成されたＰ−ＴＥＯＳ膜のＳＩＭＳ分析結果を示す図である。
【図１３】図１３は、N2O のガス流量とO2のガス流量の違いによるＰ−ＴＥＯＳ膜のストレスと脱ガス量の関係と、N2O の代わりにN2を用いた場合のＰ−ＴＥＯＳ膜のストレスと脱ガス量の関係を示す図である。
【図１４】図１４は、従来のＰ−ＴＥＯＳ膜の形成工程において、端劣化考慮無しの酸素流量に対するセルキャパシタ特性の関係を示す図である。
【図１５】図１５は、Ｐ−ＴＥＯＳ膜の脱ガス量とO2／ＴＥＯＳとN2O/総ガス流量との関係を示す図である。
【図１６】図１６は、Ｐ−ＴＥＯＳ膜のN2O 流量比と膜ストレスの関係を示す図である。
【図１７】図１７は、キャパシタを覆うＰ−ＴＥＯＳ膜の最適化を示す図である。
【図１８】図１８は、端劣化が考慮されないモニター上の層間絶縁膜の形成条件の相違によるキャパシタスイッチングチャージを示す図である。
【図１９】図１９は、端劣化が考慮されるモニター上の層間絶縁膜の形成条件の相違によるキャパシタスイッチングチャージを示す図である。
【図２０】図２０は、Ｐ−ＴＥＯＳ膜中のOC2H4 の脱ガス量とO2流量比との関係を示す図である。
【符号の説明】
１…シリコン基板、２…素子分離絶縁層、３…ｐウェル、４…ゲート絶縁膜、５ａ，５ｂ…ゲート電極、６ａ，６ｂ，６ｃ…ｎ型不純物拡散領域、７…側壁絶縁層、９…、酸化防止絶縁層、１０，１７…層間絶縁膜、１１…酸化チタン層、１２，１４…導電層、１３…強誘電体層、１２ａ…下部電極、１３ａ…誘電体層、１４ａ…上部電極、１５ａ，１５ｂ…キャパシタ保護絶縁層、１６…レジストパターン、１８ａ，１８ｂ，１８ｃ…導電プラグ、１９…酸化防止絶縁層、２０ａ，２０ｃ，２０ｄ…配線、２０ｂ…導電パッド、Ｑ…キャパシタ。

Claims (14)

  1. 半導体基板の上方に第１絶縁膜を形成する工程と、
    下部電極、強誘電体層及び上部電極を有するキャパシタを前記第１絶縁膜上方に形成する工程と、
    Ｎ 2 Ｏ、ＮＯ 2 、ＮＯの少なくとも１つを含む化合物ガスとＴＥＯＳと酸素を含んだ混合ガスを使用して第２絶縁膜を前記第１絶縁膜及び前記キャパシタの上方に成長する工程と
    を有することを特徴とする半導体装置の製造方法。
  2. 前記混合ガスの総流量に対する前記化合物ガスの流量の割合は２０〜３５％の範囲内に設定されることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記酸素のガス流量は、前記ＴＥＯＳのガス流量の２倍以上であることを特徴とする請求項１又は請求項２のいずれかに記載の半導体装置の製造方法。
  4. 前記第２絶縁膜には窒素が含まれていることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置の製造方法。
  5. 前記第２絶縁膜は、プラズマＣＶＤ法、高密度プラズマＣＶＤ法、又は熱フィラメントＣＶＤ法のいずれかより形成されることを特徴とする請求項１乃至請求項４のいずれかに記載の半導体装置の製造方法。
  6. 前記第２絶縁膜は、１．５×１０9ｄｙｎｅ／ｃｍ2 〜５．０×１０8ｄｙｎｅ／ｃｍ2 の圧縮応力を有することを特徴とする請求項１乃至請求項５のいずれかに記載の半導体装置の製造方法。
  7. 前記第２絶縁膜を形成した後の各種処理は、基板温度６００℃以下に設定して行われることを特徴とする請求項１乃至請求項６のいずれかに記載の半導体装置の製造方法。
  8. 前記キャパシタの前記下部電極は貴金属層から形成されることを特徴とする請求項１乃至請求項７のいずれかに記載の半導体装置の製造方法。
  9. 前記キャパシタは前記第１絶縁膜上に互いに間隔をおいて複数形成され、複数の前記キャパシタを構成するそれぞれの下部電極は互いに繋がっていることを特徴とする請求項１乃至請求項８のいずれかに記載の半導体装置の製造方法。
  10. 前記下部電極の端には、前記強誘電体層に覆われていない引出部が形成されていることを特徴とする請求項１乃至請求項９のいずれかに記載の半導体装置の製造方法。
  11. 前記キャパシタと前記第２絶縁膜の間にキャパシタ保護絶縁層を形成する工程をさらに有することを特徴とする請求項１乃至請求項１０のいずれかに記載の半導体装置の製造方法。
  12. 前記キャパシタ保護絶縁膜を、前記キャパシタの上に複数回重ねて形成することを特徴とする請求項１１に記載の半導体装置の製造方法。
  13. 前記キャパシタ保護絶縁層は、酸化アルミニウム、ＰＺＴ系材料、酸化チタンのいずれかから構成されていることを特徴とする請求項１１又は請求項１２に記載の半導体装置の製造方法。
  14. 前記第２絶縁膜をパターニングすることにより、前記下部電極のうち前記上部電極及び前記強誘電体層に重なってないコンタクト領域の上に第１のホールを形成する工程と、
    前記第２絶縁膜をパターニングすることにより、前記上部電極の上に第２のホールを形成する工程と、
    前記第１のホールを通して前記下部電極に電気的に接続される第１の配線と、前記第２のホールを通して前記上部電極に電気的に接続される第２の配線とをそれぞれ前記第２絶縁層上に形成する工程と
    をさらに有することを特徴とする請求項１乃至請求項１３のいずれかに記載の半導体装置の製造方法。
JP2002249628A 2002-08-28 2002-08-28 半導体装置の製造方法 Expired - Fee Related JP3847683B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002249628A JP3847683B2 (ja) 2002-08-28 2002-08-28 半導体装置の製造方法
US10/388,455 US6872617B2 (en) 2002-08-28 2003-03-17 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002249628A JP3847683B2 (ja) 2002-08-28 2002-08-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004087978A JP2004087978A (ja) 2004-03-18
JP3847683B2 true JP3847683B2 (ja) 2006-11-22

Family

ID=31972591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002249628A Expired - Fee Related JP3847683B2 (ja) 2002-08-28 2002-08-28 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6872617B2 (ja)
JP (1) JP3847683B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4522088B2 (ja) * 2003-12-22 2010-08-11 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2005183841A (ja) * 2003-12-22 2005-07-07 Fujitsu Ltd 半導体装置の製造方法
JP4610486B2 (ja) * 2003-12-26 2011-01-12 富士通セミコンダクター株式会社 半導体装置、半導体装置の製造方法
WO2005109508A1 (ja) * 2004-04-28 2005-11-17 Fujitsu Limited 半導体装置及びその製造方法
JP4497312B2 (ja) * 2004-10-19 2010-07-07 セイコーエプソン株式会社 強誘電体メモリの製造方法
JP2006344783A (ja) * 2005-06-09 2006-12-21 Fujitsu Ltd 半導体装置及びその製造方法
CN101203957B (zh) 2005-06-17 2011-03-30 富士通半导体股份有限公司 半导体装置的制造方法
JP4800711B2 (ja) * 2005-08-31 2011-10-26 富士通セミコンダクター株式会社 半導体装置の製造方法
US7420202B2 (en) 2005-11-08 2008-09-02 Freescale Semiconductor, Inc. Electronic device including a transistor structure having an active region adjacent to a stressor layer and a process for forming the electronic device
JP5028829B2 (ja) * 2006-03-09 2012-09-19 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
US7470615B2 (en) * 2006-07-26 2008-12-30 International Business Machines Corporation Semiconductor structure with self-aligned device contacts
US8569858B2 (en) * 2006-12-20 2013-10-29 Freescale Semiconductor, Inc. Semiconductor device including an active region and two layers having different stress characteristics
US7843011B2 (en) * 2007-01-31 2010-11-30 Freescale Semiconductor, Inc. Electronic device including insulating layers having different strains
JP2008282903A (ja) * 2007-05-09 2008-11-20 Nec Electronics Corp 半導体装置およびその製造方法
US9564332B2 (en) * 2013-09-26 2017-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanism for forming metal gate structure
US9773588B2 (en) 2014-05-16 2017-09-26 Rohm Co., Ltd. Chip parts

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0627763B1 (en) * 1993-05-31 2004-12-15 STMicroelectronics S.r.l. Process for improving the adhesion between dielectric layers at their interface in semiconductor devices manufacture
EP0736905B1 (en) * 1993-08-05 2006-01-04 Matsushita Electric Industrial Co., Ltd. Semiconductor device having capacitor and manufacturing method thereof
JP3110605B2 (ja) 1994-03-25 2000-11-20 松下電子工業株式会社 半導体装置およびその製造方法
JP2853661B2 (ja) * 1996-06-27 1999-02-03 日本電気株式会社 半導体集積回路装置の製造方法
KR100268453B1 (ko) * 1998-03-30 2000-11-01 윤종용 반도체 장치 및 그것의 제조 방법
JP2000164716A (ja) * 1998-11-26 2000-06-16 Seiko Epson Corp 半導体装置及びその製造方法
TW472384B (en) 1999-06-17 2002-01-11 Fujitsu Ltd Semiconductor device and method of manufacturing the same
JP3260737B2 (ja) 1999-06-17 2002-02-25 富士通株式会社 半導体装置の製造方法
JP4025829B2 (ja) * 2000-09-18 2007-12-26 富士通株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US6872617B2 (en) 2005-03-29
US20040043517A1 (en) 2004-03-04
JP2004087978A (ja) 2004-03-18

Similar Documents

Publication Publication Date Title
KR100775721B1 (ko) 용량 소자 및 그 제조 방법
JP4090766B2 (ja) 半導体装置の製造方法
US7884406B2 (en) Semiconductor device including ferroelectric capacitor
JP3847683B2 (ja) 半導体装置の製造方法
KR100774898B1 (ko) 반도체 장치의 제조 방법
US8778756B2 (en) Semiconductor device and method of manufacturing the same
JP2001111007A (ja) キャパシタ保護膜を含む半導体メモリ素子及びその製造方法
US8349679B2 (en) Semiconductor device and method of manufacturing the same
JP2006270095A (ja) 強誘電体構造物、これの製造方法、これを含む半導体装置及びそれの製造方法
US8183109B2 (en) Semiconductor device and method of manufacturing the same
US7459361B2 (en) Semiconductor device with ferroelectric capacitor and fabrication method thereof
JP4252537B2 (ja) 半導体装置の製造方法
JP4845624B2 (ja) 半導体装置とその製造方法
JP5832715B2 (ja) 半導体装置の製造方法
JP3833580B2 (ja) 半導体装置の製造方法
JP4946145B2 (ja) 強誘電体メモリの製造方法
JP2004039699A (ja) 半導体装置及びその製造方法
JP2004281956A (ja) 半導体装置及びその製造方法
KR100960284B1 (ko) 반도체 장치와 그 제조 방법
WO2007063602A1 (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060823

R150 Certificate of patent or registration of utility model

Ref document number: 3847683

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090901

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090901

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100901

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100901

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110901

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110901

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110901

Year of fee payment: 5

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110901

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120901

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120901

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130901

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees