JP3456392B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3456392B2
JP3456392B2 JP33930497A JP33930497A JP3456392B2 JP 3456392 B2 JP3456392 B2 JP 3456392B2 JP 33930497 A JP33930497 A JP 33930497A JP 33930497 A JP33930497 A JP 33930497A JP 3456392 B2 JP3456392 B2 JP 3456392B2
Authority
JP
Japan
Prior art keywords
film
silicon oxide
temperature
aluminum
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33930497A
Other languages
English (en)
Other versions
JPH1174353A (ja
Inventor
幸男 両角
通雄 朝比奈
英司 鈴木
和己 松本
直弘 守屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP33930497A priority Critical patent/JP3456392B2/ja
Publication of JPH1174353A publication Critical patent/JPH1174353A/ja
Application granted granted Critical
Publication of JP3456392B2 publication Critical patent/JP3456392B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特にハーフミクロン以下の微細化
が可能であって、層間絶縁膜を有する半導体装置および
その製造方法に関する。
【0002】
【背景技術】LSIなどの半導体装置においては、素子
の微細化,高密度化および多層化に伴い、層間絶縁膜の
成膜温度の低温下並びに平坦化と、金属配線の形成技術
とが重要な課題となっている。
【0003】層間絶縁膜は、例えば、素子が形成された
基板上に、まず低温で化学気相成長法によってシリコン
酸化膜を成長させ、その後、シラン化合物、酸素あるい
はオゾンと、リンあるいはホウ素などの不純物を含むガ
スを気相反応させてBPSG膜を数百nm〜1μm程度
の厚みで成膜する。その後、窒素雰囲気中で高温でアニ
ールする、いわゆる高温フローにより、BPSG膜を流
動化させてその平坦化を行う。このようにして形成され
た層間絶縁膜にスルーホール(コンタクトホール)を形
成し、チタンやチタンナイトライドからなるバリア層を
形成した後、金属配線層を形成する。
【0004】このようなBPSG膜を用いた層間絶縁膜
の平坦化は、BPSG膜の高温フロー特性を利用して行
われ、BPSG膜中の不純物濃度とアニール温度が高い
ほど、平坦化は進む。そして、BPSG膜が十分な平坦
性と緻密性を得るためには、アニール温度は850℃以
上であることが要求される。
【0005】しかし、微細化されたMOSトランジスタ
のパンチスルーの発生を防止するためには、アニールよ
る過剰なソース,ドレイン不純物層の広がりを抑制する
ことが重要であり、例えばそのためには850℃以下で
処理することが望まれる。また、MOSトランジスタを
構成するソース,ドレイン不純物層の表面にチタンなど
のシリサイド層を形成する場合には、高温アニールで
は、シリサイド層の領域が必要以上に拡大し、接合特性
を劣化させる要因になっている。このような理由から、
層間絶縁膜を低温で形成する技術の開発が要求されてい
る。
【0006】
【発明が解決しようとする課題】本発明の目的は、従来
のBPSG膜を用いた層間絶縁膜に比べて低温での成膜
が可能であり、平坦性に優れ、かつ信頼性の高いコンタ
クト構造の形成が可能な、半導体基板上の層間絶縁膜を
含む半導体装置およびその製造方法を提供することにあ
る。
【0007】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、素子を含む半導体基板の上に層間絶縁膜を形
成する工程、前記層間絶縁膜にスルーホールを形成する
工程、前記層間絶縁膜および前記スルーホールの表面に
バリア層を形成する工程、および前記バリア層の表面に
導電膜を形成する工程を含み、前記層間絶縁膜を形成す
る工程は、少なくとも以下の工程(a)〜(c)を含む
ことを特徴とする。
【0008】(a)シリコン化合物、および酸素および
酸素を含む化合物の少なくとも1種を化学気相成長法に
よって反応させてベース層となる第1のシリコン酸化膜
を形成する工程、(b)シリコン化合物と過酸化水素と
を化学気相成長法によって反応させて第2のシリコン酸
化膜を形成する工程、(c)600〜850℃の温度で
アニール処理を行う工程。
【0009】この半導体装置の製造方法によれば、前記
工程(a)において、シリコン化合物、および酸素およ
び酸素を含む化合物の少なくとも1種を化学気相成長法
によって反応させて、ベース層となる第1のシリコン酸
化膜を形成する。このベース層は、その下層であるシリ
コン基板に第2のシリコン酸化膜から水分や余分な不純
物が移動しないパッシベーション機能、およびシリコン
基板と第2のシリコン酸化膜との密着性を高める機能を
有する。
【0010】前記工程(b)において、シリコン化合物
と過酸化水素とを化学気相成長法によって反応させて第
2のシリコン酸化膜を形成することにより、平坦性の優
れた層を形成することができる。すなわち、この工程
(b)で形成される第2のシリコン酸化膜は、それ自体
で高い流動性を有し、優れた自己平坦化特性を有する。
そのメカニズムは、シリコン化合物と過酸化水素とを化
学気相成長法によって反応させると、気相中においてシ
ラノールが形成され、このシラノールがウエハ表面に堆
積することにより流動性のよい膜が形成されることによ
ると考えられる。
【0011】例えば、シリコン化合物としてモノシラン
を用いた場合には、下記式(1),(1)’などで示さ
れる反応でシラノールが形成される。
【0012】式(1) SiH4+2H22 → Si(OH)4+2H2 式(1)’ SiH4+3H22 → Si(OH)4+2H2O+H2 そして、式(1),(1)’で形成されたシラノール
は、下記式(2)で示される重縮合反応で水が脱離する
ことにより、シリコン酸化物となる。
【0013】式(2) Si(OH)4 → SiO2+2H2O 前記シリコン化合物としては、例えばモノシラン、ジシ
ラン、SiH2Cl2、SiF4などの無機シラン化合
物、およびCH3SiH3、トリプロピルシラン、テトラ
エトキシシランなどの有機シラン化合物などを例示する
ことができる。
【0014】また、前記工程(b)の成膜工程は、前記
シリコン化合物が無機シリコン化合物の場合には、0〜
20℃の温度条件下で、前記シリコン化合物が有機シリ
コン化合物の場合には、100〜150℃の温度条件下
で、減圧化学気相成長法によって行われることが望まし
い。この成膜工程で、温度が前記上限値より高いと、前
記式(2)の重縮合反応が進みすぎることにより、第2
のシリコン酸化膜の流動性が低くなり、良好な平坦性が
得られにくい。また、温度が前記下限値より低いと、チ
ャンバー内での分解水分の吸着およびチャンバー外での
結露が発生し、成膜装置のコントロールが困難となる不
都合がある。
【0015】前記工程(b)で形成される第2のシリコ
ン酸化膜は、シリコン基板表面の段差を十分にカバーで
きる程度の膜厚で形成されることが望ましい。第2のシ
リコン酸化膜の膜厚は、その下限値は素子を含むシリコ
ン基板表面の凹凸の高さに依存するが、好ましくは30
0〜1000nmである。第2のシリコン酸化膜の膜厚
が前記上限値を超えると、膜自体のストレスでクラック
を生ずることがある。
【0016】前記工程(c)で、600〜850℃の温
度でアニール処理を行うことにより、前記工程(b)で
形成された第2のシリコン酸化膜は緻密化され、絶縁性
ならびに耐湿性が向上する。
【0017】つまり、第2のシリコン酸化膜についてみ
ると、このアニール処理の初期において、前述した式
(2)による重縮合反応が完了し、この反応に伴って生
じる水や水素は外部に放出され、第2のシリコン酸化膜
は、十分にガス化成分が除去された状態で緻密に形成さ
れる。
【0018】このアニール処理において、温度を600
℃以上とすることにより、第2のシリコン酸化膜を十分
に緻密にすることができるとともに、例えばMOS素子
を構成するソース,ドレイン拡散層の不純物の活性化を
十分に行うことができる。また、アニール温度を850
℃以下とすることにより、従来のBPSG膜で必要とさ
れている温度よりも低い温度で層間絶縁膜の平坦化が可
能であるとともに、第2のシリコン酸化膜を十分に緻密
化できる。また、アニール温度を850℃を越える温度
で行うと、ソース,ドレイン拡散層が必要以上に拡大し
てパンチスルー等の問題を起こし、素子の微細化が困難
となる。
【0019】前記工程(c)におけるアニール処理は、
第2のシリコン酸化膜にクラックが生ずることをより確
実に防止するために、窒素雰囲気中で連続的もしくは断
続的に温度を上昇させるランピングアニールによって行
われることが望ましい。ランピングアニールでは、少な
くとも、常温から400℃付近までは5℃/分より小さ
い昇温速度で処理することが望ましい。
【0020】また、本発明に係る製造方法においては、
上述した製造方法で得られた層間絶縁膜において、上端
部から底部に向かって徐々に口径が小さくなるテーパ状
のスルーホールが得られる。つまり、前記第2のシリコ
ン酸化膜は、第1のシリコン酸化膜より多少エッチング
速度が大きいので、適度な直線状テーパを有するスルー
ホールが形成される。このようなテーパ状のスルーホー
ルでは、例えばスパッタによってアルミニウム膜あるい
はアルミニウム合金膜を埋め込むことができ、導電性が
優れたコンタクト構造を形成することができる。
【0021】前記スルーホールは、異方性のドライエッ
チングによって形成されたものの他に、等方性のウエッ
トエッチングと異方性のドライエッチングとを組み合わ
せてスルーホールの上端部をさらに湾曲したテーパ状に
形成させたものであってもよい。
【0022】また、前記スルーホール内には、まず、2
00℃以下の温度で、アルミニウムあるいはアルミニウ
ムを主成分とする合金からなる第1のアルミニウム膜を
形成し、その後、300℃以上の温度で、アルミニウム
あるいはアルミニウムを主成分とする合金からなる第2
のアルミニウム膜を形成することが望ましい。
【0023】前記アルミニウムを主成分とする合金とし
ては、銅、シリコン、ゲルマニウム、マグネシウム、コ
バルト、ベリリウムなどから選択される少なくとも1種
との、2元あるいは3元以上の合金を例示することがで
きる。
【0024】以上の製造方法によって形成された半導体
装置は、素子を含む半導体基板、前記半導体基板の上に
形成された層間絶縁膜、前記層間絶縁膜に形成されたス
ルーホール、前記層間絶縁膜および前記スルーホールの
表面に形成されたバリア層、および前記バリア層の上に
形成された導電膜を含み、前記層間絶縁膜は、ベース層
を構成する第1のシリコン酸化膜、およびシリコン化合
物と過酸化水素との重縮合反応によって形成された第2
のシリコン酸化膜、を含む。
【0025】また、アルカリイオンに対するゲッタリン
グ効果が必要な場合には、第1のシリコン酸化膜中にリ
ンなどの不純物を1〜6重量%添加する手段、あるいは
第1のシリコン酸化膜と第2のシリコン酸化膜との間
に、例えばリンを1〜6重量%含むPSG膜を形成する
手段を採用することができる。
【0026】
【発明の実施の形態】図1〜図4は、本発明に係る半導
体装置の製造方法および半導体装置の一実施の形態を説
明するための概略断面図である。図1(A)〜(C)お
よび図2(A),(B)は第1層の配線領域L1を、図
3(A),(B)および図4(A),(B)は第2層の
配線領域L2を製造するための工程を示す。
【0027】以下に、半導体装置の製造方法の一例を示
す。
【0028】(A)図1(A)に示す工程について説明
する。
【0029】(素子の形成)まず、一般的に用いられる
方法によって、シリコン基板11にMOS素子が形成さ
れる。具体的には、例えば、シリコン基板11上に選択
酸化によってフィールド絶縁膜12が形成され、アクテ
ィブ領域にゲート酸化膜13が形成される。チャネル注
入により、しきい値電圧を調整した後、SiH4を熱分
解して成長させたポリシリコン膜の上にタングステンシ
リサイドをスパッタし、さらにシリコン酸化膜18を積
層し、さらに所定パターンにエッチングすることによ
り、ゲート電極14が形成される。このとき、必要に応
じて、フィールド絶縁膜12上にポリシリコン膜および
タングステンシリサイド膜からなる配線層37が形成さ
れる。
【0030】次いで、リンをイオン注入することにより
ソース領域あるいはドレイン領域の低濃度不純物層15
が形成される。次いで、ゲート電極14のサイドにシリ
コン酸化膜からなる側壁スペーサ17が形成された後、
ヒ素をイオン注入し、ハロゲンランプを用いたアニール
処理によって不純物の活性化を行うことにより、ソース
領域あるいはドレイン領域の高濃度不純物層16が形成
される。
【0031】次に、100nm以下の気相成長シリコン
酸化膜を形成し、該膜をHFとNH4Fの混合水溶液で
選択的にエッチングすることにより、所定のシリコン基
板領域を露出させる。続いて、例えばチタンを30〜1
00nm程度の膜厚でスパッタし、酸素を50ppm以
下に制御した窒素雰囲気中において650〜750℃の
温度で数秒〜60秒程度の瞬間アニールを行うことによ
り、開口したシリコン基板表面にチタンのモノシリサイ
ド層が、シリコン酸化膜18上にはチタンリッチのチタ
ンナイトライド(TiN)層が形成される。次いで、N
4OHとH22の混合水溶液中に浸漬すると、前記チ
タンナイトライド層はエッチング除去されてシリコン基
板表面のみにチタンのモノシリサイド層が残る。さら
に、750〜850℃のランプアニールを行って、前記
モノシリサイド層をダイシリサイド化させて、高濃度不
純物層16の表面に自己整合的にチタンシリサイド層1
9が形成される。
【0032】なお、ゲート電極14をポリシリコンのみ
で形成して選択エッチングで露出させた場合には、ゲー
ト電極とソース,ドレイン領域の両者が側壁スペーサで
分離されたチタンサリサイド構造になる。
【0033】なお、サリサイド構造は、チタンシリサイ
ドの代わりに、タングステンシリサイド、モリブデンシ
リサイドから構成されていてもよい。
【0034】(B)次に、図1(B)に示す工程につい
て説明する。
【0035】(第1の層間絶縁膜I1の形成)第1の層
間絶縁膜I1は、3層のシリコン酸化膜、つまり、下か
ら順に、第1のシリコン酸化膜20、第2のシリコン酸
化膜22および第3のシリコン酸化膜26から構成され
ている。
【0036】a.第1のシリコン酸化膜20の形成 まず、テトラエトキシラン(TEOS)と酸素とを30
0〜500℃でプラズマ化学気相成長(CVD)法で反
応させることにより、膜厚100〜200nmの第1の
シリコン酸化膜20が形成される。このシリコン酸化膜
20は、シリサイド層19の酸化やカスピングもなく、
SiH4から成長させた膜より絶縁性も高くフッ化水素
の水溶液に対するエッチング速度も遅く、緻密な膜とな
る。
【0037】ここでは、チタンシリサイド層19上に直
接シリコン酸化膜20を形成させるが、このときの成膜
温度が高いと成膜初期に酸化性ガスとチタンシリサイド
とが反応してクラックや剥離を生じ易いため、処理温度
は好ましくは600℃以下、より好ましくは250〜4
00℃で行うことが望ましい。そして、シリコン酸化膜
がチタンシリサイド層19上に100nm程度の膜厚で
前述した比較的低温で形成された後は、水蒸気以外の酸
化雰囲気にさらされるアニールや気相酸化処理であれ
ば、温度を900℃位まで上げても問題とならない。
【0038】b.第2のシリコン酸化膜22の形成 次に、好ましくは2.5×102Pa以下、より好まし
くは0.3×102〜2.0×102Paの減圧下におい
て、窒素ガスをキャリアとして、SiH4およびH22
をCVD法により反応させることにより、第2のシリコ
ン酸化膜22を形成する。第2のシリコン酸化膜22
は、少なくとも、下層の第1のシリコン酸化膜20の段
差より大きい膜厚を有し、つまり該段差を十分にカバー
する膜厚で成膜される。また、第2のシリコン酸化膜2
2の膜厚の上限は、該膜中にクラックが生じない程度に
設定される。具体的には、第2のシリコン酸化膜22の
膜厚は、より良好な平坦性を得るために、下層の段差よ
り厚いことが望ましく、好ましくは300〜1000n
mに設定される。
【0039】第2のシリコン酸化膜22の成膜温度は、
該膜の成膜時の流動性に関与し、成膜温度が高いと膜の
流動性が低下して平坦性を損なうので、成膜時の温度は
好ましくは0〜20℃、より好ましくは0〜10℃に設
定される。
【0040】また、H22の流量は特に制限されない
が、H22の濃度は55〜65体積%で、SiH4の2
倍以上の流量であることが好ましく、膜の均一性並びに
スループットの点から、例えばガス換算で100〜10
00SCCMの流量範囲に設定されることが望ましい。
【0041】この工程で形成される第2のシリコン酸化
膜22は、シラノールポリマーの状態にあり、流動性が
よく、高い自己平坦化特性を有する。また、第2のシリ
コン酸化膜22は、多くの水酸基(−OH)を含むため
に吸湿性も高い状態にある。
【0042】c.アニール処理 次に、窒素雰囲気中で、温度600〜850℃でアニー
ル処理を行う。このアニール処理によって、前記第2の
シリコン酸化膜22は緻密化され、良好な絶縁性並びに
耐水性を有する。すなわち、アニール温度を600℃以
上に設定することにより、第2のシリコン酸化膜22で
のシラノールの縮重合反応がほぼ完全に行われ、該膜中
に含まれる水および水素が十分に放出されて緻密な膜を
形成することができる。また、アニール温度を850℃
以下に設定することにより、MOSトランジスタを構成
するソース領域あるいはドレイン領域の拡散層にパンチ
スルーや接合リークなどの悪影響を与えることがなく、
素子の微細化を達成することができる。
【0043】アニール処理においては、第2のシリコン
酸化膜22に対する熱ひずみの影響を小さくするため
に、段階的にもしくは連続的にウエハの温度を上げる、
ランピングアニールを行うことが望ましい。ランピング
アニールでは、少なくとも、常温から400℃付近まで
は5℃/分より小さい昇温速度で処理することが望まし
い。
【0044】さらに、前記第2のシリコン酸化膜22
は、アニール処理による重縮合反応が十分に進行するま
では膜自体が吸湿性を有するので、水分の存在しない状
態、例えば水分が200ppm以下の雰囲気中で保存さ
れることが望ましい。あるいは、前記工程bでの第2の
シリコン酸化膜22の成膜工程に引き続いてアニール処
理を連続的に行うことが望ましい。
【0045】例えば、水分が200ppm以下で、常温
の雰囲気中でウエハを保温した後、アニール温度(60
0〜850℃)に連続的あるいは断続的に昇温すると、
第2のシリコン酸化膜22にクラックが生じないことを
確認している。また、ウエハを連続的に昇温する場合に
は、昇温速度を3〜5℃/分程度とすることが望まし
い。
【0046】また、アニール処理前で、かつ第2のシリ
コン酸化膜の形成後に、連続して300〜500℃、1
〜100Paの減圧下で30〜120秒のアニール処理
を加えると、クラック耐性が更に向上する。
【0047】d.第3のシリコン酸化膜26の形成 次に、TEOSと酸素とを用い、350〜400℃でプ
ラズマCVD法により膜厚1000〜1500nmの第
3のシリコン酸化膜26を形成する。
【0048】プラズマCVD法を用いたTEOS−酸素
のシリコン酸化膜は、アニールを行わない場合でも、高
温アニールした前記第2のシリコン酸化膜22と同程度
かあるいは少し速いドライエッチング速度を有してい
る。このことは、後述するコンタクトホールの形成にお
いてホール側面にくびれや段差を生ずることなく、良好
な形状のコンタクトホールを得る要因となる。
【0049】(C)次に、図1(C)に示す工程につい
て説明する。
【0050】(CMPによる平滑化)次いで、前記第3
のシリコン酸化膜26、および必要に応じて第2のシリ
コン酸化膜22を、CMP法によって所定の膜厚を研磨
し、平滑化する。そして、前記第2のシリコン酸化膜2
2および第3のシリコン酸化膜26は、研磨速度がほと
んど同じことから、研磨によって第2のシリコン酸化膜
22の一部が表面に露出したとしても、平坦な表面を得
ることができ、したがって研磨量の管理が容易である。
【0051】例えば、本発明者らの研究によれば、各シ
リコン酸化膜の研磨速度は以下の様であった。
【0052】 第2のシリコン酸化膜(アニール温度800℃) ;250nm/分 第3のシリコン酸化膜(アニールなし) ;250nm/分 比較のためのBPSG膜(アニール温度900℃);350nm/分 (D)次に、図2(A)に示す工程について説明する。
【0053】(コンタクトホールの形成)次いで、CH
3とCF4とを主ガスとした反応性イオンエッチャーで
第1の層間絶縁膜I1を構成するシリコン酸化膜20、
22および26を選択的に異方性エッチングすることに
より、口径が0.2〜0.5μmのコンタクトホール3
2が形成される。
【0054】このコンタクトホール32は、上端部から
底部に向かって直線的に口径が小さくなるテーパー状を
成す。テーパーの角度θは、エッチング条件などによっ
て一概には規定できないが、たとえば、5〜15度の傾
斜を有する。このようなテーパー状のスルーホールが得
られる理由としては、第1に、シリコン酸化膜20、2
2および26は、基本的にはほぼ同じエッチング速度を
有し、さらに第2のシリコン酸化膜22は第3のシリコ
ン酸化膜26に比べてエッチング速度がわずかに小さい
こと、第2に、各シリコン酸化膜の界面が極めて良好に
密着していることにある。このようなテーパ状のコンタ
クトホール32内では、後述するように、アルミニウム
膜の良好な堆積が可能である。
【0055】以下に、本願発明者らが測定した各シリコ
ン酸化膜のドライエッチング速度を記載する。なお、ド
ライエッチングは、パワー;800W、気圧;20P
a、エッチャントガス;CF4:CHF3:He=1:
2:9の条件で行った。
【0056】 第1のシリコン酸化膜(アニール温度800℃) ;500nm/分 第2のシリコン酸化膜(アニール温度800℃) ;525nm/分 第3のシリコン酸化膜(アニールなし) ;565nm/分 比較のためのBPSG膜(アニール温度900℃);750nm/分 (E)次に、図2(B)に示す工程について説明する。
【0057】(脱ガス処理)まず、脱ガス工程を含む熱
処理ついて説明する。
【0058】ランプチャンバで、1.5×10-4Pa以
下のベース圧力、150〜350℃、好ましくは150
〜250℃の温度で30〜60秒間のランプ加熱(熱処
理A)を施す。次いで、別のチャンバで1×10-1〜1
5×10-1Paの圧力でアルゴンガスを導入し、150
〜550℃の温度で、30〜300秒間の熱処理(脱ガ
ス工程;熱処理B)を行うことによって、脱ガス処理を
行う。
【0059】この工程においては、まず、熱処理Aにお
いて、主として、ウエハの裏面および側面を含むウエハ
全体を加熱処理することにより、ウエハに付着している
水分などを除去できる。
【0060】さらに、熱処理Bにおいて、主として、第
1の層間絶縁膜I1を構成する第2のシリコン酸化膜2
2中のガス化成分(H,H2O)を除去することができ
る。その結果、次工程のバリア層およびアルミニウム膜
の形成時に、第1の層間絶縁膜I1からのガス化成分の
発生が防止できる。
【0061】本実施の形態においては、バリア層33
は、バリア機能を有するバリア膜と、導電膜とからなる
多層膜によって構成される。導電膜は、バリア膜とシリ
コン基板に形成された不純物拡散層、つまりソース領域
あるいはドレイン領域との導電性を高めるために、バリ
ア膜と不純物拡散層との間に形成される。バリア膜とし
ては、一般的な物質、例えばチタンナイトライドやチタ
ンタングステンを好ましく用いることができる。また、
導電膜としては、チタン,コバルト,タングステンなど
の高融点金属を用いることができる。これらのチタン,
コバルト,タングステンは基板を構成するシリコンと反
応してシリサイドとなる。
【0062】バリア層、例えばTiN膜/Ti膜は数十
原子%のガス化成分(O,H,H2O,N)を固溶する
ことから、これらの膜を形成する前に、第1の層間絶縁
膜I1中のガス化成分を除去することが、コンタクトホ
ール内でのアルミニウム膜の成膜を良好に行う上で、極
めて有効である。バリア層の下位の第1の層間絶縁膜I
1中のガス化成分を十分に除去しておかないと、バリア
層の形成時の温度(通常、300℃以上)で、第1の層
間絶縁膜I1中のガス化成分が放出され、このガスがバ
リア層中に取り込まれる。さらに、このガスがアルミニ
ウム膜の成膜時にバリア層から離脱してバリア層とアル
ミニウム膜との界面に出てくるため、アルミニウム膜の
密着性や流動性に悪影響を与える。
【0063】(バリア層の成膜)スパッタ法により、バ
リア層33を構成する導電膜として、チタン膜を20〜
70nmの膜厚で形成し、次いで、別のチャンバで、バ
リア膜としてTiN膜を30〜150nmの膜厚で形成
する。スパッタの温度は、膜厚に応じて、200〜45
0℃の範囲で選択される。
【0064】次に、0.1×102〜1.5×102Pa
の圧力で酸素プラズマ中に10〜100秒間さらし、4
50〜700℃の窒素または水素雰囲気中で10〜60
分間にわたってアニール処理することにより、バリア層
中に酸化チタンを島状に形成することができる。この処
理によりバリア層のバリア性を向上させることができる
ことを確認している。
【0065】また、このアニール処理は、少なくとも数
百ppm〜数%の酸素を含むランプアニール炉における
400〜800℃の熱処理によっても行うことができ、
同様にバリア層のバリア性を向上させることができる。
【0066】なお、図示はしないが、バリア層33の表
面に、後述するアルミニウム膜に対する濡れ性を向上さ
せる目的で、チタン、コバルト、シリコンなどで構成さ
れるウェッテング層を形成してもよい。このようなウェ
ッテング層を設けることにより、第1のアルミニウム膜
の流動性を上げることができる。ウェッテング層の膜厚
は、通常数十nm以上あればよい。
【0067】(アルミニウム膜の成膜前の脱ガス処理お
よびウエハの冷却)まず、ウエハの冷却を行う前に、ラ
ンプチャンバ内において、1.5×10-4Pa以下のベ
ース圧力、150〜250℃の温度で30〜60秒間の
熱処理(熱処理C)を行い、基板に付着した水などの物
質を除去する。その後、アルミニウム膜を成膜する前
に、基板温度を100℃以下、好ましくは常温〜50℃
の温度に下げる。この冷却工程は、上記熱処理Cにより
上昇した基板温度を下げるために重要なもので、例えば
水冷機能を有するステージ上にウエハを載置して該ウエ
ハ温度を所定温度まで下げる。
【0068】このようにウエハの冷却を行うことによ
り、第1のアルミニウム膜を成膜する際に、第1の層間
絶縁膜I1およびバリア層33、さらにウエハ全面から
放出されるガス量を極力少なくすることができる。その
結果、バリア層33と第1のアルミニウム膜34との界
面に吸着する、カバレッジ性や密着性に有害なガスの影
響を防ぐことができる。
【0069】(アルミニウム膜の成膜)まず、200℃
以下、より好ましくは30〜100℃の温度で、0.2
〜1.0重量%の銅を含むアルミニウムを膜厚150〜
300nmでスパッタによって高速度で成膜し、第1の
アルミニウム膜34が形成される。続いて、同一チャン
バ内で基板温度420〜460℃に加熱して、同様に銅
を含むアルミニウムをスパッタにより低速度で成膜し、
膜厚300〜600nmの第2のアルミニウム膜35が
形成される。ここで、アルミニウム膜の成膜において、
「高速度」とは、成膜条件や製造されるデバイスの設計
事項によって一概に規定できないが、おおよそ10nm
/秒以上のスパッタ速度を意味し、「低速度」とは、お
およそ3nm/秒以下のスパッタ速度を意味する。
【0070】図5に、第1および第2のアルミニウム膜
34,35を成膜するためのスパッタ装置の一例を示
す。このスパッタ装置は、チャンバ50内に、電極をか
ねるターゲット51およびステージをかねる電極52を
有し、電極52上には処理される基板(ウエハ)Wが設
置されるように構成されている。チャンバ50には、第
1のガス供給路53が接続され、電極52には、第2の
ガス供給路54が接続されている。ガス供給路53,5
4からは、いずれもアルゴンガスが供給される。そし
て、第2のガス供給路54から供給されるガスによっ
て、ウエハWの温度が制御される。なお、チャンバ50
内のガスを排出するための手段は図示しない。
【0071】このようなスパッタ装置を用いて基板温度
をコントロールした一例を図6に示す。図6において、
横軸は経過時間を示し、縦軸は基板(ウエハ)温度を示
す。また、図6において、符号aで示すラインはスパッ
タ装置のステージ52の温度を350℃に設定したとき
の基板温度変化を示し、符号bで示すラインは第2のガ
ス供給路54を通して高温のアルゴンガスをチャンバ内
に供給することによってステージ52の温度を高めてい
ったときの基板温度の変化を示している。
【0072】例えば、基板の温度制御は以下のように行
われる。まず、ステージ52の温度は、予め、第2のア
ルミニウム膜を形成するための温度(350〜500
℃)に設定されている。第1のアルミニウム膜を形成す
る際には、第2のガス供給路54からのガスの供給はな
く、基板温度はステージ52による加熱によって、図6
の符号aで示すように徐々に上昇する。第2のアルミニ
ウム膜を形成する際には、第2のガス供給路54を介し
て加熱されたガスが供給されることによって図6の符号
bで示すように、基板温度は急激に上昇し、所定の温度
で一定になるように制御される。
【0073】図6に示す例では、ステージ温度が350
℃に設定され、そして、基板温度が125〜150℃に
設定されている間に第1のアルミニウム膜34が成膜さ
れ、その後すぐに第2のアルミニウム膜35の成膜が行
われる。
【0074】アルミニウム膜の成膜においては、成膜速
度および基板温度制御とともに、スパッタ装置に印加さ
れるパワーの制御も重要である。つまり、成膜速度とも
関連するが、第1のアルミニウム膜34の成膜は高いパ
ワーで行われ、第2のアルミニウム膜35は低いパワー
で行われ、さらに高いパワーから低いパワーに切り換え
る際にパワーをゼロにしないことが重要である。パワー
をゼロにすると、減圧下においても第1のアルミニウム
膜の表面に酸化膜が形成され、第1のアルミニウム膜に
対する第2のアルミニウム膜の濡れ性が低下し、両者の
密着性が悪くなる。言い換えれば、パワーを常に印加す
ることにより、成膜中のアルミニウム膜の表面に活性な
アルミニウムを供給し続けることができ、酸化膜の形成
を抑制できる。なお、パワーの大きさは、スパッタ装置
や成膜条件などに依存し一概に規定できないが、例えば
図6に示す温度条件の場合、高パワーが5〜10kW、
低パワーが300W〜1kWに設定されることが望まし
い。
【0075】このように、同一チャンバ内で第1のアル
ミニウム膜34および第2のアルミニウム膜35を連続
的に成膜することにより、温度およびパワーの制御を厳
密に行うことができ、従来よりも低温でかつ安定したア
ルミニウム膜を効率よく形成することが可能となる。
【0076】前記第1のアルミニウム膜34の膜厚は、
良好なステップカバレッジで連続層を形成することがで
きること、並びに該アルミニウム膜34より下層のバリ
ア層33および第1の層間絶縁膜I1からのガス化成分
の放出を抑制できることなどを考慮して、適正な範囲が
選択されるが、例えば200〜400nmが望ましい。
また、第2のアルミニウム膜35は、コンタクトホール
の大きさ並びにそのアスペクト比などによって決定され
るが、例えばアスペクト比が3程度で0.5μm以下の
ホールを埋めるためには、300〜1000nmの膜厚
が必要である。
【0077】(反射防止膜の成膜)さらに、別のスパッ
タチャンバで、スパッタによりTiNを堆積することに
より、膜厚30〜80nmの反射防止膜36が形成され
る。その後、Cl2とBCl3のガスを主体とする異方性
ドライエッチャーで前記バリア層33、第1のアルミニ
ウム膜34、第2のアルミニウム膜35および反射防止
膜36からなる堆積層を選択的にエッチングして、第1
の金属配線層30のパターニングを行う。
【0078】このようにして形成された金属配線層30
では、アスペクト比が0.5〜3で、口径が0.2〜
0.8μmのコンタクトホール内において、ボイドを発
生させることなく良好なステップカバレッジでアルミニ
ウムが埋め込まれることが確認された。
【0079】(F)次に、図3(A)に示す工程につい
て説明する。
【0080】(第2の層間絶縁膜I2の形成)第2の層
間絶縁膜I2は、基本的には前記第1の層間絶縁膜I1
と同様の構成を有する。すなわち、第2の層間絶縁膜I
2は、3層のシリコン酸化膜、つまり、下から順に、第
4のシリコン酸化膜70、第5のシリコン酸化膜72お
よび第6のシリコン酸化膜76から構成されている。そ
して、これらのシリコン酸化膜70,72および76
は、アニール処理以外は、前記シリコン酸化膜20,2
2および26と同様な方法で成膜される。以下に主要な
部分を説明するが、共通する事項については記載を省略
する。
【0081】a.第4のシリコン酸化膜70の形成 まず、テトラエトキシラン(TEOS)と酸素とを30
0〜500℃でプラズマ化学気相成長(CVD)法で反
応させることにより、膜厚50〜200nmの第4のシ
リコン酸化膜70が形成される。
【0082】b.第5のシリコン酸化膜72の形成 次に、好ましくは2.5×102Pa以下、より好まし
くは0.3×102〜2×102Paの減圧下において、
窒素ガスをキャリアとして、SiH4およびH22を0
〜10℃の温度でCVD法により反応させることによ
り、第5のシリコン酸化膜72を形成する。第5のシリ
コン酸化膜72は、前記第2のシリコン酸化膜22と同
様に、少なくとも、下層の第4のシリコン酸化膜70の
段差より大きい膜厚を有し、つまり該段差を十分にカバ
ーする膜厚で成膜される。また、第5のシリコン酸化膜
72の膜厚の上限は、該膜中にクラックが生じない程度
に設定される。具体的には、第5のシリコン酸化膜72
の膜厚は、より良好な平坦性を得るために、下層の段差
より厚いことが望ましく、好ましくは500〜1000
nmに設定される。
【0083】第5のシリコン酸化膜72の成膜温度は、
好ましくは0〜20℃、より好ましくは0〜10℃に設
定される。
【0084】この工程で形成される第5のシリコン酸化
膜72は、高い流動性を有し、平坦化特性に優れる。
【0085】また、第5のシリコン酸化膜の形成後に、
連続して、1〜100Paの減圧下で300〜500℃
のアニール処理を加えると、クラック耐性が更に向上す
る。
【0086】c.アニール処理 次に、温度350〜450℃でアニール処理を行う。こ
のアニール処理によって、前記第5のシリコン酸化膜7
2は緻密化され、良好な絶縁性並びに耐水性を有する。
すなわち、アニール温度を350℃以上に設定すること
により、第5のシリコン酸化膜72でのシラノールの縮
重合反応がほぼ完全に行われ、該膜中に含まれる水分が
十分に放出されて緻密な膜を形成することができる。ま
た、アニール温度を450℃以下に設定することによ
り、第1の配線層30を構成するアルミニウム膜に悪影
響を与えることがない。
【0087】このアニール処理においては、段階的もし
くは連続的にウエハの温度を上げるランピングアニール
を行うことが望ましく、このランピングアニールは窒素
雰囲気中で5℃/分以下の昇温速度で行うことが望まし
い。
【0088】d.第6のシリコン酸化膜76の形成 次に、TEOSと酸素とを用い、350〜400℃でプ
ラズマCVD法により膜厚1000〜1500nmの第
3のシリコン酸化膜76を形成する。
【0089】(G)次に、図3(B)に示す工程につい
て説明する。
【0090】(CMPによる平滑化)前記第6のシリコ
ン酸化膜76、および必要に応じて前記第5のシリコン
酸化膜72を、CMP法によって所定の膜厚で研磨し、
平滑化する。この平滑化処理により、研磨によって第5
のシリコン酸化膜72の一部が表面に露出したとして
も、平坦な表面を得ることができ、したがって研磨量の
管理が容易である。
【0091】(H)次に、図4(A)に示す工程につい
て説明する。
【0092】(ビアホールの形成)CHF3とCF4とを
主ガスとした反応性イオンエッチャーで第2の層間絶縁
膜I2および反射防止膜36を選択的に異方性エッチン
グすることにより、口径が0.3〜0.5μmのビアホ
ール62が形成される。
【0093】このビアホール62は、前記コンタクトホ
ール32と同様に、上端部から底部に向かって徐々に口
径が小さくなるテーパー状を成す。テーパーの角度θ
は、エッチング条件などによって一概には規定できない
が、たとえば、5〜15度の傾斜を有する。
【0094】(I)次に、図4(B)に示す工程につい
て説明する。
【0095】(脱ガス処理)まず、脱ガス工程を含む熱
処理ついて説明する。
【0096】ランプチャンバで、1.5×10-4Pa以
下のベース圧力、150〜350℃、好ましくは150
〜250℃の温度で30〜60秒間のランプ加熱(熱処
理D)を施す。次いで、別のチャンバで1×10-1〜1
5×10-1Paの圧力でアルゴンガスを導入し、300
〜500℃の温度で、30〜300秒間の熱処理(脱ガ
ス工程;熱処理E)を行うことによって、脱ガス処理を
行う。
【0097】この工程においては、まず、熱処理Dにお
いて、主として、ウエハの裏面および側面を含むウエハ
全体を加熱処理することにより、ウエハに付着している
水分などを除去できる。
【0098】さらに、熱処理Eにおいて、主として、第
2の層間絶縁膜I2中のガス化成分(H,H2O)を除
去することができる。その結果、次工程のウェッテング
層およびアルミニウム膜の形成時に、第2の層間絶縁膜
I2からのガス化成分の発生が防止できる。
【0099】本実施の形態においては、ウェッテング
層、例えばTi膜は数十原子%のガス化成分(O,H,
2O,N)を固溶することから、この膜を形成する前
に、第2の層間絶縁膜I2中のガス化成分を除去するこ
とが、ビアホール内でのアルミニウム膜の成膜を良好に
行う上で、極めて有効である。ウェッテング層の下位の
第2の層間絶縁膜I2中のガス化成分を十分に除去して
おかないと、ウェッテング層の形成時の温度(通常、3
00℃以上)で、第2の層間絶縁膜I2中のガス化成分
が放出され、このガスがウェッテング層中に取り込まれ
る。さらに、このガスがアルミニウム膜の成膜時にウェ
ッテング層から離脱してウェッテング層とアルミニウム
膜との界面に出てくるため、アルミニウム膜の密着性や
流動性に悪影響を与える。
【0100】(ウェッテング層の成膜)スパッタ法によ
り、ウェッテング層63を構成する膜として、チタン膜
を20〜70nmの膜厚で形成する。スパッタの温度
は、膜厚に応じて、200〜450℃の範囲で選択され
る。
【0101】(アルミニウム膜の成膜前の脱ガス処理お
よびウエハの冷却)まず、ウエハの冷却を行う前に、ラ
ンプチャンバ内において、1.5×10-4Pa以下のベ
ース圧力、150〜250℃の温度で30〜60秒間の
熱処理(熱処理F)を行い、基板に付着した水などの物
質を除去する。その後、アルミニウム膜を成膜する前
に、基板温度を100℃以下、好ましくは常温〜50℃
の温度に下げる。この冷却工程は、上記熱処理Fにより
上昇した基板温度を下げるために重要なもので、例えば
水冷機能を有するステージ上にウエハを載置して該ウエ
ハ温度を所定温度まで下げる。
【0102】このようにウエハの冷却を行うことによ
り、第1のアルミニウム膜を成膜する際に、第2の層間
絶縁膜I2およびウェッテング層63、さらにウエハ全
面から放出されるガス量を極力少なくすることができ
る。その結果、ウェッテング層63と第1のアルミニウ
ム膜64との界面に吸着する、カバレッジ性や密着性に
有害なガスの影響を防ぐことができる。
【0103】(アルミニウム膜の成膜)まず、200℃
以下、より好ましくは30〜100℃の温度で、0.2
〜1.0重量%の銅を含むアルミニウムを膜厚150〜
300nmでスパッタによって高速度で成膜し、第1の
アルミニウム膜64が形成される。続いて、同一チャン
バ内で基板温度420〜460℃に加熱して、同様に銅
を含むアルミニウムをスパッタにより低速度で成膜し、
膜厚300〜600nmの第2のアルミニウム膜65が
形成される。
【0104】スパッタ装置としては、図5に示す装置と
同様のものを使用することができる。前記スパッタ装置
の構成、ウェハの温度制御およびスパッタ時のパワーに
ついては、第1の金属配線層30の場合と同様なので、
詳細な説明を省略する。
【0105】同一チャンバ内で第1のアルミニウム膜6
4および第2のアルミニウム膜65を連続的に成膜する
ことにより、温度およびパワーの制御を厳密に行うこと
ができ、従来よりも低温でかつ安定したアルミニウム膜
を効率よく形成することが可能となる。
【0106】前記第1のアルミニウム膜64の膜厚は、
良好なステップカバレッジで連続層を形成することがで
きること、並びに該アルミニウム膜64より下層のウェ
ッテング層63および第2の層間絶縁膜I2からのガス
化成分の放出を抑制できることなどを考慮して、適正な
範囲が選択されるが、例えば100〜300nmが望ま
しい。また、第2のアルミニウム膜65は、ビアホール
62の大きさ並びにそのアスペクト比などによって決定
されるが、例えばアスペクト比が3程度で0.5μm以
下のホールを埋めるためには、300〜800nmの膜
厚が必要である。
【0107】(反射防止膜の成膜)さらに、別のスパッ
タチャンバで、スパッタによりTiNを堆積することに
より、膜厚30〜80nmの反射防止膜66が形成され
る。その後、Cl2とBCl3のガスを主体とする異方性
ドライエッチャーで前記ウェッテング層63、第1のア
ルミニウム膜64、第2のアルミニウム膜65および反
射防止膜66からなる堆積層を選択的にエッチングし
て、第2の金属配線層60のパターニングを行う。
【0108】このようにして形成された金属配線層60
では、アスペクト比が0.5〜3で、口径が0.2〜
0.8μmのビアホール内において、ボイドを発生させ
ることなく良好なステップカバレッジでアルミニウムが
埋め込まれることが確認された。
【0109】以後、必要に応じて、第2の配線領域L2
と同様にして第3、第4…の多層配線領域を形成するこ
とができる。
【0110】本実施の形態において、第1および第2の
層間絶縁膜I1,I2が優れた平坦性を有する理由とし
ては、以下のことが考えられる。
【0111】(a)図1(B)および図3(A)に示す
工程で形成される第2のシリコン酸化膜22および第5
のシリコン酸化膜72は、シリコン化合物と過酸化水素
との反応によって形成される、シラノールを含む反応生
成物が高い流動性を有するため、ウエハ表面の凹凸がこ
れらの膜を形成した時点で高度に平坦化される。
【0112】(b)第1および第2の層間絶縁膜I1,
I2を構成する各シリコン酸化膜、特に第2および第3
のシリコン酸化膜22,26ならびに第5および第6の
シリコン酸化膜72,76は、CMPにおいて同程度の
研磨速度を有するため、表面に異なったシリコン酸化膜
が部分的に共存した場合であっても、良好な平坦性が得
られる。
【0113】また、本実施の形態において、コンタクト
ホール32およびビアホール62に、第1および第2の
アルミニウム膜34,35ならびに第1および第2のア
ルミニウム膜64,65がそれぞれ良好に埋め込まれた
理由としては、以下のことが考えられる。
【0114】(a)脱ガス工程を行うことにより、各層
間絶縁膜I1、I2に含まれる水や窒素をガス化して充
分に放出することにより、その後の第1のアルミニウム
膜34,64および第2のアルミニウム35,65の成
膜において、層間絶縁膜I1,I2やバリア層33ある
いはウェッテング層63からのガスの発生を防止するこ
とで、バリア層33と第1のアルミニウム膜34、なら
びにウェッテング層63と第1のアルミニウム膜64と
の密着性を高め、良好なステップカバレッジの成膜が可
能であったこと。
【0115】(b)第1のアルミニウム膜34,64の
成膜において、基板温度を200℃以下の比較的低温に
設定することにより、層間絶縁膜I1,I2およびバリ
ア層33ならびにウェッテング層63に含まれる水分や
窒素を放出させないようにして、前記脱ガス工程の効果
に加えて第1のアルミニウム膜34,64の密着性を高
めたこと。
【0116】(c)さらに、第1のアルミニウム膜3
4,64自体が、基板温度が上がった場合に下層からの
ガスの発生を抑制する役割を果たすため、次の第2のア
ルミニウム膜35,65の成膜を比較的高い温度で行う
ことができ、第2のアルミニウム膜の流動拡散を良好に
行うことができること。
【0117】以上の方法によって、本発明に係る半導体
装置(図4(B)参照)を形成することができる。この
半導体装置は、少なくともMOS素子を含むシリコン基
板11、および前記シリコン基板11の上に形成された
第1の配線領域L1を有する。
【0118】前記第1の配線領域L1は、ベース層とな
る第1のシリコン酸化膜20、シリコン化合物と過酸化
水素との重縮合反応によって形成された第2のシリコン
酸化膜22、および前記第2のシリコン酸化膜22の上
に形成され、CMPにより平坦化された第3のシリコン
酸化膜26からなる第1の層間絶縁膜I1、前記層間絶
縁膜I1に形成されたコンタクトホール32、前記層間
絶縁膜I1および前記コンタクトホール32の表面に形
成されたバリア層33、および前記バリア層33の上に
形成された、アルミニウムあるいはアルミニウムを主成
分とする合金からなるアルミニウム膜34,35、を有
する。そして、前記アルミニウム膜34は、バリア層3
3を介してチタンシリサイド層19に接続されている。
【0119】前記第1の配線領域L1上に形成された第
2の配線領域L2は、ベース層となる第4のシリコン酸
化膜70、シリコン化合物と過酸化水素との重縮合反応
によって形成された第5のシリコン酸化膜72、および
前記第5のシリコン酸化膜72の上に形成され、CMP
により平坦化された第6のシリコン酸化膜76からなる
第2の層間絶縁膜I2、前記層間絶縁膜I2に形成され
たビアホール62、前記層間絶縁膜I2および前記ビア
ホール62の表面に形成されたウェッテング層63、お
よび前記ウェッテング層63の上に形成された、アルミ
ニウムあるいはアルミニウムを主成分とする合金からな
るアルミニウム膜64,65、を有する。
【0120】以上のように、本実施の形態によれば、シ
リコン化合物と過酸化水素との気相反応によって得られ
る、シラノールを含むシリコン酸化膜を形成し、さらに
最上層にCMPによって平坦化されたシリコン酸化膜を
形成することにより、極めて良好な平坦性を有する層間
絶縁膜を形成することができる。特に、第1の層間絶縁
膜は、従来のBPSG膜に比べてかなり低温で成膜する
ことができるため、パンチスルーや接合リークなどの点
で特性を改善することができ、したがって、素子の微細
化および信頼性の高いコンタクト構造を達成することが
でき、また製造プロセス上も有利である。また、層間絶
縁膜が高度な平坦性を有することから、配線層の加工な
どを含めたプロセスマージンを増加させ、品質および歩
留まりを向上させることができる。
【0121】さらに、本実施の形態においては、アルミ
ニウム膜のスパッタ前に少なくとも脱ガス工程と冷却工
程を含み、さらに好ましくは同一チャンバ内で連続的に
アルミニウム膜を成膜することにより、0.2μm程度
までのコンタクトホールおよびビアホールをアルミニウ
ムあるいはアルミニウム合金だけで埋め込むことが可能
となり、信頼性および歩留まりの点で向上がはかれた。
また、コンタクト部を構成するアルミニウム膜における
銅等の偏析や結晶粒の異常成長もなく、マイグレーショ
ン等を含めた信頼性の点でも良好であることが確認され
た。
【0122】(他の実施の形態)本発明は上記実施の形
態に限定されず、その一部を以下の手段で置き換えるこ
とができる。
【0123】(a)前記実施の形態では、第1のシリコ
ン酸化膜20として、プラズマCVDによるTEOSを
用いたシリコン酸化膜を用いたが、これに代わり他のシ
リコン酸化膜を用いてもよい。例えば、このような第1
のシリコン酸化膜として、モノシランと一酸化二窒素を
用いた減圧熱CVD法によって形成した膜でもよい。こ
のシリコン酸化膜は、下層のシリコン基板の表面形状に
忠実に成膜され、カバレッジ性がよいだけでなく、緻密
であるのでパッシベーション機能が高く、さらにアニー
ル処理において急激に昇温しても第2のシリコン酸化膜
22にクラックが発生しにくい。また、熱CVD法を用
いるため、プラズマダメージがない利点がある。
【0124】ただし、この方法による成膜は、ウエハ温
度を750〜800℃程度に設定する必要があるため、
サリサイド構造としてチタンシリサイドのように酸化さ
れやすい膜を使用する場合には適用できず、タングステ
ンシリサイドあるいはモリブデンシリサイドを使用する
必要がある。
【0125】(b)前記実施の形態では、第1の層間絶
縁膜I1は、3層のシリコン酸化膜から構成されている
が、これに限らず他のシリコン酸化膜を加えてもよい。
例えば、第1のシリコン酸化膜20と第2のシリコン酸
化膜22との間に、プラズマCVD法により形成され
た、膜厚100〜300nmのPSG膜(リンの濃度;
1〜6重量%)を形成してもよい。このPSG膜を入れ
ることにより、可動イオンのゲッタリング機能がさらに
向上して、トランジスタのしきい値特性および静止電流
の変動が減少することが確認された。
【0126】(c)さらに、上記実施の形態では、層間
絶縁膜I1,I2において、第3のシリコン酸化膜2
6,76を形成し、これをさらにCMPによって平坦化
している。しかし、第2のシリコン酸化膜22,72
は、それ自体で優れた平坦性を有するので、このシリコ
ン酸化膜26,76は必ずしも設けなくともよい。
【0127】なお、上記実施の形態では、2層の配線領
域を含む半導体装置について述べたが、本発明はもちろ
ん3層以上の配線領域を含む半導体装置にも適用でき、
また、Nチャネル型MOS素子を含む半導体装置のみな
らず、Pチャネル型あるいはCMOS型素子などの各種
の素子を含む半導体装置に適用することができる。
【0128】
【図面の簡単な説明】
【図1】(A),(B)および(C)は、本発明の半導
体装置の製造方法の一例を工程順に模式的に示す断面図
である。
【図2】(A)および(B)は、図1に示す工程に続い
て行われる半導体装置の製造方法の一例を工程順に模式
的に示す断面図である。
【図3】(A)および(B)は、図2に示す工程に続い
て行われる半導体装置の製造方法の一例を工程順に模式
的に示す断面図である。
【図4】(A)および(B)は、図3に示す工程に続い
て行われる半導体装置の製造方法の一例を工程順に模式
的に示す断面図である。
【図5】本発明に係る実施の形態に用いられるスパッタ
装置の一例を模式的に示す図である。
【図6】図5に示すスパッタ装置を用いて基板温度を制
御したときの、時間と基板温度との関係を示す図であ
る。
【符号の説明】
11 シリコン基板 12 フィールド絶縁膜 13 ゲート酸化膜 14 ゲート電極 15 低濃度不純物層 16 高濃度不純物層 17 側壁スペーサ 18 シリコン酸化膜 19 チタンシリサイド層 20 第1のシリコン酸化膜 22 第2のシリコン酸化膜 26 第3のシリコン酸化膜 30 第1の金属配線層 32 コンタクトホール 33 バリア層 34 第1のアルミニウム膜 35 第2のアルミニウム膜 60 第2の金属配線層 62 ビアホール 63 ウェッテング層 64 第1のアルミニウム膜 65 第2のアルミニウム膜 70 第4のシリコン酸化膜 72 第5のシリコン酸化膜 76 第6のシリコン酸化膜 I1,I2 層間絶縁膜 L1,L2 配線領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松本 和己 長野県諏訪市大和3丁目3番5号 セイ コーエプソン株式会社内 (72)発明者 守屋 直弘 長野県諏訪市大和3丁目3番5号 セイ コーエプソン株式会社内 (56)参考文献 特開 平7−78788(JP,A) 特開 平9−153490(JP,A) 特開 平8−31810(JP,A) 特開 平9−51035(JP,A) 特開 平9−116011(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/768 H01L 21/316

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項1】 素子を含む半導体基板の上に層間絶縁膜
    を形成する工程、前記層間絶縁膜にスルーホールを形成
    する工程、前記層間絶縁膜および前記スルーホールの表
    面にバリア層を形成する工程、および前記バリア層の表
    面に導電膜を形成する工程を含み、前記層間絶縁膜を形
    成する工程は、少なくとも以下の工程(a)〜(c)を
    含む半導体装置の製造方法。 (a)シリコン化合物、および酸素および酸素を含む化
    合物の少なくとも1種を化学気相成長法によって反応さ
    せてベース層となる第1のシリコン酸化膜を形成する工
    程、 (b)シリコン化合物と過酸化水素とを化学気相成長法
    によって反応させて第2のシリコン酸化膜を形成する工
    程、 (c)600〜850℃の温度でアニール処理を行う工
    程。
  2. 【請求項2】 請求項において、 前記工程(b)で用いられるシリコン化合物は、無機シ
    ラン化合物および有機シラン化合物から選択される少な
    くとも1種である半導体装置の製造方法。
  3. 【請求項3】 請求項または請求項において、 前記工程(b)は、前記シリコン化合物が無機シラン化
    合物であって、0〜20℃の温度条件下で減圧化学気相
    成長法によって行われる半導体装置の製造方法。
  4. 【請求項4】 請求項または請求項において、 前記工程(b)は、前記シリコン化合物が有機シラン化
    合物であって、100〜150℃の温度条件下で減圧化
    学気相成長法によって行われる半導体装置の製造方法。
  5. 【請求項5】 請求項ないし請求項のいずれかにお
    いて、 前記工程(c)におけるアニール処理は、連続的もしく
    は断続的に温度を上昇することによって行われる半導体
    装置の製造方法。
  6. 【請求項6】 請求項ないし請求項のいずれかにお
    いて、 前記スルーホールは、その上端部から底部に向かって徐
    々に口径が小さくなるテーパ状である半導体装置の製造
    方法。
  7. 【請求項7】 請求項ないし請求項のいずれかにお
    いて、 前記導電膜は、200℃以下の温度で、アルミニウムあ
    るいはアルミニウムを主成分とする合金からなる第1の
    アルミニウム膜を形成し、その後、300℃以上の温度
    で、アルミニウムあるいはアルミニウムを主成分とする
    合金からなる第2のアルミニウム膜を形成する半導体装
    置の製造方法。
JP33930497A 1997-07-03 1997-11-25 半導体装置の製造方法 Expired - Fee Related JP3456392B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33930497A JP3456392B2 (ja) 1997-07-03 1997-11-25 半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-178091 1997-07-03
JP17809197 1997-07-03
JP33930497A JP3456392B2 (ja) 1997-07-03 1997-11-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH1174353A JPH1174353A (ja) 1999-03-16
JP3456392B2 true JP3456392B2 (ja) 2003-10-14

Family

ID=26498386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33930497A Expired - Fee Related JP3456392B2 (ja) 1997-07-03 1997-11-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3456392B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2004112139A1 (ja) 2003-06-10 2006-09-28 富士通株式会社 半導体装置とその製造方法
JP4899365B2 (ja) * 2005-07-20 2012-03-21 富士電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH1174353A (ja) 1999-03-16

Similar Documents

Publication Publication Date Title
JP3456391B2 (ja) 半導体装置の製造方法
JP3528665B2 (ja) 半導体装置の製造方法
US6614119B1 (en) Semiconductor device and method of fabricating the same
US7598151B2 (en) Semiconductor device fabrication method
US6144097A (en) Semiconductor device and method of fabricating the same
JP2000164716A (ja) 半導体装置及びその製造方法
JP3509510B2 (ja) 半導体装置およびその製造方法
JP3606095B2 (ja) 半導体装置の製造方法
US6326287B1 (en) Semiconductor device and method of fabricating the same
JP4819566B2 (ja) 半導体装置およびその製造方法
JP3533968B2 (ja) 半導体装置の製造方法
JP2000188332A (ja) 半導体装置及びその製造方法
JP3456392B2 (ja) 半導体装置の製造方法
US6486555B2 (en) Semiconductor device having a contact structure using aluminum
KR100496716B1 (ko) 반도체장치및그제조방법
JP3922355B2 (ja) 半導体装置の製造方法
JP4273268B2 (ja) 半導体装置およびその製造方法
JP3123553B2 (ja) 半導体装置
JPH05218030A (ja) 半導体装置の製造方法
JP2000353742A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030701

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070801

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080801

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080801

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090801

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090801

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100801

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130801

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees