JP4669679B2 - 窒化珪素膜の製造方法及び半導体装置の製造方法 - Google Patents

窒化珪素膜の製造方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP4669679B2
JP4669679B2 JP2004221490A JP2004221490A JP4669679B2 JP 4669679 B2 JP4669679 B2 JP 4669679B2 JP 2004221490 A JP2004221490 A JP 2004221490A JP 2004221490 A JP2004221490 A JP 2004221490A JP 4669679 B2 JP4669679 B2 JP 4669679B2
Authority
JP
Japan
Prior art keywords
silicon nitride
nitride film
film
manufacturing
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004221490A
Other languages
English (en)
Other versions
JP2006041337A (ja
Inventor
岳志 星
豪 斎藤
寿 加藤
康一 織戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2004221490A priority Critical patent/JP4669679B2/ja
Priority to TW093139428A priority patent/TWI345812B/zh
Priority to KR1020040108818A priority patent/KR100936685B1/ko
Priority to US11/038,165 priority patent/US20060022228A1/en
Publication of JP2006041337A publication Critical patent/JP2006041337A/ja
Priority to US12/167,025 priority patent/US20080274605A1/en
Application granted granted Critical
Publication of JP4669679B2 publication Critical patent/JP4669679B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、窒化珪素膜の製造方法及び半導体装置の製造方法に関し、特に、ＬＰ−ＣＶＤ（Low PressureーChemical Vapor Deposition）法による窒化珪素膜の製造方法及びこの方法を備えた半導体装置の製造方法に関する。
半導体装置のゲート電極のサイドウォールやライナー膜などを形成する目的で、ＬＰ−ＣＶＤ法により窒化珪素膜が成膜される。ところが、この場合に、原料としてＳｉＨ２Ｃｌ２，ＳｉＣｌ４，Ｓｉ２Ｃｌ６等のシリコン原料とＮＨ３とを用いると、シリコン原料に含まれる塩素およびＮＨ３に含まれる水素が、成膜された膜中に不純物として残留する。この現象は、低温、例えば６００℃以下での成膜では特に顕著となり、窒化膜の密度の低下やウェットエッチ耐性の低下などの問題が起こる。
これに対して、Ｓｉ／Ｎ比を一定に維持しつつ不純物含有量を少なくすること等を目的として、Ｓｉ２Ｃｌ６およびＮＨ３を用いた原子層蒸着（atomic layer deposition：ＡＬＤ）による窒化珪素膜形成手法が提案されている。
図１５は、本発明者が本発明に至る過程で検討した窒化珪素膜の形成手法を表すフローチャートである。
すなわち、この方法の場合、第１の工程１１０として、反応室内のシリコンウェーハ上に、ＳｉＨ２Ｃｌ２，Ｓｉ２Ｃｌ６等の塩素を含むシリコン原料のガスを導入する。
次に、第２の工程１２０として、窒素ガスを導入し反応室内の未反応ガスを置換する。 次に、第３の工程１３０として、活性化した窒素原料のガスを反応室内に導入する。
次に、第４の工程１４０として、窒素ガスを導入し反応室内の未反応ガスを置換する。
この手法により、通常のＬＰＣＶＤによる窒化珪素膜と比較して塩素不純物量の少ない膜を形成することが可能である（例えば、特許文献１参照）。
特開２００２−３４３７９３号公報
しかし、半導体装置のゲート電極のサイドウォールやライナー膜として窒化膜を使用する場合、低サーマルバジェット実現のためには、成膜温度が５００℃以下、例えば成膜温度４５０℃で、膜質が良好でありかつ被覆率の高い窒化膜の成膜方法が必要である。これに対して、これまでの成膜方法によると、成膜温度の低下とともに膜中の不純物量が増加してしまい、ウェットエッチ耐性などの点で膜質が劣化する問題がある。
例えば、ダマシンゲートプロセスによりメタルゲート電極を有する半導体装置を作成する場合、ライナー膜を窒化珪素膜により形成した後、ＨＦ溶液による洗浄工程が必要となる。従来技術にて成膜温度５００℃以下にて成膜した窒化膜では、ＨＦ溶液によるエッチング量が大きいため、目的とする構造の形成が難しい。
本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、窒化珪素膜の塩素不純物量の低減を実現し、ウェットエッチ耐性の高い窒化珪素膜の形成を可能とした窒化珪素膜の製造方法及びこの製造方法を備えた半導体装置の製造方法を提供することにある。
上記目的を達成するために、本発明の一態様によれば、基体の表面に窒化珪素膜を形成する窒化珪素膜の製造方法であって、珪素と塩素とを含む第１のガスを前記基体の表面に供給し、前記第１のガスに含まれる前記珪素と前記塩素とを含む第１の被膜を前記基体上に形成する第１の工程と、窒素を含む第２のガスを前記第１の被膜の表面に供給し、前記第１の被膜に含まれる前記珪素と前記塩素と、前記第２のガスに含まれる前記窒素と、を含む第２の被膜を前記基体上に形成する第２の工程と、活性化した水素を含む第３のガスを前記第２の被膜の表面に供給し、前記第２の被膜から前記塩素を取り除き、第３の被膜を形成する第３の工程と、をこの順に繰り返すことを特徴とする窒化珪素膜の製造方法が提供される。
ここで、前記水素は、活性化してなることを特徴とする。
また、前記水素は、原子状及びラジカルの少なくともいずれかに活性化してなることを特徴とする。
また、前記窒素は、活性化してなることを特徴とする。
またここで、前記活性化は、プラズマにより生じてなることを特徴とする。
または、前記活性化は、触媒及び紫外線の少なくともいずれかにより生じてなることを特徴とする。
また、前記第１の工程と前記第２の工程との間に、前記基体の表面から前記第１のガスを除去する工程を実施し、
前記第２の工程と前記第３の工程との間に、前記基体の表面から前記第２のガスを除去する工程を実施することを特徴とする。
一方、本発明の他の一態様によれば、シリコン基板と、前記シリコン基板の上に設けられた窒化珪素膜と、を有する半導体装置の製造方法であって、
前記窒化珪素膜を上記のいずれかの窒化珪素膜の製造方法により製造することを特徴とする半導体装置の製造方法が提供される
または、本発明のさらに他の一態様によれば、半導体層と、前記半導体層の主面上に選択的に設けられたゲート絶縁膜と、前記ゲート絶縁膜の上に設けられたゲート電極と、を有する基体を形成する工程と、
前記基体の上に、上記のいずれかの窒化珪素膜の製造方法により窒化珪素膜を製造する工程と、
前記半導体層の前記主面に対して略垂直方向に前記窒化珪素膜をエッチングすることにより、前記半導体層及び前記ゲート電極の上の前記窒化珪素膜を除去し、前記ゲート絶縁膜及びゲート電極の側面に前記窒化珪素膜からなる側壁を残留させる工程と、
を備えたことを特徴とする半導体装置の製造方法が提供される。
また、本発明のさらに他の一態様によれば、半導体層の上に、上記のいずれかの窒化珪素膜の製造方法により窒化珪素膜を製造する工程と、
前記窒化珪素膜の上に層間絶縁層を形成する工程と、
前記層間絶縁層の上に開口を有する層を形成する工程と、
前記窒化珪素膜に対するエッチング速度よりも前記層間絶縁層に対するエッチング速度のほうが大なる条件で、前記開口を介して前記層間絶縁層をエッチングする工程と、
を備えたことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、窒化珪素膜の塩素不純物量の低減を実現し、ウェットエッチ耐性を向上できる。すなわち、本発明によれば、サーマルバジェットが低く、Ｓｉ／Ｎ比が一定で、不純物量の少ない窒化珪素膜が得られ、従来技術よりも更に塩素不純物量を減少させることにより、ウェットエッチ耐性などの膜質を向上できる。
例えば、ダマシンゲートプロセスによりメタルゲート電極を有する半導体装置を作成する場合、ライナー膜を窒化膜にて形成した後、ＨＦ溶液による洗浄工程が必要となる。従来技術にて成膜温度５００℃以下にて成膜した窒化膜ではＨＦ溶液によるエッチング量が大きいため、目的とする構造の形成が難しい。これに対して、本発明によればＨＦ溶液によるエッチング量の小さい良質な窒化膜を形成することが可能なため、製造プロセス上の問題を回避し、かつ電気的特性を向上させることができる。
すなわち、本発明によれば、窒化珪素膜の塩素不純物量の低減を実現し、ウェットエッチ耐性を向上することが可能となり、産業上のメリットは多大である。
以下、図面を参照しつつ本発明の実施の形態について説明する。
図１は、本発明の実施の形態にかかる窒化珪素膜の製造方法を表すフローチャートである。すなわち、本具体例は、ＬＰＣＶＤ法により窒化珪素膜を成膜する方法を例示する。
まず、第１の工程１１として、反応室内に配置されたシリコンウェーハなどの基体上に、珪素と塩素とを含む原料ガスを導入する。このような原料ガスとしては、例えば、ＳｉＨ２Ｃｌ２，Ｓｉ２Ｃｌ６等を挙げることができる。以降、これらの原料ガスを「第１のガス」とする。
次に、第２の工程１２として、窒素ガスを導入し反応室内の未反応ガスを置換する。
次に、第３の工程１３として、窒素を含む原料ガスを反応室内に導入する。以後、窒素を含む原料ガスを「第２のガス」とする。
次に、第４の工程１４として、窒素ガスを導入し反応室内の未反応ガスを置換する。
次に、第５の工程１５として、活性化した水素を含む原料ガスを反応室内に導入する。以後、活性化した水素を含む原料ガスを「第３のガス」とする。
最後に、第６の工程１６として、窒素ガスを導入し反応室内の未反応ガスを置換する。
以上説明した第１〜第６の工程を一周期とし、この周期を所望の膜厚に達するまで繰り返すことによって、塩素濃度の低い窒化珪素膜を形成する。一周期は、例えば約３０秒間程度とすることができる。
図２は、本発明の実施の形態にかかる半導体装置の製造方法を説明する工程断面図である。
図２（ａ）は、図１に関して前述した第１の工程１１におけるシリコンウェーハの断面構造を例示する模式図である。すなわち、第１のガス（ＳｉＨ２Ｃｌ２，Ｓｉ２Ｃｌ６等の塩素を含むシリコン原料のガス）を反応室に導入することによって、シリコンウェーハ２１上に、シリコンと塩素２５とを含む層２２が形成される。
図２（ｂ）は、図１に関して前述した第３の工程１３におけるシリコンウェーハの断面構造を例示する模式図である。すなわち、第２のガス（窒素を含む原料ガス）を反応室に導入することによりシリコンと窒素とが結合し、塩素２５を含む窒化珪素薄膜２３が形成される。なおここで、シリコンと窒素との結合を促進するために、窒素をラジカルあるいは原子状などの活性化した状態にして供給してもよい。
図２（ｃ）は、図１に関して前述した第５の工程１５におけるシリコンウェーハの断面構造を例示する模式図である。第３のガス（活性化した水素を含む原料ガス）を反応室内に導入することにより、塩素２５の含有量が低減された窒化珪素薄膜２３が形成される。すなわち、活性化した水素原料のガスを導入することにより、活性化した水素２６と残留した塩素２５とが反応化合物を形成し、膜から取り除かれる。その結果、窒化珪素薄膜２３内の含有塩素量が低減される。
なお、図２には、説明の便宜上、平坦なシリコンウェーハ２１の上に窒化珪素膜を形成する場合を例示したが、シリコンウェーハ２１の表面にはトランジスタなどの構造が形成されていてもよく、またシリコンウェーハの代わりにＳＯＩ（semiconductor on insulator）基板などの各種の基板を用いることができる。
図３は、本発明の実施の形態にかかる窒化珪素膜の製造方法に用いることができる反応室を例示する模式図である。すなわち、同図は、ＬＰＣＶＤ装置の反応室を例示する。
反応室３１内において、ウェーハステージ３６上にシリコンウェーハ３５が載置可能とされている。反応室３１の側壁には、第１のガス（ＳｉＨ２Ｃｌ２，Ｓｉ２Ｃｌ６などのシリコンと塩素とを含む原料ガス）を導入するためのインジェクター３２と、第２のガス（ＮＨ３などの窒素を含む原料ガス）を導入するためのインジェクター３３と、第３のガス（活性化した水素原料のガス）を導入するためのインジェクター３４と、真空ポンプに接続されている排気口３７とが設けられている。
活性化した水素は、例えば、リモートプラズマ発生装置としてＲＦジェネレータにて１３．５６ＭＨｚ（メガヘルツ）の高周波を８００Ｗ（ワット）印加することにより生成できる。または、水素を触媒に接触させたり、紫外線を照射することによっても活性化できる。触媒としては、例えば、タングステン、白金、パラジウム、モリブデン、タンタル、チタン、チタン酸化物、バナジウム、シリコン、アルミナ、炭化珪素、金属蒸着セラミックスなどを挙げることができる。また、光触媒の原理を利用して水素を活性化させてもよい。
紫外線により水素を活性化させる場合、紫外線の波長は概ね４００ナノメータ以下とすると効率的である。
このようにして水素を活性化した後、反応室３１に導入する。
また、窒素を含む第２のガスとしては、例えば、ＮＨ３を用いることができる。また、第２のガスとして、活性化した窒素を含むガスを導入してもよい。この場合もプラズマを利用して窒素を活性化できる。
成膜条件としては、例えば温度４５０℃、圧力１３０Ｐａ（パスカル）、Ｓｉ２Ｃｌ６流量１０ｃｃ、ＮＨ３流量１０００ｃｃ、Ｈ２流量１０００ｃｃにて実施することができる。
活性化した水素原料のガスとしては、水素ラジカルや原子状水素などを含むガスを挙げることができる。例えば、プラズマや触媒あるいは紫外線照射などより水素分子を分解させると、不対電子を持つ水素原子が得られる。この水素原子は反応性が高く、活性である。
また、窒素を含む第２のガスとしては、ＮＨ３以外にも、アミン系のガスなどを用いることができ、例えばヒドラジンを用いることができる。
本実施形態によれば、上記した工程を経ることにより、塩素含有量の低い窒化珪素膜を低温で成膜できる。低温で成膜させることにより、製造工程途中の半導体装置に余分な熱を加えることなく、窒化膜の膜質を改善し、半導体装置の信頼性を向上する効果が得られる。
図４は、窒化珪素膜中の塩素濃度を全反射蛍光Ｘ線法により測定した結果を表すグラフ図である。
すなわち、Ｓｉ２Ｃｌ６およびＮＨ３の２種類のガスを同時に導入して成膜した第１の比較例の窒化珪素膜４１と、第１のガス：Ｓｉ２Ｃｌ６、第２のガス：活性化したＮＨ３を交互に導入し、これを繰り返すことにより成膜した第２の比較例の窒化珪素膜４２と、本発明による第１のガス：Ｓｉ２Ｃｌ６、第２のガス：活性化したＮＨ３に続いて、第３のガス：活性化した水素を導入し、これを繰り返すことにより成膜した窒化珪素膜４３の３種の膜について比較した。
全反射蛍光Ｘ線法により測定した塩素濃度は、通常のＬＰＣＶＤにて成膜した第１比較例の窒化珪素膜４１で１．４０×１０１４（ｃｍ−２）、第２比較例の窒化珪素膜４２で８．６０×１０１３（ｃｍ−２）であったのに対し、本発明の方法で成膜した窒化珪素膜４３では４．７９×１０１３（ｃｍ−２）であった。つまり、第１比較例の窒化珪素膜４１と比較して６５％減少、第２比較例の窒化珪素膜４２と比較して４５％ほど、残留塩素量を減少させることが可能であることが明らかとなった。
図５は、ＨＦ溶液に対するエッチング量の評価を行った結果を示すグラフ図である。ＤＨＦ（希フッ酸）０．５％溶液に対するウェットエッチレート（対ＳｉＯ２比）は、通常のＬＰＣＶＤにて成膜した第１比較例の窒化珪素膜４１で１９．７、第２比較例の窒化珪素膜４２で８．５であったのに対し、本発明の方法で成膜した窒化珪素膜４３では４．７であった。すなわち、第１比較例の窒化珪素膜４１と比較して約４．２倍、第２比較例の窒化珪素膜４２と比較して約１．８倍、ウェットエッチ耐性を向上させることが可能となった。
次に、本発明の窒化珪素膜の製造方法を備えた半導体装置の製造方法について説明する。
図６は、本発明の実施の形態にかかる半導体装置の製造方法を例示する工程断面図である。すなわち、本具体例は、ゲート側壁の形成工程を表す。
まず、図６（ａ）に表したように、シリコン基板６１の上に、ゲート絶縁膜６２を介してゲート電極６３を形成する。
次に、図６（ｂ）に表したように、これらの上に、窒化珪素膜６４を形成する。この時に図１乃至図３に関して前述したような本発明の方法により形成する。
次に、図６（ｃ）に表したように、窒化珪素膜６４をドライエッチングによって加工してサイドウォール７１を形成する。すなわち、ＲＩＥ（reactive ion etching）などの異方性の高いエッチング方法によりシリコン基板６１の主面に対して略垂直方向からエッチングすると、ゲート絶縁膜６２及びゲート電極７３の側面のみに窒化珪素膜が残り、サイドウォール７１として形成される。このサイドウォール７１は、本発明の実施の形態にかかる製造方法によって成膜されているので、膜中の塩素濃度は低減されている。
図７は、前述した比較例１あるいは比較例２の窒化珪素膜を設けた半導体装置の断面構造を例示する模式図である。すなわち、シリコン基板６１の上に、ゲート絶縁膜８３を介してゲート電極８４が設けられていて、ゲート電極８４の側面をサイドウォール８１が覆っている。このサイドウォール８１は、比較例の方法によりＳｉ２Ｃｌ６とＮＨ３を用いて成膜したので、膜中の塩素８２の濃度が高い。
本発明におけるサイドウォール７１と比較して、比較例のサイドウォール８１は、膜中の塩素８２の濃度が高く、例えば、ゲート絶縁膜８３やゲート電極８４に対して塩素が拡散することにより、半導体装置の信頼性を低下させる懸念がある。これに対して、本発明におけるサイドウォール７１では、残留する塩素の含有量を低減していることにより、例えばゲート絶縁膜７２やゲート電極７３に対する不純物拡散量を抑制することができるため、半導体装置の信頼性を向上する効果が得られる。
本発明は、半導体装置のサイドウォールのみならず、その他、例えば、窒化珪素膜からなるゲート絶縁膜やライナー膜（エッチングストッパ膜）の形成に用いても、含有塩素濃度を低減させた良質の膜を低温で形成できる点で有利な効果が得られる。
図８は、本発明により製造される半導体装置の要部断面構造を例示する模式図である。 すなわち、同図は、半導体集積回路を構成するＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transister）の要部断面構造を表す。
シリコン基板の表面部分が素子分離領域１０１により絶縁分離され、これら分離されたウエル１０２のそれぞれにＭＯＳＦＥＴが形成されている。それぞれのＭＯＳＦＥＴは、ソース領域１０７、ドレイン領域１０８と、これらの間に設けられたチャネル１０３と、を有する。チャネル１０３の上には、ゲート絶縁膜１０４を介してゲート電極１０６が設けられている。ソース・ドレイン領域１０７、１０８とチャネル１０３との間には、いわゆる「ショートチャネル効果」などを防ぐ目的で、ＬＤＤ（lightly doped drain）領域１０３Ｄが設けられている。そして、これらＬＤＤ領域１０３Ｄの上には、ゲート電極１０６に隣接してゲート側壁１０５が設けられている。ゲート側壁１０５は、ＬＤＤ領域１０３Ｄをセルフアライン（自己整合）的に形成するために設けられている。
また、ソース・ドレイン領域１０７、１０８とゲート電極１０６の上には、電極とのコンタクトを改善するためにシリサイド層１１９が設けられている。これら構造体の上は、第１の層間絶縁膜１１０と第２の層間絶縁膜１１１と第３の層間絶縁膜１１２により覆われ、これらを貫通するコンタクトホールを介して、ソースコンタクト１１３Ｓ、ゲートコンタクト１１３Ｇ、ドレインコンタクト１１３Ｄが形成されている。ここで、第１の層間絶縁膜１１０と第３の層間絶縁膜１１２は、例えば、窒化珪素により形成され、第２の層間絶縁膜１１１は、例えば、酸化シリコンにより形成することができる。
さらに、この上に、第４の層間絶縁膜１１４と第５の層間絶縁膜１１５が形成されている。そして、これらを貫通するトレンチにソース配線１１６Ｓ、ゲート配線１１６Ｇ、ドレイン配線１１６Ｄがそれぞれ埋め込み形成されている。ここで、第４の層間絶縁膜１１４は酸化シリコンにより形成され、第５の層間絶縁膜１１５は、窒化珪素により形成することができる。
以上説明したような半導体装置を製造するに際し、本発明によれば、ゲート側壁１０５のみならず、ゲート絶縁膜１０４、第１の層間絶縁膜１１０、第３の層間絶縁膜１１２、第５の層間絶縁膜１１５などを構成する窒化珪素膜を、図１乃至図３に関して前述した本発明により形成できる。
図９乃至図１３は、本発明の実施の形態にかかる半導体装置の製造方法を表す工程断面図である。
まず、図９（ａ）に表したように、ＭＯＳトランジスタの要部を形成する。すなわち、Ｓｉ基板上に素子分離領域１０１、ウェル１０２、チャネル１０３、ゲート絶縁膜１０４、ゲート電極１０６、ＬＤＤ注入サイドウォール（ゲート側壁）１０５を順次形成し、ソース領域１０７、ドレイン領域１０８の形成を行う。さらに、ニッケル（Ｎｉ）のスパッタ、ＲＴＰ（rapid thermalprocessing）を順次行い、ニッケルシリサイドからなるシリサイド層１１９を形成する。
ここで、ゲート絶縁膜１０４を形成する工程において、図１及び図２に関して前述した方法により窒化珪素膜を形成することができる。また、この時、ゲート絶縁膜１０４は、単一の窒化珪素膜には限定されず、例えば、酸化珪素やhigh-k（高誘電率）材料からなる膜と、窒化珪素膜と、の積層構造とすることができる。この場合には、窒化珪素膜について図１及び図２に関して前述した方法を実施することができる。
また、ゲート側壁１０５を形成する工程についても、図６に関して前述したように、本発明の窒化珪素膜の製造方法を用いることができる。
次に、図９（ｂ）に表したように、第１の層間絶縁膜１１０及び第２の層間絶縁膜１１１を形成する。ここで、第１の層間絶縁膜１１０として、図１乃至図３に関して前述したように本発明の製造方法により厚みが５０ｎｍ程度の窒化珪素膜を形成する。この時、ニッケルシリサイドからなる下地のシリサイド層１１９のコンタクト抵抗の上昇を防ぐためには、窒化珪素膜の成膜時の温度を５００℃以下に抑えることが望ましい。これに対して、本発明によれば、例えば４５０℃程度の低温でも膜質が良好で、且つ、塩素の含有量の少ない窒化珪素膜を形成できる。
このように第１の層間絶縁膜１１０として窒化珪素膜を形成した後に、第２の層間絶縁膜１１１として、ＴＥＯＳ（tetra ethoxy silane）ガスを用い、プラズマＣＶＤにより６００℃において厚みが６００ｎｍのシリコン酸化膜を形成する。
また、第２の層間絶縁膜１１１の材料として、さらに誘電率の低い材料を用いることができる。そのような材料としては、メチル基を有するシリコン酸化物や、水素基を有するシリコン酸化物、有機ポリマーなど用いることができる。さらに具体的には、例えば、多孔質のメチルシルセスキオキサン（methyl silsequioxane：ＭＳＱ）などの各種のシルセスキオキサン化合物、ポリイミド、炭化フッ素（fluorocarbon）、パリレン（parylene）、ベンゾシクロブテンなどを挙げることができる。また、その形成方法としては、例えば、溶液をスピンコートし熱処理して薄膜を形成するスピン・オン・グラス（spin on glass：ＳＯＧ）法を用いることができる。
このように第２の層間絶縁膜１１１を形成した後に、図９（ｃ）に表したように、この上に第３の層間絶縁膜１１２として、窒化珪素膜を形成する。この時にも、本発明の製造方法により、例えば成膜温度を４５０℃にして厚み１２０ｎｍ程度の窒化珪素膜を形成することができる。成膜温度を低く抑えることにより、シリサイド層１１９を構成するニッケルシリサイドの変質を防ぐことができる。
その後、レジストを塗布してパターニングすることにより、レジストパターン１２０を形成する。レジストパターン１２０は、例えば、ＡｒＦ露光機を用いて１２０ｎｍ径に露光することにより形成する。
次に、図１０（ａ）に表したように、レジストパターン１２０をマスクとして第３の層間絶縁膜１１２のエッチングを行う。エッチング方法としては、例えば、ＩＣＰ（induction coupled prasma）型反応性イオンエッチング装置を用いることができる。第３の層間絶縁膜１１２のエッチングに際しては、例えば、ＣＨ２Ｆ２：５０ｓｃｃｍ Ｏ２：５０ｓｃｃｍ の混合ガスを用いて６．７パスカル（Ｐａ）にてエッチングすることにより、層間絶縁膜１１２に開口部１２１を形成することができる。
次に、図１０（ｂ）に表したように、酸素プラズマによるアッシングを実施してレジストマスク１２０を除去する。
その後、図１０（ｃ）に表したように、第２の層間絶縁膜１１１に接続孔（コンタクトホール）を形成する。第２の層間絶縁膜１１１の接続孔形成を行う際には、Ｃ４Ｆ６：５０ｓｃｃｍ、ＣＯ：５０ｓｃｃｍ、Ｏ２：５０ｓｃｃｍおよびＡｒ：２００ｓｃｃｍの混合ガスを用いて６．７パスカルにて反応性イオンエッチングを行う。このようにして、第２の層間絶縁膜１１１の接続孔１２２を形成する。
この時に、シリコン窒化膜からなる第３の層間絶縁膜１１２をエッチングマスクして用いることにより、安定したエッチングができる。すなわち、第２の層間絶縁膜１１１を構成するシリコン酸化膜と、第３の層間絶縁膜１１２を構成するシリコン窒化膜とでは、エッチング速度を異ならせることにより、大きなエッチング選択比を得ることが容易である。従って、第３の層間絶縁膜１１２により確実にマスクされた状態を維持しつつ、第２の層間絶縁膜１１１をエッチングできる。つまり、マスクの劣化によるエッチング開口サイズの変動などの問題を解消して、所望の開口を安定的に形成することができる。
一方、第１の層間絶縁膜１１０は、第３の層間絶縁膜１１２と同一のシリコン窒化膜により形成されているので、エッチングストッパとして確実に作用する。つまり、オーバーエッチングやアンダーエッチングなどによる問題を解消することもできる。
次に、図１１（ａ）に表したように、第１の層間絶縁膜１１０に接続孔を形成する。第１の層間絶縁膜１１０と第３の層間絶縁膜１１２を同質の材料により形成した場合には、このエッチング工程において、第３の層間絶縁膜１１２もエッチングされる。そこで、第３の層間絶縁膜１１２を第１の層間絶縁膜１１０よりも厚く形成しておくことが必要である。エッチング条件としては、反応性イオンエッチング法により、ＣＨ２Ｆ２：５０ｓｃｃｍ Ｏ２：５０ｓｃｃｍおよびＡｒ：２００ｓｃｃｍの混合ガスを用いて６．７パスカルにてエッチング行うことができる。
次に、図１１（ｂ）に表したように、コンタクト金属１１３を堆積する。
そして、化学機械研磨法（chemical mechanical polishing：ＣＭＰ）により研磨して表面を平坦化させて、図１１（ｃ）に表したようにコンタクト金属を埋め込んだ構造を形成できる。なお、この際にも、第３の層間絶縁膜１１２を設けることにより、ＣＭＰによる研磨に対して、第２の層間絶縁膜１１１を保護することができる。つまり、多孔質の酸化シリコンなどの比較的柔らかい材料により形成された第２の層間絶縁膜１１１の上に、窒化珪素などの比較的堅い材料からなる第３の層間絶縁膜１１２を設けることによりＣＭＰの研磨の際に、第２の層間絶縁膜１１１が研磨されて膜厚が薄くなることを防ぐことができる。その結果として、配線間容量の増大や電流リークなどの問題を抑制できる。
次に、図１２（ａ）に表したように、第４の層間絶縁膜１１４として、例えば、ＭＳＱなどの原料を用いて多孔質の酸化シリコンなどを堆積する。そして、さらに、図１２（ｂ）に表したように、第５の層間絶縁膜１１５として、例えば窒化珪素膜を堆積する。この時も、図１乃至図３に関して前述したように本発明の製造方法を用いることができる。
次に、図１３（ａ）に表したように、レジストパターン１２３を形成する。
そして、図１３（ｂ）に表したように、第５の層間絶縁膜１１５と第４の層間絶縁膜１１４をそれぞれエッチングすることにより、トレンチ１２４を形成する。第５の層間絶縁膜１１５のエッチングに際しては、例えば、ＣＨ２Ｆ２：５０ｓｃｃｍ Ｏ２：５０ｓｃｃｍ の混合ガスを用いて６．７パスカル（Ｐａ）にてエッチングすることにより、層間絶縁膜１１５に開口部を形成することができる。第４の層間絶縁膜１１４にトレンチを形成する際には、Ｃ４Ｆ６：５０ｓｃｃｍ、ＣＯ：５０ｓｃｃｍ、Ｏ２：５０ｓｃｃｍおよびＡｒ：２００ｓｃｃｍの混合ガスを用いて６．７パスカルにて反応性イオンエッチング行うことができる。この際に、第５の層間絶縁膜１１５をハードマスクとして用い、同時に、第３の層間絶縁膜１１２をエッチングストッパとして用いることができる。すなわち、酸化シリコンにより形成された第４の層間絶縁膜１１４をエッチングする際に、窒化珪素により形成された第５の層間絶縁膜１１５をハードマスクとして用い、同じく窒化珪素により形成された第３の層間絶縁膜１１２をエッチングストッパとして用いることにより、オーバーエッチングなどを抑制してトレンチを精密に形成できる。
この後、配線用の金属を堆積し、ＣＭＰによって研磨して平滑化することにより、図８に表したように、トレンチにソース配線１１６Ｓ、ゲート配線１１６Ｇ、ドレイン配線１１６Ｄがそれぞれ埋め込まれた層間配線構造を形成できる。
以上説明したように、本実施形態によれば、エッチングストッパやハードマスクなどとして作用する層間絶縁膜１１０、１１２、１１５などを構成する窒化珪素膜を低温で形成することができ、シリサイド層１１９の変質を防ぐことができる。しかも、これら層間絶縁膜を構成する窒化珪素膜は、残留塩素の濃度が低く、半導体装置の信頼性の点でも優れる。
図１４は、本発明の窒化珪素膜の製造方法の変型例を表すフローチャートである。
すなわち、本変型例の場合、工程１１において第１のガスを導入し、工程１２において窒素ガスによるパージを実施した後に、工程１７において第３のガスとして活性化水素を導入する。すると、基板上に形成されたシリコン層に含有される塩素が活性化水素と反応しシリコン層から取り除かれる。
しかる後に、工程１８において窒素ガスによりパージし、その後、工程１３において第２逃すとしてアンモニアなどの窒素を含む原料ガスを導入する。この後は、図１に表した工程と同様に実施する。
本変型例によれば、第１のガスを導入してシリコン層を形成した後に、第３のガスとして活性化水素を導入（工程１７）してシリコン層に含有される塩素を引き抜く。またさらに、第２のガスを導入して窒化珪素膜を形成した後に、活性化水素を導入（工程１５）して窒化珪素層に含有される塩素を引き抜く。このように、シリコン層の状態と、窒化珪素層の状態のそれぞれにおいて活性化水素により残留塩素を引き抜くことにより、膜中の塩素の濃度をさらに低くすることができる。
以上、具体例を参照しつつ本発明の実施の形態について説明した。
しかし、本発明は、これらの具体例に限定されるものではない。例えば、本発明の製造方法を使用して製造した半導体装置を構成する要素について当業者が設計変更を加えたものであっても、本発明の要旨を備えたものであれば、本発明の範囲に包含される。
本発明の実施の形態にかかるＬＰＣＶＤ法による低温窒化成膜のフローチャートである。 本発明の実施の形態にかかるＬＰＣＶＤ法による低温窒化成膜の、シリコンウェーハの工程断面構造を例示する模式図である。 本発明の実施の形態にかかるＬＰＣＶＤ法による低温窒化成膜を行う際に使用する反応室を例示する模式図である。 窒化珪素膜中の塩素濃度の、全反射蛍光Ｘ線測定結果を示すグラフ図である。 ＨＦ溶液に対するエッチング量の評価を行った結果を示すグラフ図である。 本発明の実施の形態にかかる半導体装置の製造方法を例示する模式図である。 比較例の製造方法によって作成した半導体装置の断面構造を例示する模式図である。 本発明により製造される半導体装置の要部断面構造を例示する模式図である。 本発明の実施の形態にかかる半導体装置の製造方法を表す工程断面図である。 本発明の実施の形態にかかる半導体装置の製造方法を表す工程断面図である。 本発明の実施の形態にかかる半導体装置の製造方法を表す工程断面図である。 本発明の実施の形態にかかる半導体装置の製造方法を表す工程断面図である。 本発明の実施の形態にかかる半導体装置の製造方法を表す工程断面図である。 本発明の窒化珪素膜の製造方法の変型例を表すフローチャートである。 本発明者が本発明に至る過程で検討した窒化珪素膜の形成手法を示すフローチャートである。
符号の説明
１１ 第１の工程
１２ 第２の工程
１３ 第３の工程
１４ 第４の工程
１５ 第５の工程
１６ 第６の工程
２１ シリコンウェーハ
２２ シリコンと塩素とを含む層
２３ 窒化珪素薄膜
２５ 塩素
２６ 水素
３１ 反応室
３２ 第１のガスを供給するインジェクター
３３ 第２のガスを供給するインジェクター
３４ 第３のガスを供給するインジェクター
３５ シリコンウェーハ
３６ ウェーハステージ
３７ 排気口
４１ 通常のＬＰＣＶＤによって形成した窒化珪素膜
４２ 従来技術によって形成した窒化珪素膜
４３ 本発明の製造方法によって形成した窒化珪素膜
６１ シリコン基板
６２ ゲート絶縁膜
６３ ゲート電極
６４ 窒化珪素膜
７１ サイドウォール
７２ ゲート絶縁膜
７３ ゲート電極
８１ サイドウォール
８２ 塩素
８３ ゲート絶縁膜
８４ ゲート電極
１０１ 素子分離領域
１０２ ウェル
１０３ チャネル
１０４ ゲート絶縁膜
１０５ ゲート側壁
１０６ ゲート電極
１０７ ソース領域
１０８ ドレイン領域
１１０〜１１２ 層間絶縁膜
１１３Ｄ ドレインコンタクト
１１３Ｇ ゲートコンタクト
１１３Ｓ ソースコンタクト
１１４、１１５ 層間絶縁膜
１１６Ｄ ドレイン配線
１１６Ｇ ゲート配線
１１６Ｓ ソース配線
１１９ シリサイド層
１２０ レジストパターン
１２０ レジストマスク
１２１ 開口部
１２２ 接続孔
１２３ レジストパターン
１２４ トレンチ
２１０ 第１の工程
２２０ 第２の工程
２３０ 第３の工程
２４０ 第４の工程

Claims (9)

  1. 基体の表面に窒化珪素膜を形成する窒化珪素膜の製造方法であって、
    珪素と塩素とを含む第１のガスを前記基体の表面に供給し、前記第１のガスに含まれる前記珪素と前記塩素とを含む第１の被膜を前記基体上に形成する第１の工程と、
    窒素を含む第２のガスを前記第１の被膜の表面に供給し、前記第１の被膜に含まれる前記珪素と前記塩素と、前記第２のガスに含まれる前記窒素と、を含む第２の被膜を前記基体上に形成する第２の工程と、
    活性化した水素を含む第３のガスを前記第２の被膜の表面に供給し、前記第２の被膜から前記塩素を取り除き、第３の被膜を形成する第３の工程と、
    をこの順に繰り返すことを特徴とする窒化珪素膜の製造方法。
  2. 前記水素は、原子状及びラジカルの少なくともいずれかに活性化してなることを特徴とする請求項１記載の窒化珪素膜の製造方法。
  3. 前記窒素は、活性化してなることを特徴とする請求項１または２に記載の窒化珪素膜の製造方法。
  4. 前記活性化は、プラズマにより生じてなることを特徴とする請求項１〜３のいずれか１つに記載の窒化珪素膜の製造方法。
  5. 前記活性化は、触媒及び紫外線の少なくともいずれかにより生じてなることを特徴とする請求項１〜３のいずれか１つに記載の窒化珪素膜の製造方法。
  6. 前記第１の工程と前記第２の工程との間に、前記基体の表面から前記第１のガスを除去する工程を実施し、
    前記第２の工程と前記第３の工程との間に、前記基体の表面から前記第２のガスを除去する工程を実施することを特徴とする請求項１〜５のいずれか１つに記載の窒化珪素膜の製造方法。
  7. シリコン基板と、前記シリコン基板の上に設けられた窒化珪素膜と、を有する半導体装置の製造方法であって、
    前記窒化珪素膜を請求項１〜６のいずれか１つに記載の窒化珪素膜の製造方法により製造することを特徴とする半導体装置の製造方法。
  8. 半導体層と、前記半導体層の主面上に選択的に設けられたゲート絶縁膜と、前記ゲート絶縁膜の上に設けられたゲート電極と、を有する基体を形成する工程と、
    前記基体の上に、請求項１〜６のいずれか１つに記載の窒化珪素膜の製造方法により窒化珪素膜を製造する工程と、
    前記半導体層の前記主面に対して略垂直方向に前記窒化珪素膜をエッチングすることにより、前記半導体層及び前記ゲート電極の上の前記窒化珪素膜を除去し、前記ゲート絶縁膜及びゲート電極の側面に前記窒化珪素膜からなる側壁を残留させる工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  9. 半導体層の上に、請求項１〜６のいずれか１つに記載の窒化珪素膜の製造方法により窒化珪素膜を製造する工程と、
    前記窒化珪素膜の上に層間絶縁層を形成する工程と、
    前記層間絶縁層の上に開口を有する層を形成する工程と、
    前記窒化珪素膜に対するエッチング速度よりも前記層間絶縁層に対するエッチング速度のほうが大なる条件で、前記開口を介して前記層間絶縁層をエッチングする工程と、
    を備えたことを特徴とする半導体装置の製造方法。
JP2004221490A 2004-07-29 2004-07-29 窒化珪素膜の製造方法及び半導体装置の製造方法 Active JP4669679B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004221490A JP4669679B2 (ja) 2004-07-29 2004-07-29 窒化珪素膜の製造方法及び半導体装置の製造方法
TW093139428A TWI345812B (en) 2004-07-29 2004-12-17 Mehtod of manufacturing silicon nitride film, method of manufacturing semiconductor device, and semiconductor device
KR1020040108818A KR100936685B1 (ko) 2004-07-29 2004-12-20 질화규소막의 제조 방법, 반도체 장치의 제조 방법 및반도체 장치
US11/038,165 US20060022228A1 (en) 2004-07-29 2005-01-21 Method of manufacturing silicon nitride film, method of manufacturing semiconductor device, and semiconductor device
US12/167,025 US20080274605A1 (en) 2004-07-29 2008-07-02 Method of manufacturing silicon nitride film, method of manufacturing semiconductor device, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004221490A JP4669679B2 (ja) 2004-07-29 2004-07-29 窒化珪素膜の製造方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006041337A JP2006041337A (ja) 2006-02-09
JP4669679B2 true JP4669679B2 (ja) 2011-04-13

Family

ID=35731126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004221490A Active JP4669679B2 (ja) 2004-07-29 2004-07-29 窒化珪素膜の製造方法及び半導体装置の製造方法

Country Status (4)

Country Link
US (2) US20060022228A1 (ja)
JP (1) JP4669679B2 (ja)
KR (1) KR100936685B1 (ja)
TW (1) TWI345812B (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4607637B2 (ja) * 2005-03-28 2011-01-05 東京エレクトロン株式会社 シリコン窒化膜の形成方法、シリコン窒化膜の形成装置及びプログラム
US7915735B2 (en) * 2005-08-05 2011-03-29 Micron Technology, Inc. Selective metal deposition over dielectric layers
JP5145672B2 (ja) 2006-02-27 2013-02-20 富士通セミコンダクター株式会社 半導体装置の製造方法
US7863198B2 (en) * 2006-05-18 2011-01-04 Micron Technology, Inc. Method and device to vary growth rate of thin films over semiconductor structures
US7419858B2 (en) * 2006-08-31 2008-09-02 Sharp Laboratories Of America, Inc. Recessed-gate thin-film transistor with self-aligned lightly doped drain
JP2008283051A (ja) * 2007-05-11 2008-11-20 Toshiba Corp 半導体記憶装置及び半導体記憶装置の製造方法
JP5247781B2 (ja) * 2010-09-07 2013-07-24 東京エレクトロン株式会社 シリコン窒化膜の形成方法、シリコン窒化膜の形成装置及びプログラム
JP6022166B2 (ja) * 2011-02-28 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6088178B2 (ja) 2011-10-07 2017-03-01 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US9564309B2 (en) 2013-03-14 2017-02-07 Asm Ip Holding B.V. Si precursors for deposition of SiN at low temperatures
US9824881B2 (en) 2013-03-14 2017-11-21 Asm Ip Holding B.V. Si precursors for deposition of SiN at low temperatures
US9576790B2 (en) 2013-10-16 2017-02-21 Asm Ip Holding B.V. Deposition of boron and carbon containing materials
US9543140B2 (en) 2013-10-16 2017-01-10 Asm Ip Holding B.V. Deposition of boron and carbon containing materials
US9401273B2 (en) 2013-12-11 2016-07-26 Asm Ip Holding B.V. Atomic layer deposition of silicon carbon nitride based materials
KR101551199B1 (ko) * 2013-12-27 2015-09-10 주식회사 유진테크 사이클릭 박막 증착 방법 및 반도체 제조 방법, 그리고 반도체 소자
US9576792B2 (en) 2014-09-17 2017-02-21 Asm Ip Holding B.V. Deposition of SiN
US20160138161A1 (en) * 2014-11-19 2016-05-19 Applied Materials, Inc. Radical assisted cure of dielectric films
US10410857B2 (en) 2015-08-24 2019-09-10 Asm Ip Holding B.V. Formation of SiN thin films
KR102454894B1 (ko) 2015-11-06 2022-10-14 삼성전자주식회사 물질막, 이를 포함하는 반도체 소자, 및 이들의 제조 방법
US10121655B2 (en) 2015-11-20 2018-11-06 Applied Materials, Inc. Lateral plasma/radical source
US9777373B2 (en) * 2015-12-30 2017-10-03 American Air Liquide, Inc. Amino(iodo)silane precursors for ALD/CVD silicon-containing film applications and methods of using the same
JP2017139297A (ja) * 2016-02-02 2017-08-10 東京エレクトロン株式会社 成膜方法及び成膜装置
KR20180034798A (ko) * 2016-09-28 2018-04-05 삼성전자주식회사 유전막 형성 방법 및 반도체 장치의 제조 방법
CN110178201B (zh) * 2017-01-13 2023-06-16 应用材料公司 用于低温氮化硅膜的方法及设备
TWI700750B (zh) * 2017-01-24 2020-08-01 美商應用材料股份有限公司 用於介電薄膜的選擇性沉積之方法及設備
US11056353B2 (en) 2017-06-01 2021-07-06 Asm Ip Holding B.V. Method and structure for wet etch utilizing etch protection layer comprising boron and carbon
JP6946769B2 (ja) * 2017-06-15 2021-10-06 東京エレクトロン株式会社 成膜方法、成膜装置、及び記憶媒体
JP2019029448A (ja) * 2017-07-27 2019-02-21 キヤノン株式会社 撮像装置、カメラおよび撮像装置の製造方法
US10580645B2 (en) 2018-04-30 2020-03-03 Asm Ip Holding B.V. Plasma enhanced atomic layer deposition (PEALD) of SiN using silicon-hydrohalide precursors
JP7327173B2 (ja) 2020-01-10 2023-08-16 住友電気工業株式会社 半導体装置及び半導体装置の製造方法
US11705312B2 (en) 2020-12-26 2023-07-18 Applied Materials, Inc. Vertically adjustable plasma source

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01179710A (ja) * 1988-01-08 1989-07-17 Nec Corp 絶縁薄膜の製造方法
JP2002343793A (ja) * 2001-05-01 2002-11-29 Samsung Electronics Co Ltd ヘキサクロロジシランおよびアンモニアを用いた原子層蒸着によるシリコン含有固体薄膜の製造方法
JP2003218106A (ja) * 2002-01-23 2003-07-31 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2003249657A (ja) * 2002-02-22 2003-09-05 Sony Corp 半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287988B1 (en) * 1997-03-18 2001-09-11 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method, semiconductor device manufacturing apparatus and semiconductor device
KR100280288B1 (ko) * 1999-02-04 2001-01-15 윤종용 반도체 집적회로의 커패시터 제조방법
JP4556329B2 (ja) * 1999-04-20 2010-10-06 ソニー株式会社 薄膜形成装置
KR100385947B1 (ko) * 2000-12-06 2003-06-02 삼성전자주식회사 원자층 증착 방법에 의한 박막 형성 방법
WO2003025243A2 (en) * 2001-09-14 2003-03-27 Asm International N.V. Metal nitride deposition by ald using gettering reactant
US6638879B2 (en) * 2001-12-06 2003-10-28 Macronix International Co., Ltd. Method for forming nitride spacer by using atomic layer deposition
US7972663B2 (en) * 2002-12-20 2011-07-05 Applied Materials, Inc. Method and apparatus for forming a high quality low temperature silicon nitride layer
JP2006523837A (ja) * 2003-04-17 2006-10-19 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 誘電体層厚を決定する方法及び装置
JP2004327702A (ja) * 2003-04-24 2004-11-18 Toshiba Corp 半導体集積回路及びその製造方法
US20060084283A1 (en) * 2004-10-20 2006-04-20 Paranjpe Ajit P Low temperature sin deposition methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01179710A (ja) * 1988-01-08 1989-07-17 Nec Corp 絶縁薄膜の製造方法
JP2002343793A (ja) * 2001-05-01 2002-11-29 Samsung Electronics Co Ltd ヘキサクロロジシランおよびアンモニアを用いた原子層蒸着によるシリコン含有固体薄膜の製造方法
JP2003218106A (ja) * 2002-01-23 2003-07-31 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2003249657A (ja) * 2002-02-22 2003-09-05 Sony Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20060011780A (ko) 2006-02-03
KR100936685B1 (ko) 2010-01-13
TW200605223A (en) 2006-02-01
JP2006041337A (ja) 2006-02-09
US20080274605A1 (en) 2008-11-06
US20060022228A1 (en) 2006-02-02
TWI345812B (en) 2011-07-21

Similar Documents

Publication Publication Date Title
JP4669679B2 (ja) 窒化珪素膜の製造方法及び半導体装置の製造方法
US6774048B2 (en) Method of manufacturing a semiconductor device
JP5282419B2 (ja) 半導体装置及びその製造方法
US6168726B1 (en) Etching an oxidized organo-silane film
US7510984B2 (en) Method of forming silicon nitride film and method of manufacturing semiconductor device
US6137176A (en) Semiconductor device and method of fabricating the same
US6849539B2 (en) Semiconductor device and method of fabricating the same
US11508583B2 (en) Selective high-k formation in gate-last process
US7037803B2 (en) Manufacture of semiconductor device having STI and semiconductor device manufactured
EP1445797A2 (en) Chemical treatment of low-K dielectric films
US20100255650A1 (en) Semiconductor device and method for manufacturing the same
US7553741B2 (en) Manufacturing method of semiconductor device
JP5359518B2 (ja) 半導体装置及びその製造方法
US7202160B2 (en) Method of forming an insulating structure having an insulating interlayer and a capping layer and method of forming a metal wiring structure using the same
JPH11145134A (ja) 半導体装置およびその製造方法
US20080020582A1 (en) Method of forming an opening in a semiconductor device and method of manufacturing a semiconductor device using the same
JP2007096002A (ja) 半導体装置の製造方法および半導体装置
US20080305609A1 (en) Method for forming a seamless shallow trench isolation
US6362094B1 (en) Hydrogenated silicon carbide as a liner for self-aligning contact vias
JP2008010724A (ja) 半導体装置及びその製造方法
TW200403763A (en) Manufacturing method of semiconductor integrated circuit device
US7371629B2 (en) N/PMOS saturation current, HCE, and Vt stability by contact etch stop film modifications
JP2006093242A (ja) 半導体装置の製造方法
CN109786254B (zh) 后栅极工艺中的选择性高k形成
JP2007234740A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060316

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4669679

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250