JPH01179710A - 絶縁薄膜の製造方法 - Google Patents

絶縁薄膜の製造方法

Info

Publication number
JPH01179710A
JPH01179710A JP187988A JP187988A JPH01179710A JP H01179710 A JPH01179710 A JP H01179710A JP 187988 A JP187988 A JP 187988A JP 187988 A JP187988 A JP 187988A JP H01179710 A JPH01179710 A JP H01179710A
Authority
JP
Japan
Prior art keywords
thin film
substrate
introducing
stage
compd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP187988A
Other languages
English (en)
Other versions
JP2789587B2 (ja
Inventor
Masayasu Ishiko
雅康 石子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63001879A priority Critical patent/JP2789587B2/ja
Publication of JPH01179710A publication Critical patent/JPH01179710A/ja
Application granted granted Critical
Publication of JP2789587B2 publication Critical patent/JP2789587B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子装置および電子素子の小型化、高密度化
高性能化あるいは高付加価値化の手段として重要な、電
子装置および電子素子に利用される絶縁薄膜の製造方法
に関する。
〔従来の技術〕
薄膜トランジスタあるいは薄膜ダイオード等に利用され
る絶縁薄膜や膜厚や膜質は、上記デバイス性能に大きな
影響を与える。特に膜厚の均一化と、再現性よく所定の
膜厚を得る技術は、デバイスの信頼性向上に不可欠であ
る。
最近原子層エピタキシー(アトミック・レイヤー・エピ
タキシー、以後路してALEと記す)法が薄膜ELデイ
スプレィパネル等、大面積基板上に原子層オーダで膜厚
の均一な薄膜を再現性よく形成する方法が開発され、注
目されている(例えば、ジャーナル・オプ・アプライド
・フィジイクス60 (1986)R65〜R81)。
この方法の要旨は、薄膜構成物質の吸着および表面反応
を交互に繰り返して薄膜成長をさせるというものである
近年盛んに研究されている超薄膜を積層した構造をもつ
、新しいタイプの電子素子も、このALE法で製造する
ことが考えられている。
〔発明が解決しようとする問題点〕
新しい製造技術であるALE法は、従来困難であった、
ガラス等の大面積基板上iこ再現性よく原子層オーダの
均一性をもつ成膜制御を可能とした。
このALE法の!徴は、本来大面積基板上に均一な膜形
成が不可欠なデイスプレィパネル用薄膜形成手段に必要
である。化合物半導体ばかりでなく酸化物絶縁体薄膜も
ALE法で成長可能であり、この方法の応用範囲はます
ます広がっている。
しかしながら、このALE法は表面吸着および表面反応
という成長機構を利用しているため、基本的に薄膜を形
成する表面状態に成膜状態が大きく左右される。即ち吸
着および被覆率や表面反応速度等は表面状態に強く依存
している。吸着あるいは表面反応の工程直前に、場所t
こより表面状態が不均一であると均一成長が望めず、一
部三次元的な成長も生じた。更に吸着あるいは表面反応
工程直前の表面状態が化学的に活性であれば吸着あるい
は表面反応に必要な時間は短かくなり、大巾に成膜時間
を短縮させることが可能である。しかし、現状のALE
法では解決が困難であった。
原子層オーダの成長制御を正確に、広い範囲にわたって
再現性よくおこなうことが潜在的lこ可能であるALE
法の特徴を充分に引き出すためには、上記の問題を解決
しなければならない。
本発明の目的は、広い面積にわたり再現性よく原子層オ
ーダの成膜制御が可能である新しいALE法による絶縁
薄膜の提供にある。
〔問題点を解決するための手段〕
本発明の絶縁薄膜の製造方法は、少なぐとも1以上のン
リコン元素を含むハロゲン化合物を基板上に導入させる
第1の工程と窒素あるいはそれらの化合物の少なくとも
1以上を基板上ζこ導入する第2の工程を交互におこな
い薄膜を製造する方法tこおいて、少なくとも上記工程
の一方lと弗素あるいはその化合物を添刀日するという
構成を有している。
〔作用J 第1の工程はンリコンのハロゲン化合物を基板表面上に
吸着させる工程である。このとき、吸着種の吸着エネル
ギーの不充分さによる熱脱離や吸着種分子間の立体障害
で、吸着層被覆率が1以下となることがある。しかし、
このような場合でもグオルマー・ウェーバ−様式の島状
成長が生じないようlと、例えば成長基板温度や導入ン
リコン化合物を選定すればよい。即ち、吸着種の吸着す
る下地層への吸着エネルギーの方が既吸着層への吸着エ
ネルギーより高くすれば、2次元吸着層が形成され、A
LE成長に必要なJ−状成長条件が得られる。しかし、
実際には、下地層への吸着エネルギーは、下地層の表面
状態に大きく依存し、広い範囲にわたって上記の条件を
満すことが困難であった。各種実験をおこない、上記問
題の解決を図ったところ、弗素あるいは弗化物を導入す
ることにより吸着下地層の活性化をおこなうことが明ら
かとなった。この吸着下地層の活性化により、吸着種の
下地層への吸着エネルギーが増加し、既吸着層への吸着
エネルギーとの比を大きくできた。
また広い範囲にわたって表面状態の均一化も可能となっ
た。即ち、この弗素導入により、大面積基板上に均一な
2次元吸着層をすみやかをこ形成することができた。
”’−5− 第2の工程は、第1の工程で形成した吸着層の酸化ある
いは窒化をさせる工程である。この工程でも、基板温度
等lこより著しく表面反応速度が異なっていた。基板温
度を高くすれば、前記表面反応は速く進行するものの、
吸着種の熱脱離による、大幅な付着係数低下をもたらし
た。しかし、この点に関しても弗素あるいはその化合物
を第2の工程に加えること(こより解決できた。弗素あ
るいは弗化物が吸着層面を化学的に活性化させ、低温で
も酸化あるいは窒化がすみやかに進行した。したがって
基板面内で多少の温度分布があっても、充分早い時間内
で表面反応を終了させることが可能になった。
尚、第1あるいは第2の工程fこ導入した弗素あるいは
弗化物は充分蒸気圧が高く、薄膜lこ混入し悪影響を与
えることもなかった。
このように、第1あるいは第2の工程または両方の工程
に弗素あるいは弗化物を導入することにより、原子層オ
ーダの成長制御を正確に、かつ広潜在的に可能であるA
LE法の特徴を充分に引き出すことが可能となった。
また、本発明により従来ALE法で薄膜形成であった成
膜時間を大幅に短縮することができた。
〔実施例〕
以下、本発明の実施例について図面を参照して説明する
実施例1 本実施例に使用した絶縁薄膜製造装置のブロック図を第
1図に示す。本実施例ではジクロロシランを第1の工程
のソースガスに、窒素N2、アンモニアNHsおよび三
弗化窒素NF3の混合ガスを第2の工程のソースガスと
して使用して、ガラス基板上に窒化シリコン薄膜を形成
する方法を述べる。
第2図は本実施例の供給ガス時系列を示す。
まず、ガラス基板4を反応室1に導入し、10 ’トー
ル以下まで排気する。次に電気炉2に通電して基板を約
250℃に加熱する。導入ガスはともに高周波放電によ
り分解・ラジカル化されている。
各ガスのキャリアーガスは水素であり、その流量は11
005CCであった。さて、基板が加熱され安定化した
ら、第2図のごとくジクロロシランおよびN 2 、 
NHaおよびNFa  の混合ガスを交互に反応室に導
入する。
第1および第2の工程の期間を1秒としても均一な膜厚
を有する窒化シリコン薄膜が得られた。
しかし、lサイクルで1分子層の成長ではなかった。成
長膜厚は正確にサイクル数に比例し、その再現性も野良
であった。基板内の膜厚分布は±1%以内と非常に均一
であった。このように原子層オーダの制御が可能であっ
た。
本実施例ではジクロロシランを用いたが、他にトリクロ
ロシランあるいは四塩化シリコンを用いることも可能で
あった。また、NFa  のかわりにF2を用いてもよ
い。更に酸素、H20、N20 。
HF等のガスの組み合せで、酸化シリコンあるいは窒化
酸化シリコン薄膜を形成することもてきる。
このように各種ガスの組み合せでもシリコン系絶縁薄膜
が形成でき、第1および第2の工程で使用する気体を特
に断定するものではない。しかしながら、原料ガスの違
いで基板温度や吸着・表面反応速度の吸着種依存性によ
り製造条件は異なっていた。
また、本実施例では、第1の工程および第2の工程に導
入する気体はともに高周波放電により分解・ラジカル化
させていたが、どちらか一方でも効果があった。また放
電による供給ガスの分解・ラジカル化が全くなくとも、
薄膜の成長は認められた。しかし、基板温度を50〜1
00℃程上昇させなければ薄膜の成長が充分(こ認めら
れなかった。即ち被覆率の低下あるいは化学反応速度の
低下等により極めて低い成長速度であった。
尚、本実施例における窒化シリコン成膜では便宜的に基
板温度を250℃としたが、基板温度を200°C〜4
00℃としてもlサイクル当りの成膜厚はほとんど同じ
であった。即ち基板温度を200°C〜400℃として
も同様な効果があった。
基板温度600℃以上では、ジクロロシランの分解が進
み、3次元成長が局部的に認められ、不適当であった。
9一 実施例2 本実施例に使用した絶縁薄膜製造装置は実施例1で使用
したものと同じである。実施例1では置換ガスを用いな
かったが、本実施例では置換ガスとしてArとF2の混
合ガスを用いた。導入ガス全て、高周波による放電によ
り分解・ラジカル化されている。第3図はガス供給の時
系列である。
第3図の(a) 、 (b) 、 (C)および(Φは
置換ガス供給の時期を変えたものであるが、ここでは(
→について述る。
まず大型のガラス基板数枚を反応室lに導入し、10 
’ )−ル以下の真空にする。その後、基板を250℃
に加熱させる。以上の準備が完了した後、第3図に示し
たガス供給時系列にしたがって、ガスを反応室に導入す
る。
成膜された薄膜は高い絶縁性を有する窒化シリコン膜で
あった。膜厚分布は±L%以内と非常に均一であり、か
つピンホール等の欠陥のない緻密な薄膜であった。成長
膜厚はサイクル数tと比例し、その再現性も優れてい7
た・) ・’、−L、io− 尚、放電による供給ガスの分解・ラジカル化は、供給ガ
スのうち少なくとも1以上であれば、同様な効果があっ
た。
更に置換ガスはArとF2の混合ガスの代りにN2と:
F2.HeとF2あるいはNFaとAr等を使用しても
変化はなかった。
また、第3図の(b) 、 (C) 、 (d)のよう
な置換ガス供給パターンであっても、成膜質に著しい違
いは認められず、同様な効果が認められた。
本実施例では第2の工程にN2 、NH3、NFS  
の混合気体を利用して窒化ンリコン薄膜を製造したが、
他に酸素、N20.N20  等を利用して、酸化シリ
コンあるいは酸化窒化シリコン薄膜の製造も可能である
。同様に第1の工程で使用する気体も、トリクロロシラ
ンあるいは四塩化シリコンを用いることもできる。
〔発明の効果〕
ALE法は、潜在能力として原子層オーダの成膜制御を
広い面積にわたり均一ρこ、かつ再現性よくおこなうこ
とが可能である。本発明は、このALE法の%徴を充分
ζこ引き出す方法をあたえた。
即ち、本発明による新しいALE法には、次のような効
果があった。第1に弗素あるいは弗化物添加で、広い面
積にわたり均一な吸着層あるいは窒化・酸化層を再現性
よく形成できるようになった。
これは弗素の添加により基板表面の化学的活性化ができ
たためである。第2に、第1あるいは第2の工程に必要
な時間を従来よりも短かくできた。
これにより薄膜成長のスループットを大巾にあげること
が可能になった。
以上述べたように、本発明による新しいALE法により
、例えば、デイスプレィ用薄膜トランジスタ等を始め、
各種薄膜電子部品を再現性よく製造することが可能とな
った。
【図面の簡単な説明】
第4図は本発明の実施例1および2に使用した絶縁薄膜
製造装置のブロック図である。 第2図は本発明の実施例1に使用したジクロロ7ランお
よびN z 、 NHa 、 NF 3  混合ガスの
供給時系列の例である。 第3図は本発明の実施例2に使用した供給ガスの時系列
の例である。 代理人 弁理士   内 原   晋

Claims (1)

    【特許請求の範囲】
  1. 少なくとも1以上のシリコン元素を含むハロゲン化合物
    を基板上に導入させる第1の工程と窒素あるいは酸素あ
    るいはそれらの化合物の少なくとも1以上を基板上に導
    入する第2の工程を交互におこない薄膜を製造する方法
    において、少なくとも一方の上記工程に弗素あるいはそ
    の化合物を添加することを特徴とした絶縁薄膜の製造方
    法。
JP63001879A 1988-01-08 1988-01-08 絶縁薄膜の製造方法 Expired - Lifetime JP2789587B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63001879A JP2789587B2 (ja) 1988-01-08 1988-01-08 絶縁薄膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63001879A JP2789587B2 (ja) 1988-01-08 1988-01-08 絶縁薄膜の製造方法

Publications (2)

Publication Number Publication Date
JPH01179710A true JPH01179710A (ja) 1989-07-17
JP2789587B2 JP2789587B2 (ja) 1998-08-20

Family

ID=11513847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63001879A Expired - Lifetime JP2789587B2 (ja) 1988-01-08 1988-01-08 絶縁薄膜の製造方法

Country Status (1)

Country Link
JP (1) JP2789587B2 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0790589A (ja) * 1993-09-24 1995-04-04 G T C:Kk シリコン酸化膜の形成方法
JP2002541332A (ja) * 1999-04-14 2002-12-03 アーサー シャーマン シーケンシャル化学気相成長法
JP2003508932A (ja) * 1999-09-08 2003-03-04 エーエスエム アメリカ インコーポレイテッド 薄膜を成長させる、改良された装置および方法
EP1326271A1 (en) * 2000-09-18 2003-07-09 Tokyo Electron Limited Method for film formation of gate insulator, apparatus for film formation of gate insulator, and cluster tool
JP2003521579A (ja) * 1999-04-06 2003-07-15 ゼニテックインコーポレイテッド 薄膜形成方法
JP2005534181A (ja) * 2002-07-19 2005-11-10 エーエスエム アメリカ インコーポレイテッド 超高品質シリコン含有化合物層の形成方法
JP2006041337A (ja) * 2004-07-29 2006-02-09 Semiconductor Leading Edge Technologies Inc 窒化珪素膜の製造方法及び半導体装置の製造方法
JP2008174842A (ja) * 1999-10-06 2008-07-31 Samsung Electronics Co Ltd 原子層蒸着法を用いた薄膜形成方法
JP2010050425A (ja) * 2007-12-26 2010-03-04 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
US7674728B2 (en) 2004-09-03 2010-03-09 Asm America, Inc. Deposition from liquid sources
JP2010067993A (ja) * 2004-03-26 2010-03-25 Ulvac Japan Ltd 単位層ポスト処理を用いた触媒化学蒸着法による成膜方法
JP2010206223A (ja) * 2010-06-11 2010-09-16 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法および基板処理装置
JP2012216631A (ja) * 2011-03-31 2012-11-08 Tokyo Electron Ltd プラズマ窒化処理方法
JP2013065872A (ja) * 2001-01-11 2013-04-11 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
US9139904B2 (en) 2012-12-18 2015-09-22 Tokyo Electron Limited Thin film forming method
JP2017206734A (ja) * 2016-05-17 2017-11-24 株式会社フィルテック 膜形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56149306A (en) * 1980-04-21 1981-11-19 Kokusai Electric Co Ltd Formation of silicon nitride film
JPS6039837A (ja) * 1983-08-12 1985-03-01 Nec Corp 絶縁膜の成長方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56149306A (en) * 1980-04-21 1981-11-19 Kokusai Electric Co Ltd Formation of silicon nitride film
JPS6039837A (ja) * 1983-08-12 1985-03-01 Nec Corp 絶縁膜の成長方法

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0790589A (ja) * 1993-09-24 1995-04-04 G T C:Kk シリコン酸化膜の形成方法
JP2003521579A (ja) * 1999-04-06 2003-07-15 ゼニテックインコーポレイテッド 薄膜形成方法
JP2002541332A (ja) * 1999-04-14 2002-12-03 アーサー シャーマン シーケンシャル化学気相成長法
JP2011184799A (ja) * 1999-04-14 2011-09-22 Asm Internatl Nv シーケンシャル化学気相成長法
JP2003508932A (ja) * 1999-09-08 2003-03-04 エーエスエム アメリカ インコーポレイテッド 薄膜を成長させる、改良された装置および方法
JP4994551B2 (ja) * 1999-09-08 2012-08-08 アーエスエム インターナショナル エヌフェー 薄膜を成長させる、改良された装置および方法
JP2008174842A (ja) * 1999-10-06 2008-07-31 Samsung Electronics Co Ltd 原子層蒸着法を用いた薄膜形成方法
EP1326271A4 (en) * 2000-09-18 2005-08-24 Tokyo Electron Ltd METHOD FOR FILMING A GATE INSULATOR, DEVICE FOR FILMING A GATE INSULATOR AND A CLUSTER TOOL
EP1326271A1 (en) * 2000-09-18 2003-07-09 Tokyo Electron Limited Method for film formation of gate insulator, apparatus for film formation of gate insulator, and cluster tool
JP2013065872A (ja) * 2001-01-11 2013-04-11 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
JP2005534181A (ja) * 2002-07-19 2005-11-10 エーエスエム アメリカ インコーポレイテッド 超高品質シリコン含有化合物層の形成方法
JP2010067993A (ja) * 2004-03-26 2010-03-25 Ulvac Japan Ltd 単位層ポスト処理を用いた触媒化学蒸着法による成膜方法
JP4669679B2 (ja) * 2004-07-29 2011-04-13 東京エレクトロン株式会社 窒化珪素膜の製造方法及び半導体装置の製造方法
JP2006041337A (ja) * 2004-07-29 2006-02-09 Semiconductor Leading Edge Technologies Inc 窒化珪素膜の製造方法及び半導体装置の製造方法
US7674728B2 (en) 2004-09-03 2010-03-09 Asm America, Inc. Deposition from liquid sources
JP4611414B2 (ja) * 2007-12-26 2011-01-12 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP2010050425A (ja) * 2007-12-26 2010-03-04 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
JP2010206223A (ja) * 2010-06-11 2010-09-16 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法および基板処理装置
JP2012216631A (ja) * 2011-03-31 2012-11-08 Tokyo Electron Ltd プラズマ窒化処理方法
US9139904B2 (en) 2012-12-18 2015-09-22 Tokyo Electron Limited Thin film forming method
US10422035B2 (en) 2012-12-18 2019-09-24 Tokyo Electron Limited Thin film forming method and thin film forming appartus
JP2017206734A (ja) * 2016-05-17 2017-11-24 株式会社フィルテック 膜形成方法
US10428422B2 (en) 2016-05-17 2019-10-01 Philtech Inc. Film-forming method

Also Published As

Publication number Publication date
JP2789587B2 (ja) 1998-08-20

Similar Documents

Publication Publication Date Title
JPH01179710A (ja) 絶縁薄膜の製造方法
US5695819A (en) Method of enhancing step coverage of polysilicon deposits
JP2597072B2 (ja) 複合被膜を沈積する方法
KR100480500B1 (ko) 절연막의 저온 증착법
JP3502504B2 (ja) 酸化ケイ素層の析出方法
JP3046643B2 (ja) 半導体装置の製造方法
US5116640A (en) Process for preparing an electroluminescent device
JP2663471B2 (ja) 絶縁薄膜の製造方法
TWI251620B (en) Process for CVD of Hf and Zr containing oxynitride films
US5250463A (en) Method of making doped semiconductor film having uniform impurity concentration on semiconductor substrate
US20050130438A1 (en) Method of fabricating a dielectric layer for a semiconductor structure
JP2001110750A5 (ja)
JP4032889B2 (ja) 絶縁膜の形成方法
JPS62261128A (ja) Mos型半導体装置の製造方法
US8980742B2 (en) Method of manufacturing multi-level metal thin film and apparatus for manufacturing the same
CN103943465A (zh) 氧化硅薄膜制备方法
KR101334221B1 (ko) 다층금속박막 제조 방법 및 장치
KR100549584B1 (ko) 반도체 소자의 절연막 제조 방법
KR960036155A (ko) 피.엘.티. 박막 제조방법
JPH02110920A (ja) 半導体化アモルファス薄膜の作製方法
JPH04125919A (ja) 半導体製造装置
SU1093175A1 (ru) Способ получени структур кремний-двуокись кремни -нитрид кремни
JPH1032196A (ja) 半導体装置およびその製造方法
JPS61248432A (ja) 膜形成法
JPH0449620A (ja) 半導体装置の製造方法