KR100480500B1 - 절연막의 저온 증착법 - Google Patents
절연막의 저온 증착법 Download PDFInfo
- Publication number
- KR100480500B1 KR100480500B1 KR10-2002-0022640A KR20020022640A KR100480500B1 KR 100480500 B1 KR100480500 B1 KR 100480500B1 KR 20020022640 A KR20020022640 A KR 20020022640A KR 100480500 B1 KR100480500 B1 KR 100480500B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- plasma
- oxygen
- substrate
- present
- Prior art date
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/401—Oxides containing silicon
- C23C16/402—Silicon dioxide
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45523—Pulsed gas flow or change of composition over time
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
- H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31608—Deposition of SiO2
Abstract
본 발명은 플라스틱과 같이 내열성이 낮은 기판 상에 고품위의 절연막을 증착할 수 있도록 하는 저온 증착 방법에 관한 것으로서, 본 발명에 의한 방법은 a) 플라즈마에 의해 절연물질 전구체를 포함하는 반응기체를 기판 상에 증착하여 절연막을 형성하는 단계; 및 b) 반응기체 공급을 중단하고 플라즈마 처리만을 단독으로 실시하는 단계;를 포함하며, 절연막이 소정 두께에 도달할 때까지 상기 a) 및 b) 단계를 반복하는 것을 특징으로 한다.
Description
본 발명은 화학 증착에 의한 절연막 증착 방법에 관한 것으로서, 보다 상세하게는 플라스틱과 같이 내열성이 낮은 기판 상에 고품위의 절연막을 증착할 수 있도록 하는 저온 증착 방법에 관한 것이다.
박막 트랜지스터(Thin Film Transistor; TFT)와 같이 평판 표시소자에 사용되는 장치는 일반적으로 금속으로 전극 및 배선을 형성하고, 비정질 규소를 박막 트랜지스터의 채널층으로 사용하며, 절연막으로 산화규소, 질화규소 등을 기판 상에 증착하여 제조된다.
금속, 질화규소, 산화규소 등 여러 가지 재질의 박막은 화학 기상 증착법(Chemical Vapor Deposition; CVD)에 의해 형성될 수 있다. CVD 공정은 여러 가지의 반응물을 자체의 증기압을 이용하거나 운반 기체에 실어서 기체 상태로 반응기 내부로 도입하여 기상에서 확산, 표면 흡착, 표면 반응, 표면 확산, 핵생성, 박막성장 및 탈착 등의 복합적인 과정을 통하여 원하는 성분과 형태의 박막을 주어진 기판 위에 제조하는 공정을 말한다.
이와 같은 CVD 공정에 의해 제조되는 박막은 비교적 저온에서 형성이 가능하다는 점, 조성의 제어가 가능하다는 점, 신물질의 합성이 가능하다는 점, 그리고 선택적인 증착이 가능하다는 장점이 있다.
기판의 재질로는 글래스, 석영과 같은 절연성 기판, 세라믹 기판, 금속 기판, 반도체 기판, 플라스틱 기판이 있을 수 있는데, 가격과 내열성, 용도에 따라 글래스 기판 또는 실리콘 기판이 널리 사용되고 있다.
즉, 플라스틱 기판은 가볍고 저렴하다는 장점이 있지만, 플라스틱의 특성상 140℃ 이상의 온도에서 증착 공정을 수행하는 것은 불가능한 것으로 알려져 있어 플라스틱 기판의 실용화에는 한계가 있으며 이를 극복하기 위하여 증착온도를 100℃ 내외로 낮출 수 있는 공정이 필요한 실정이다.
현재까지 개발된 저온 증착 공정은 반응기체를 극도로 희석시켜서 박막의 특성을 개선시키는 방법이 있는데, 저온 증착으로 인하여 박막 내에 불순물 함량이 높고 치밀한 절연막이 형성되지 않아 고온에서 증착한 것과 동일한 수준의 우수한 품질을 얻는데는 한계가 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 100℃ 이하의 저온 증착 공정으로 불순물 함량이 낮고 치밀한 구조를 갖는 고품위의 절연막을 형성할 수 있도록 하여 플라스틱 기판의 실용화가 가능하도록 하는 것이다.
본 발명은 전술한 기술적 과제를 달성하기 위하여,
a) 플라즈마에 의해 절연물질 전구체를 포함하는 반응기체를 기판 상에 증착하여 절연막을 형성하는 단계; 및
b) 반응기체 공급을 중단하고 플라즈마 처리만을 단독으로 실시하는 단계;를 포함하며,
절연막이 소정 두께에 도달할 때까지 상기 a) 및 b) 단계를 반복하는 절연막 증착 방법을 제공한다.
본 발명의 바람직한 실시예에 의하면 상기 기판은 플라스틱 재질일 수 있다.
본 발명의 바람직한 실시예에 의하면, 상기 b)단계에서 반응기체의 공급을 중단한 후 반응기체를 퍼징하는 단계를 더 포함할 수 있다.
본 발명의 바람직한 실시예에 의하면, 상기 a) 단계는 상온 내지 100℃에서 실시될 수 있다.
본 발명의 바람직한 실시예에 의하면, 상기 절연물질 전구체는 테트라에틸오르토실리케이트(TEOS), 테트라메틸오르토실리케이트(TMOS), 테트라프로필오르토실리케이트(TPOS) 및 테트라부틸오르토실리케이트(TBOS)로 이루어진 군에서 선택되는 하나 이상의 물질일 수 있다.
본 발명의 바람직한 실시예에 의하면, 상기 a) 단계에서 일회에 증착되는 절연막의 두께는 3 내지 12 nm 일 수 있다.
본 발명의 실시예에 의하면, 상기 b) 단계의 플라즈마 에너지가 상기 a) 단계의 플라즈마 에너지보다 낮은 것이 바람직하다.
본 발명의 바람직한 실시예에 의하면, 상기 a) 단계는 60 내지 100 와트, 상기 b)단계는 20 내지 60 와트의 플라즈마 에너지에서 실시될 수 있다.
본 발명의 바람직한 실시예에 의하면, 상기 플라즈마는 산소 또는 산소 함유 기체에 의해 여기될 수 있다.
본 발명의 바람직한 실시예에 의하면, 산소 함유 기체는 산소/헬륨, 산소/아르곤 및 산소/질소로부터 선택될 수 있다.
이하 본 발명은 보다 구체적으로 설명한다.
본 발명에 의한 절연막 증착 방법은 절연체 전구물질을 저온 증착하여 적정 두께의 산화막을 형성한 후 플라즈마를 처리를 반복적으로 실시함으로써 박막내 불순물을 제거하고 산화막의 치밀도를 향상시킴으로써 기존의 저온 증착 공정이 보유하고 있던 문제점을 해결한 것을 특징으로 한다.
저온 화학증착시 플라즈마를 열원으로 사용하는 플라즈마 화학증착법은 크게 두가지로 구분될 수 있는데, 직접 여기 플라즈마 화학증착법과 원거리 플라즈마 화학증착법이 있다. 전자는 기존에 널리 상용화된 방법이며, 후자는 전자의 방법에 있어서 플라즈마에 의해 기판이 손상되고 모든 반응기체가 분해되어 반응제어가 어려운 점 등의 단점을 보완하기 위한 방법이다. 즉, 원거리 플라즈마 화학증착법에서는 반응기체와 플라즈마 여기 기체가 각각 플라즈마 비형성 지역과 형성 지역으로 도입되므로, 플라즈마 내에서 분해되어 형성되는 기상 화학종들의 제어가 가능하다고 할 수 있다. 본 발명에 의한 절연막 증착 방법은 직접 여기 또는 원거리 플라즈마 화학증착법 모두 제한없이 적용가능하다.
도 1은 본 발명의 구체적인 실시 태양으로서 테트라에틸오르토실리케이트 (TEOS)를 저온 증착하는 경우를 설명한다. 먼저 TEOS를 1.2∼20 sccm의 유량으로 하여 80 와트의 플라즈마 에너지 인가하에서 적정 두께의 산화규소막을 증착한다. 이때 증착 온도는 상온∼250℃로 할 수 있기 때문에 플라스틱과 같이 내열성이 약한 기판에도 성공적으로 증착될 수 있다. 이후 약 1분간 반응기체를 퍼징한 후 플라즈마 에너지를 약 40와트로 낮추어 산소/헬륨 기체를 이용하여 플라즈마 처리한다. 플라즈마 처리 시간은 증착조건에 따라 결정되나, 바람직하게는 약 1분 정도이다. 이 단계는 전단계에서 증착된 산화막내 불순물을 제거하고 막질을 치밀하게 하기 위한 것이다. 산소 플라즈마 처리후 다시 TEOS를 적정 두께로 증착하고 플라즈마 처리하는 과정을 반복하여 원하는 두께의 절연막을 얻는다.
이하 본 발명의 실시예를 통하여 본 발명을 보다 구체적으로 설명한다.
<실시예 1>
플라즈마 화학증착 장치(오토전기사의 RF 플라즈마 ST-350)내에 플라스틱 기판을 설치한 후 챔버의 압력은 1 torr로 설정하였다. 증착온도는 50℃로 하였다. TEOS, 산소 및 헬륨의 유량은 각각 1.2 sccm, 200 sccm 및 120 sccm으로 하고 80 와트의 플라즈마 에너지를 인가하여, 기판 상에 6nm 두께의 산화규소막을 증착하였다. TEOS 공급을 중단하고 1분간 퍼징한 후 40 와트의 플라즈마 에너지로 산소 플라즈마 처리를 1분 동안 실시하였다. 1차 플라즈마 처리가 종료된 후 다시 TEOS를 공급하고 플라즈마 에너지를 80와트로 올려 6 nm의 산화규소막을 더 증착하였다. 그 후 전술한 바와 동일한 방법으로 산소 플라즈마 처리를 실시하는 방식으로 절연막의 두께가 100 nm로 될 때까지 상기 과정을 반복하였다.
<실시예 2∼5>
증착 온도를 각각 100, 150, 200 및 250℃로 한 것을 제외하고는 실시예 1과 동일한 방법으로 플라스틱 기판 상에 증착된 절연막을 얻었다.
<비교예 1∼5>
산소 플라즈마 처리를 실시하지 않고 한번에 100 nm의 절연막을 증착한 것을 제외하고는 실시예 1∼5와 동일한 방법으로 플라스틱 기재상에 증착된 산화규소 절연막을 얻었다.
막내 탄소 및 수소 함량에 대한 SIMS 분석결과
상기 실시예 및 비교예에서 제조된 절연막에 대하여 막내 탄소 및 수소 함량을 SIMS 분석(cameca TMS-6f)한 결과를 도 2에 나타내었다. 도 2에 의하면, 증착온도가 감소함에 따라 막내 탄소 및 수소 함량이 많아지는 것을 알 수 있다. 이는 낮은 증착온도에 의하여 TEOS의 반응이 완전히 이루어지지 않아 미반응 탄소 및 수소가 막내에 잔류하기 때문이다. 그러나, 증착중 주기적으로 산소 플라즈마 처리를 실시한 실시예의 경우는 이와 같은 미반응 탄소 및 수소의 함량, 즉 불순물의 함량이 크게 감소하였음을 알 수 있다.
절연막의 전기적 특성
도 3은 실시예 1 및 비교예 1에서 제조된 절연막에 대하여 커패시턴스-전압 특성을 분석한 결과이다(분석기기: HP 4275 multi-frequency LCR meter). 도 3으로부터, 절연막 증착 중 산소 플라즈마 처리를 주기적으로 실시한 실시예의 경우 히스테리시스 현상과 박막내 불순물 증에 의해 형성되는 커패시턴스 왜곡현상이 소멸되어 전기적으로 우수한 절연막이 형성되는 것을 확인할 수 있다. 또한, 커패시턴스 커브가 0 볼트 쪽으로 1 볼트 이상 이동하여 막내 존재하는 양의 전하를 띠는 불순물이 제거되었음을 보여준다.
이상의 결과로부터, 절연막의 저온 증착 후 주기적인 산소 플라즈마 처리를 반복하는 본 발명의 방법은 불순물 함량이 대폭 감소되고 전기적 특성 또한 우수하여 게이트용 절연막으로서도 손색없는 산화막을 저온에서 형성가능하여, 플라스틱과 같이 내열성이 약한 기판에 고품위의 절연막을 형성할 수 있도록 한다.
도 1은 본 발명의 실시예에 의한 공정을 설명하는 개략도이다.
도 2는 본 발명의 실시예 및 비교예에 의한 박막에 함유된 탄소 및 수소 불순물에 대한 SIMS(Secondary Ion Mass Spectroscopy) 분석 결과이다.
도 3은 본 발명에 실시예 및 비교예에 의한 박막에 대한 커패시턴스-전압 분석 결과이다.
Claims (10)
- a) 플라즈마에 의해 절연물질 전구체를 포함하는 반응기체를 기판 상에 증착하여 절연막을 형성하는 단계; 및b) 반응기체 공급을 중단하고 플라즈마 처리만을 단독으로 실시하는 단계;를 포함하며,절연막이 소정 두께에 도달할 때까지 상기 a) 및 b) 단계를 반복하는 절연막 증착 방법.
- 제1항에 있어서, 상기 기판은 플라스틱 재질인 것을 특징으로 하는 절연막 증착 방법.
- 제1항에 있어서, 상기 b)단계에서 반응기체 공급을 중단한 후 반응기체를 퍼징하는 단계를 더 포함하는 것을 특징으로 하는 절연막 증착 방법.
- 제1항에 있어서, 상기 a) 단계는 상온 내지 100℃에서 실시되는 것을 특징으로 하는 절연막 증착 방법.
- 제1항에 있어서, 상기 절연물질 전구체는 테트라에틸오르토실리케이트(TEOS), 테트라메틸오르토실리케이트(TMOS), 테트라프로필오르토실리케이트 (TPOS) 및 테트라부틸오르토실리케이트(TBOS)로 이루어진 군에서 선택되는 것을 특징으로 하는 절연막 증착 방법.
- 제1항에 있어서, 상기 a) 단계에서 일회에 증착되는 절연막의 두께는 3 내지 12 nm 인 것을 특징으로 하는 절연막 증착 방법.
- 제1항에 있어서, 상기 b) 단계의 플라즈마 에너지가 상기 a) 단계의 플라즈마 에너지보다 낮은 것을 특징으로 하는 절연막 증착 방법.
- 제1항에 있어서, 상기 a) 단계는 60 내지 100 와트, 상기 b)단계는 20 내지 60 와트의 플라즈마 에너지에서 실시되는 것을 특징으로 하는 절연막 증착 방법.
- 제1항에 있어서, 상기 플라즈마는 산소 또는 산소 함유 기체에 의해 여기되는 것을 특징으로 하는 절연막 증착 방법
- 제9항에 있어서, 상기 산소 함유 기체는 산소/헬륨, 산소/아르곤 및 산소/질소로 이루어진 군에서 선택되는 것을 특징으로 하는 절연막 증착 방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0022640A KR100480500B1 (ko) | 2002-04-25 | 2002-04-25 | 절연막의 저온 증착법 |
JP2003121920A JP2003332333A (ja) | 2002-04-25 | 2003-04-25 | 絶縁膜の低温蒸着法 |
US10/423,338 US20040022960A1 (en) | 2002-04-25 | 2003-04-25 | Method for preparing dielectric films at a low temperature |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0022640A KR100480500B1 (ko) | 2002-04-25 | 2002-04-25 | 절연막의 저온 증착법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030084125A KR20030084125A (ko) | 2003-11-01 |
KR100480500B1 true KR100480500B1 (ko) | 2005-04-06 |
Family
ID=29707681
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-0022640A KR100480500B1 (ko) | 2002-04-25 | 2002-04-25 | 절연막의 저온 증착법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20040022960A1 (ko) |
JP (1) | JP2003332333A (ko) |
KR (1) | KR100480500B1 (ko) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7253125B1 (en) | 2004-04-16 | 2007-08-07 | Novellus Systems, Inc. | Method to improve mechanical strength of low-k dielectric film using modulated UV exposure |
US9659769B1 (en) | 2004-10-22 | 2017-05-23 | Novellus Systems, Inc. | Tensile dielectric films using UV curing |
US7790633B1 (en) * | 2004-10-26 | 2010-09-07 | Novellus Systems, Inc. | Sequential deposition/anneal film densification method |
KR100567531B1 (ko) * | 2004-11-24 | 2006-04-03 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
US7510982B1 (en) | 2005-01-31 | 2009-03-31 | Novellus Systems, Inc. | Creation of porosity in low-k films by photo-disassociation of imbedded nanoparticles |
US8182884B2 (en) * | 2005-02-28 | 2012-05-22 | GM Global Technology Operations LLC | Process for application of a hydrophilic coating to fuel cell bipolar plates |
US8137465B1 (en) | 2005-04-26 | 2012-03-20 | Novellus Systems, Inc. | Single-chamber sequential curing of semiconductor wafers |
US8282768B1 (en) | 2005-04-26 | 2012-10-09 | Novellus Systems, Inc. | Purging of porogen from UV cure chamber |
US8454750B1 (en) | 2005-04-26 | 2013-06-04 | Novellus Systems, Inc. | Multi-station sequential curing of dielectric films |
US8889233B1 (en) | 2005-04-26 | 2014-11-18 | Novellus Systems, Inc. | Method for reducing stress in porous dielectric films |
US8980769B1 (en) | 2005-04-26 | 2015-03-17 | Novellus Systems, Inc. | Multi-station sequential curing of dielectric films |
WO2007138937A1 (en) | 2006-05-26 | 2007-12-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
DE102006046553A1 (de) * | 2006-09-28 | 2008-04-03 | Innovent E.V. | Verfahren zum Aufbringen silikatischer Schichten unter Normaldruck |
US8465991B2 (en) | 2006-10-30 | 2013-06-18 | Novellus Systems, Inc. | Carbon containing low-k dielectric constant recovery using UV treatment |
US20100267231A1 (en) * | 2006-10-30 | 2010-10-21 | Van Schravendijk Bart | Apparatus for uv damage repair of low k films prior to copper barrier deposition |
US7851232B2 (en) * | 2006-10-30 | 2010-12-14 | Novellus Systems, Inc. | UV treatment for carbon-containing low-k dielectric repair in semiconductor processing |
US10037905B2 (en) * | 2009-11-12 | 2018-07-31 | Novellus Systems, Inc. | UV and reducing treatment for K recovery and surface clean in semiconductor processing |
US8242028B1 (en) | 2007-04-03 | 2012-08-14 | Novellus Systems, Inc. | UV treatment of etch stop and hard mask films for selectivity and hermeticity enhancement |
US8211510B1 (en) | 2007-08-31 | 2012-07-03 | Novellus Systems, Inc. | Cascaded cure approach to fabricate highly tensile silicon nitride films |
US9050623B1 (en) | 2008-09-12 | 2015-06-09 | Novellus Systems, Inc. | Progressive UV cure |
WO2016057990A2 (en) * | 2014-10-10 | 2016-04-14 | Orthobond, Inc. | Method for detecting and analyzing surface films |
US10567949B2 (en) * | 2015-07-16 | 2020-02-18 | T-Mobile Usa, Inc. | MMS termination on different networks |
CN105386002B (zh) * | 2015-11-16 | 2017-12-05 | 三峡大学 | 一种非晶碳薄膜材料的低温制备方法 |
CN105648417B (zh) * | 2016-03-14 | 2017-12-22 | 三峡大学 | 一种利用低温化学气相沉积技术制备非晶碳薄膜的方法 |
US9847221B1 (en) | 2016-09-29 | 2017-12-19 | Lam Research Corporation | Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing |
US11081364B2 (en) * | 2019-02-06 | 2021-08-03 | Micron Technology, Inc. | Reduction of crystal growth resulting from annealing a conductive material |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04276625A (ja) * | 1991-03-05 | 1992-10-01 | Seiko Instr Inc | 半導体装置の製造方法 |
JPH08203893A (ja) * | 1995-01-27 | 1996-08-09 | Nec Corp | 半導体装置の製造方法 |
KR20030002120A (ko) * | 2001-06-30 | 2003-01-08 | 주식회사 하이닉스반도체 | 자기저항식 랜덤 액세스 메모리용 절연막 형성 방법 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0617440B1 (en) * | 1993-03-25 | 1997-03-05 | Matsushita Electric Industrial Co., Ltd. | Laminated thin film capacitor and method for producing the same |
US5846649A (en) * | 1994-03-03 | 1998-12-08 | Monsanto Company | Highly durable and abrasion-resistant dielectric coatings for lenses |
JP3429171B2 (ja) * | 1997-11-20 | 2003-07-22 | 東京エレクトロン株式会社 | プラズマ処理方法及び半導体デバイスの製造方法 |
US6593247B1 (en) * | 1998-02-11 | 2003-07-15 | Applied Materials, Inc. | Method of depositing low k films using an oxidizing plasma |
-
2002
- 2002-04-25 KR KR10-2002-0022640A patent/KR100480500B1/ko not_active IP Right Cessation
-
2003
- 2003-04-25 US US10/423,338 patent/US20040022960A1/en not_active Abandoned
- 2003-04-25 JP JP2003121920A patent/JP2003332333A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04276625A (ja) * | 1991-03-05 | 1992-10-01 | Seiko Instr Inc | 半導体装置の製造方法 |
JPH08203893A (ja) * | 1995-01-27 | 1996-08-09 | Nec Corp | 半導体装置の製造方法 |
KR20030002120A (ko) * | 2001-06-30 | 2003-01-08 | 주식회사 하이닉스반도체 | 자기저항식 랜덤 액세스 메모리용 절연막 형성 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20030084125A (ko) | 2003-11-01 |
US20040022960A1 (en) | 2004-02-05 |
JP2003332333A (ja) | 2003-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100480500B1 (ko) | 절연막의 저온 증착법 | |
US7964241B2 (en) | Film formation method and apparatus for semiconductor process | |
US7192626B2 (en) | Methods for producing silicon nitride films and silicon oxynitride films by thermal chemical vapor deposition | |
US7462571B2 (en) | Film formation method and apparatus for semiconductor process for forming a silicon nitride film | |
US7351668B2 (en) | Film formation method and apparatus for semiconductor process | |
US8343594B2 (en) | Film formation method and apparatus for semiconductor process | |
US7651730B2 (en) | Method and apparatus for forming silicon oxide film | |
George et al. | Atomic layer controlled deposition of SiO2 and Al2O3 using ABAB… binary reaction sequence chemistry | |
KR100408733B1 (ko) | 박막 증착 방법 | |
KR100539274B1 (ko) | 코발트 막 증착 방법 | |
US8440268B2 (en) | Method and apparatus for growing plasma atomic layer | |
US20090011145A1 (en) | Method of Manufacturing Vanadium Oxide Thin Film | |
KR100734393B1 (ko) | 실리콘 박막의 원자층 증착 방법 | |
KR20180010994A (ko) | 플라즈마 원자층 증착법을 이용한 실리콘 질화 박막의 제조방법 | |
JP2789587B2 (ja) | 絶縁薄膜の製造方法 | |
JPH01143221A (ja) | 絶縁薄膜の製造方法 | |
KR100773123B1 (ko) | 2단계 증착에 의한 다결정 실리콘 박막의 형성 방법 | |
KR100734854B1 (ko) | 바나듐이산화물 박막의 제조방법 | |
KR20020025004A (ko) | 반도체 박막을 형성하는 공정 및 장치 | |
JPS62228471A (ja) | 堆積膜形成法 | |
KR20090033665A (ko) | 열처리 공정 없는 플라스마 원자층 증착법을 이용한 금속실리사이드 박막의 제조방법 | |
KR20040096337A (ko) | 피이사이클 시브이디법을 이용한 반도체소자의 제조방법 | |
WO2004017397A1 (ja) | 半導体装置の製造方法 | |
KR100451507B1 (ko) | 반도체 소자의 제조방법 | |
JPH04354879A (ja) | 金属酸化膜の形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090324 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |