KR20090033665A - 열처리 공정 없는 플라스마 원자층 증착법을 이용한 금속실리사이드 박막의 제조방법 - Google Patents

열처리 공정 없는 플라스마 원자층 증착법을 이용한 금속실리사이드 박막의 제조방법 Download PDF

Info

Publication number
KR20090033665A
KR20090033665A KR1020070098812A KR20070098812A KR20090033665A KR 20090033665 A KR20090033665 A KR 20090033665A KR 1020070098812 A KR1020070098812 A KR 1020070098812A KR 20070098812 A KR20070098812 A KR 20070098812A KR 20090033665 A KR20090033665 A KR 20090033665A
Authority
KR
South Korea
Prior art keywords
metal
precursor
plasma
thin film
metal silicide
Prior art date
Application number
KR1020070098812A
Other languages
English (en)
Other versions
KR100920455B1 (ko
Inventor
이한보람
손종역
김형준
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020070098812A priority Critical patent/KR100920455B1/ko
Publication of KR20090033665A publication Critical patent/KR20090033665A/ko
Application granted granted Critical
Publication of KR100920455B1 publication Critical patent/KR100920455B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides

Abstract

본 발명은 플라스마 원자층 박막 증착 방법(plasma-enhanced atomic layer deposition, PE-ALD)을 사용하여 반도체 소자의 금속 실리사이드(metal silicide) 콘택트를 열처리 없이 직접 형성하는 방법을 제공한다.
본 발명에 따르면, 자연 산화막(native oxide)을 제거한 반도체 기판 위에, 금속 전구체(metal precursor)와 암모니아 플라스마를 반응물로 사용하는 공정을 기본으로 사용하고, 실리콘 전구체로서 실란(SiH4) 가스를 부가적으로 첨부시켜 금속 실리사이드 박막을 형성시킨다. 본 발명에 따른 방법은 기존의 공정과 다르게 열처리 공정을 배제한 증착 방법이므로, 실리사이드 형성시에 실리콘 기판 소비 문제를 근본적으로 해결할 수 있을 뿐 아니라, PE-ALD 공정의 장점인 높은 단차 피복성(step coverage)의 장점을 활용할 수 있어, 향후 나노스케일 소자 제작시에 큰 장점을 지닌 공정으로 사용될 수 있다.
원자층 박막 증착 방법, 실리사이드, 반도체 소자 전극, 암모니아 플라스마

Description

열처리 공정 없는 플라스마 원자층 증착법을 이용한 금속 실리사이드 박막의 제조방법 {MANUFACTURING METHOD OF METAL SILICIDE THIN LAYER BY PLASMA-ENHANCED ATOMIC LAYER DEPOSITION WITHOUT ANNEALING}
본 발명은 반도체 소자 제조기술에 관한 것으로서, 보다 구체적으로는 반도체 소자의 제조 공정 중에서 콘택트(contact)를 형성하는데 적용되는 금속 실리사이드를 플라스마 원자층 증착법(PE-ALD법)을 이용하여 열처리 공정을 사용하지 않고 금속 실리사이드 박막을 직접 증착하는 방법에 관한 것이다.
전통적으로 반도체 소자 전극의 낮은 접촉저항을 유지하기 위해 실리콘 기판과 물리적 화학적으로 친화도가 높은 금속 실리사이드를 사용해 왔다.
이러한 금속 실리사이드를 형성시키기 위한 방법으로, 종래 금속 박막을 소스, 드레인, 게이트 (source, drain, gate) 위에 증착한 뒤 열처리 방법(열적 확산 방법)을 통해 실리콘과 직접 반응을 시키는 방법이 알려져 있는데, 이와 같이 열적 확산반응에 기초한 종래의 방법은 일정량의 기판 실리콘의 소비를 필요로 한다.
그런데 소자의 크기가 감소함에 따라, 소스, 드레인 영역의 정션 깊이(junction depth)는 점점 얕아 지게 되는데, 이 경우 열처리 시에 정션 깊이 이 상으로 실리사이드가 형성되어 정션 누설(junction leakage)이 유발되는 이른바 "실리콘 기판 소비(Si consumption)" 문제가 대두 되고 있다.
실리콘 기판 소비에 따른 정션 누설의 문제점을 해결하기 위해서는, 근본적으로 열적 확산 공정 (열처리) 없이 금속 실리사이드를 직접 증착하는 공정이 필요하다.
이와 같이 금속 실리사이드의 직접 증착은 그 중요성에 불구하고 많은 연구가 이루어지지 않았다. 기존의 연구 중에서 금속 실리사이드를 화학기상 증착법(chemical vapor deposition, CVD)을 통해 직접 증착하는 방법은 높은 반응성을 위해 금속 전구체로서 염소(Cl)와 같은 할라이드(halide) 계열 원소가 포함된 전구체를 사용하였다.
그런데, 이 방법에 의하면 증착 후 박막 내부에 미량의 염소(Cl)가 존재할 수 있으며, 이는 소자 작동시에 심각한 악영향을 줄 수 있다. 따라서 금속 유기 전구체(metal organic precursor)를 사용하는 것이 바람직하지만, 낮은 반응성 때문에 공정온도를 600 ℃ 이상으로 높여야 하는 문제점이 있다.
본 발명은 전술한 종래 기술의 문제점을 해결하기 위해 창안된 것으로, 반도체 소자의 콘택트용으로 사용되는 금속 실리사이드 박막을 열처리 공정을 사용하지 않고 직접적으로 증착할 수 있으며, CVD법에서와 같이 잔류 염소에 따른 소자 특성의 저하를 방지할 수 있는 금속 실리사이드 박막의 제조방법을 제공하는 것을 과제로 한다.
상기 과제를 해결하기 위해 본 발명은, PE-ALD법을 이용한 금속 실리사이드 박막의 제조방법으로서, 금속 전구체를 원자층 증착 장비에 투입하여 반도체 기판상에 흡착시킨 후 이를 가스 플라스마를 통해 금속으로 환원시키고, 환원된 금속을 실리콘을 포함한 물질과 반응시킴으로써 금속 실리사이드를 형성하는 것을 특징으로 하는 금속 실리사이드 박막의 제조방법을 제공한다.
즉, 본 발명은 플라스마 원자층 증착법을 사용하여 금속을 미세하게 적층해나가면서 외부에서 주입된 실리콘을 포함한 물질을 통해 금속 실리사이드를 형성하도록 함으로써, 종래의 금속 실리사이드 제조방법에서 요구되었던 열처리 공정(annealing 공정)을 배제함과 동시에 "실리콘 기판 소비"를 없애는 것을 기술적 사상으로 한다. 더욱이 본 발명에서 금속 실리사이드를 제조하기 위해 사용한 PE-ALD법은 단차 피복성이 우수하기 때문에 나노 스케일 소자의 제조에 큰 이점을 제공할 수 있게 된다.
한편, 상기 금속의 환원과 실리콘을 포함한 물질과의 반응은, 구체적으로 (a) 소정의 온도로 가열된 반도체 기판상에 금속 전구체를 투입하여 흡착시키는 단계와, (b) 퍼징 가스를 통해 흡착되지 않은 금속 전구체를 제거하는 단계와, (c) 상기 금속 전구체의 금속을 환원시키는 가스 플라스마와 실리콘을 함유한 물질의 혼합물을 투입하는 단계와, (d) 퍼징 가스를 통해 잔존하는 상기 혼합물을 제거하는 단계로 이루어진 사이클의 반복에 의해 행해질 수 있다.
또한, 상기 금속의 환원과 실리콘을 포함한 물질과의 반응은, 가스 플라스마의 도입과 실리콘을 함유한 물질의 도입을 분리한, (a) 소정의 온도로 가열된 반도체 기판상에 금속 유기물 전구체를 투입하여 흡착시키는 단계와, (b) 퍼징 가스를 통해 흡착되지 않은 금속 유기물 전구체를 제거하는 단계와, (c) 상기 금속 유기물 전구체의 금속을 환원시키는 가스 플라스마를 투입하는 단계와, (d) 퍼징 가스를 통해 상기 가스 플라스마를 제거하는 단계와, (e) 실리콘을 포함한 물질을 투입하여 환원된 금속과 반응시키는 단계와, (f) 퍼징 가스를 통해 반응되지 않은 실란을 제거하는 단계를 포함하는 사이클의 반복에 의해 행해질 수도 있다.
또한, 상기 실리콘을 포함한 물질은 실란(silane)을 포함하여 PE-ALD법에 적용될 수 있는 물질이면 어느 것이나 사용될 수 있다.
또한, 상기 금속 전구체는 코발트 전구체, 티타늄 전구체, 또는 니켈 전구체를 포함하며, 바람직하게는 금속 유기 전구체로서 이 전구체의 리간드(ligand)는 탄소, 수소 또는 질소를 포함한다.
또한, 상기 가스 플라스마는 금속을 환원시킬 수 있는 것이면 사용될 수 있 으며, 바람직하게는 암모니아 플라스마를 사용한다.
본 발명에 따른 금속 실리사이드 제조방법은, 열처리 공정 없이 금속 실리사이드를 형성할 수 있기 때문에, 소자 크기 감소에 따른 실리콘 기판 소비와 이에 의한 정션 누설의 문제를 원천적으로 해결할 수 있다. 이와 더불어 낮은 공정온도를 사용하기 때문에 미리 형성된 구조의 열적 안정화를 유지할 수 있다.
또한, 본 발명에 따른 금속 실리사이드 제조방법은, 단차 피복성이 우수한 ALD법을 사용하기 때문에 종횡비(aspect ratio)가 큰 콘택트 홀 내부에도 균일한 증착이 가능하므로, 입체적인 나노 사이즈의 패턴을 구비한 나노 소자의 제조에 큰 이점이 있다.
이하 첨부한 도면을 참조로 본 발명의 바람직한 실시예에 대해 설명한다. 그러나 본 발명의 기술적 사상 내에서 다양한 변형이 가능하며 하기 실시예에 한정되지 않는다.
[실시예 1]
도 1은 본 발명의 실시예 1에 따른 제조방법에 의해 코발트 실리사이드를 형성하는 공정도이다.
본 발명의 실시예 1은, 플라스마 원자층 증착법(Plasma Enhanced Atomic Layer Deposition)을 통해 코발트 실리사이드를 형성하는 방법으로, 4개의 스텝으로 구성된 사이클을 반복하는 것이다.
먼저, 상기 사이클을 수행하기 전에 실리콘 기판(Si(001))의 자연 산화막을 제거하고 300℃로 가열한다.
그리고 상기 사이클의 제 1 스텝에서는, 상기 가열된 실리콘 기판상에 기화된 코발트 금속 유기물 전구체(Co metal organic precursor)인 CoCp2(Co(C5H5)2)를 아르곤(Ar) 가스와 함께 3초간 투입시켜 준다. 이때 금속 유기물 전구체의 적절한 증기압을 얻기 위해, 전구체가 담긴 버블러 (bubbler)는 78℃로 가열되며, 아르곤 가스의 유량은 50 sccm으로 유지된다.
제 2 스텝에서는, 실리콘 기판 위에 물리적 또는 화학적으로 흡착된 금속 유기물 전구체를 제외한 잉여 전구체를 아르곤 퍼징 가스(purging gas) 50 sccm을 3초간 투입시켜 제거한다.
제 3 스텝에서는, 암모니아 플라스마와 모노실란(SiH4) 가스를 혼합하여 노출시켜 흡착된 전구체를 환원시킴과 동시에 코발트와 실리콘의 반응을 유도한다. 이때, 플라스마의 형성은 원격 형태(remote type)를 띠고 있으며, 상부에서 투입된 암모니아 가스가 금 (Au)도금된 RF coil이 감긴 석영 관(quartz tube) 내부를 통과하면서 고주파 (RF, 13.56 MHz)교류 전원에 의해 플라스마 상태로 형성되게 되며, 형성된 암모니아 플라스마는 석영관 하단과 연결된 메인 챔버에 위치한 실리콘 기판과 반응하게 된다. 이러한 형태는 소위 inductively coupled plasma (ICP) 라고 일컫는다. 암모니아의 유량은 200 sccm이고, 모노실란의 유량은 5 ~ 15 sccm이며, 플라스마의 power는 300W로서, 기본적인 노출 시간을 6초로 유지하였다.
마지막 제 4 스텝에서는 잉여 암모니아 가스를 아르곤 퍼징 가스를 사용하여 제거하며, 유량과 노출시간은 두 번째 스텝과 같은 조건으로 유지하였다.
이상과 같이 4개의 스텝으로 이루어진 사이클을 500회 반복하여 두께 약 10nm의 코발트 실리사이드(CoSi2) 박막을 형성하였다.
[실시예 2]
도 2는 본 발명의 실시예 1에 따른 제조방법에 의해 코발트 실리사이드를 형성하는 공정도이다.
도 2에 도시된 바와 같이, 본 발명의 실시예 2에서는 6개의 스텝으로 이루어진 사이클을 반복하여 코발트 실리사이드를 형성하는데, 실리콘 기판의 전처리 과정과 첫 번째와 두 번째 스텝은 실시예 1과 동일하다.
제 3 스텝에서는, 실시예 1과 달리 모노실란을 혼합하지 않고 암모니아 플라스마만을 실리콘 기판상에 투입하여, 실리콘 기판상에 흡착된 CoCp2(Co(C5H5)2)를 환원시킨다.
제 4 스텝에서는 잉여 암모니아 가스를 아르곤 퍼징 가스(purging gas) 50 sccm을 3초간 투입시켜 제거한다.
제 5 스텝에서는 실리콘 기판상에 모노실란 가스를 10 ~ 20 sccm의 유량으로 6초간 투입하여, 실리콘 기판상에 증착된 코발트와 반응하여 코발트 실리사이드가 형성되도록 한다.
제 6 스텝에서는 아르곤 퍼징 가스(purging gas) 50 sccm을 3초간 투입시켜 잉여 모노실란 가스를 제거한다.
이상과 같이 6개의 스텝으로 이루어진 사이클을 500회 반복하여 두께 약 10nm의 코발트 실리사이드(CoSi2) 박막을 형성하였다.
상기 제1 및 제2 실시예에 따른 제조방법에 의해 증착된 코발트 실리사이드 박막에 대해 XRD(X-ray diffraction) 및 XPS(X-ray photoelectron spectroscopy)를사용하여 분석하였으며, 도 3 내지 5는 그 결과를 나타내는 도면이다.
본 발명의 실시예 1에 의해 형성된 코발트 실리사이드 박막의 경우, 모노실란의 유량을 5, 10, 15 sccm 으로 다르게 한 3개의 시료에 대해 XRD분석을 한 결과, 도 3에 나타난 바와 같이, CoSi2(111) 피크가 28.8°(2θ) 부근에서 그리고 CoSi2(220) 피크가 47.9°(2θ) 부근에서 각각 확인되었다.
마찬가지로, 본 발명의 실시예 2에 의해 형성된 코발트 실리사이드 박막(모노실란의 유량은 20 sccm임)의 경우에도, 도 4에 나타난 바와 같이, CoSi2(111), (220) 피크와 더불어 CoSi2(200) 피크도 확인되었다.
즉, 본 발명의 실시예 1 및 2에 따른 제조방법에 의할 때, 열처리 공정을 수행하지 않아도 코발트 실리사이드 박막이 용이하게 형성됨을 알 수 있다.
보다 정확한 분석을 위하여, 본 발명의 실시예 1 및 2에 의해 형성된 박막의 시료와, 비교를 위하여 플라스마 원자층 증착법(PE-ALD법)을 이용해 증착한 순수 코발트 박막(비저항 10μΩcm)에 대해서 XPS 분석을 하였다.
도 5의 하단부에 표시된 순수한 코발트 스펙트럼과 비교해 보았을 때, 본 발명의 실시예 1 및 2의 스펙트럼은 모두 높은 결합에너지 쪽으로 치우친 결과를 나타냄을 확인할 수 있다. 변화된 결합에너지는 약 0.7 eV이며, 이것은 코발트가 CoSi2를 형성할 때 나타나는 결합에너지 변화량과 일치함을 알 수 있다.
이상과 같은 XRD와 XPS결과로부터 본 발명의 실시예 1 및 2에 의해 증착된 박막은 코발트 실리사이드 박막임을 알 수 있다.
도 1은 본 발명의 실시예 1에 따른 제조방법에 의해 CoSi2 박막을 형성하는 공정을 나타내는 공정도이다.
도 2는 본 발명의 실시예 2에 따른 제조방법에 의해 CoSi2 박막을 형성하는 공정을 나타내는 공정도이다.
도 3은 본 발명의 실시예 1에 의해 형성된 CoSi2 박막의 XRD분석 결과를 나타내는 그래프이다.
도 4는 본 발명의 실시예 2에 의해 형성된 CoSi2 박막의 XRD분석 결과를 나타내는 그래프이다.
도 5는 본 발명의 실시예 1 및 2에 의해 형성된 CoSi2 박막과 PE-ALD법에 의해 형성된 순수한 코발트 박막에 대한 XPS 분석 결과를 나타내는 그래프이다.

Claims (8)

  1. PE-ALD법을 이용한 금속 실리사이드 박막의 제조방법으로서,
    금속 전구체를 원자층 증착 장비에 투입하여 반도체 기판상에 흡착시킨 후 가스 플라스마를 통해 금속으로 환원시키고, 환원된 금속을 실리콘을 포함한 물질과 반응시킴으로써 금속 실리사이드를 형성하는 것을 특징으로 하는 금속 실리사이드 박막의 제조방법.
  2. 제 1 항에 있어서, 상기 금속의 환원과 실리콘을 포함한 물질과의 반응은,
    (a) 소정의 온도로 가열된 반도체 기판상에 금속 전구체를 투입하여 흡착시키는 단계와,
    (b) 퍼징 가스를 통해 흡착되지 않은 금속 전구체를 제거하는 단계와,
    (c) 상기 금속 전구체의 금속을 환원시키는 가스 플라스마와 실리콘을 함유한 물질의 혼합물을 투입하는 단계와,
    (d) 퍼징 가스를 통해 잔존하는 상기 혼합물을 제거하는 단계로 이루어진 사이클의 반복에 의해 행해지는 것을 특징으로 하는 금속 실리사이드 박막의 제조방법.
  3. 제 1 항에 있어서, 상기 금속의 환원과 실리콘을 포함한 물질과의 반응은,
    (a) 소정의 온도로 가열된 반도체 기판상에 금속 유기물 전구체를 투입하여 흡착시키는 단계와,
    (b) 퍼징 가스를 통해 흡착되지 않은 금속 유기물 전구체를 제거하는 단계와,
    (c) 상기 금속 유기물 전구체의 금속을 환원시키는 가스 플라스마를 투입하는 단계와,
    (d) 퍼징 가스를 통해 상기 가스 플라스마를 제거하는 단계와,
    (e) 실리콘을 포함한 물질을 투입하여 환원된 금속과 반응시키는 단계와,
    (f) 퍼징 가스를 통해 반응되지 않은 실란을 제거하는 단계로 이루어진 사이클의 반복에 의해 행해지는 것을 특징으로 하는 금속 실리사이드 박막의 제조방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 실리콘을 포함한 물질은 실란인 것을 특징으로 하는 금속 실리사이드 박막의 제조방법.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 금속 전구체는 코발트 전구체, 티타늄 전구체, 또는 니켈 전구체인 것을 특징으로 하는 금속 실리사이드 박막의 제조방법.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 금속 전구체는 금속 유기 전구체로서 이 전구체의 리간드(ligand)는 탄소, 수소 또는 질소를 포함하는 것을 특징으로 하는 금속 실리사이드 박막의 제조방법.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 가스 플라스마는 암모니아 플라스마인 것을 특징으로 하는 금속 실리사이드 박막의 제조방법.
  8. 제 1 항 내지 제 3 항 중 어느 한 항에 기재된 방법에 의해 제조된 금속 실리사이드 박막을 포함하는 반도체 소자.
KR1020070098812A 2007-10-01 2007-10-01 열처리 공정 없는 플라스마 원자층 증착법을 이용한 금속실리사이드 박막의 제조방법 KR100920455B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070098812A KR100920455B1 (ko) 2007-10-01 2007-10-01 열처리 공정 없는 플라스마 원자층 증착법을 이용한 금속실리사이드 박막의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070098812A KR100920455B1 (ko) 2007-10-01 2007-10-01 열처리 공정 없는 플라스마 원자층 증착법을 이용한 금속실리사이드 박막의 제조방법

Publications (2)

Publication Number Publication Date
KR20090033665A true KR20090033665A (ko) 2009-04-06
KR100920455B1 KR100920455B1 (ko) 2009-10-08

Family

ID=40759870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070098812A KR100920455B1 (ko) 2007-10-01 2007-10-01 열처리 공정 없는 플라스마 원자층 증착법을 이용한 금속실리사이드 박막의 제조방법

Country Status (1)

Country Link
KR (1) KR100920455B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150094097A (ko) * 2014-02-10 2015-08-19 삼성전자주식회사 니켈 함유막을 포함하는 반도체 소자의 제조 방법
US9685527B2 (en) 2015-02-17 2017-06-20 Samsung Electronics Co., Ltd. Methods of forming metal silicide layers including dopant segregation

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269328B1 (ko) 1997-12-31 2000-10-16 윤종용 원자층 증착 공정을 이용하는 도전층 형성방법
KR100538806B1 (ko) * 2003-02-21 2005-12-26 주식회사 하이닉스반도체 에피택셜 ｃ49상의 티타늄실리사이드막을 갖는 반도체소자 및 그 제조 방법
US6943097B2 (en) * 2003-08-19 2005-09-13 International Business Machines Corporation Atomic layer deposition of metallic contacts, gates and diffusion barriers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150094097A (ko) * 2014-02-10 2015-08-19 삼성전자주식회사 니켈 함유막을 포함하는 반도체 소자의 제조 방법
US9685527B2 (en) 2015-02-17 2017-06-20 Samsung Electronics Co., Ltd. Methods of forming metal silicide layers including dopant segregation

Also Published As

Publication number Publication date
KR100920455B1 (ko) 2009-10-08

Similar Documents

Publication Publication Date Title
Kim Characteristics and applications of plasma enhanced-atomic layer deposition
US7560581B2 (en) Vapor deposition of tungsten nitride
US7655567B1 (en) Methods for improving uniformity and resistivity of thin tungsten films
KR100539274B1 (ko) 코발트 막 증착 방법
KR100480500B1 (ko) 절연막의 저온 증착법
EP1939323B1 (en) Cyclic chemical vapor deposition of metal-silicon containing films
US9546419B2 (en) Method of reducing tungsten film roughness and resistivity
EP1791988A2 (en) Atomic layer deposition of copper using surface-activating agents
TWI712606B (zh) 用於在反應腔室中將含鎢薄膜形成於基板上的製程、製備β-二酮酸鎢（ＩＶ）前驅物的方法以及具有式ＷＬ的化合物
CN112889132A (zh) 用于在衬底上形成钼薄膜的方法
US6933011B2 (en) Two-step atomic layer deposition of copper layers
WO2017203775A1 (ja) 薄膜形成用原料及び薄膜の製造方法
Oh et al. Growth mechanism of Co thin films formed by plasma-enhanced atomic layer deposition using NH3 as plasma reactant
JP2003209110A (ja) 金属酸窒化膜の製造方法および絶縁ゲート型電界効果トランジスタおよびその製造方法
KR100920455B1 (ko) 열처리 공정 없는 플라스마 원자층 증착법을 이용한 금속실리사이드 박막의 제조방법
JP2803556B2 (ja) バリアメタル層の形成方法
Gatineau et al. Deposition of highly pure ruthenium thin films with a new metal-organic precursor
KR100872799B1 (ko) 플라스마 원자층 증착법을 이용한 반도체 콘택트용 금속실리사이드 제조방법
KR102318818B1 (ko) 원자층 증착법을 통한 텅스텐 기반 고효율 태양광 흡수체 및 그 제조 방법
KR100601024B1 (ko) ＴｉＮ 확산방지막 형성방법
CN115874165A (zh) 一种铜薄膜的低温原子层沉积制备方法
KR20040050802A (ko) 반도체 소자의 확산방지막 형성방법
KR20240021770A (ko) 바나듐-함유 막의 증착
TW202306963A (zh) 利用Ru(I)前驅物選擇性沉積釕膜
KR20040096337A (ko) 피이사이클 시브이디법을 이용한 반도체소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee