JP2803556B2 - バリアメタル層の形成方法 - Google Patents

バリアメタル層の形成方法

Info

Publication number
JP2803556B2
JP2803556B2 JP6011870A JP1187094A JP2803556B2 JP 2803556 B2 JP2803556 B2 JP 2803556B2 JP 6011870 A JP6011870 A JP 6011870A JP 1187094 A JP1187094 A JP 1187094A JP 2803556 B2 JP2803556 B2 JP 2803556B2
Authority
JP
Japan
Prior art keywords
tin
film
substrate
thin film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6011870A
Other languages
English (en)
Other versions
JPH07221048A (ja
Inventor
祥雄 大下
陽一郎 沼沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6011870A priority Critical patent/JP2803556B2/ja
Priority to KR1019950001895A priority patent/KR950025880A/ko
Publication of JPH07221048A publication Critical patent/JPH07221048A/ja
Application granted granted Critical
Publication of JP2803556B2 publication Critical patent/JP2803556B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855After-treatment introducing at least one additional element into the layer
    • H01L21/76856After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、LSIの半導体装置に
おける接続孔に形成するバリアメタル層の形成方法に関
し、特にチタンナイトランド(窒化チタン:TiN)を
CVD法により埋め込んだバリアメタル層の形成方法に
関する。
【0002】
【従来の技術】LSI素子を構成する半導体装置におい
ては、配線工程における熱処理により接続孔底部で配線
材料であるアルミ(Al)等の金属と基板シリコン(S
i)が反応し、金属の下の拡散層と基板の間のpn接合
が破壊される問題が生じる。この問題を避けるため、A
lあるいはタングステン(W)などの高融点金属と基板
Siの間に、TiNを堆積させることが行われている。
これは、TiNは、900℃以上の高温でもSiとは反
応せず、さらに燐(P)やボロン(B)などのSi中の
不純物が拡散する事を抑制するため、コンタクト部にお
けるバリア層として用いることができるためである。
【0003】従来、このTiNバリア層形成のため、チ
タン(Ti)ターゲットとアルゴン(Ar)+窒素(N
2 )混合ガスを用いた反応性スパッタ法により接続部に
TiN薄膜を堆積させてきた。しかしながら、半導体装
置の微細化に伴い、配線接続孔の孔の直径が0.5ミク
ロン以下に狭くなり、かつ接続孔の直径に対する孔の深
さの比(アスペクト比)が大きくなってきた結果、反応
性スパッタ法により堆積させたTiN膜の段差被膜性の
劣化が問題となってきている。段差被膜性が劣化する
と、電極用の微細孔の底部には、TiNが成長せず孔上
部にTiN膜が堆積し、良好な電極が形成できない。そ
の結果、コンタクト不良などの問題が生じる。この問題
を回避するため、スパッタ粒子の方向性を制御したコリ
メートスパッタ法が開発されているが、半導体装置がよ
り微細化した場合には、従来のスパッタ法と同様、段差
被膜性が劣化する可能性がある。
【0004】本問題を解決するため、化学気相成長(C
VD)法によりTiN膜堆積技術が開発されている。こ
れは、気相中および基板表面での化学反応を利用し、接
続孔底部にTiN膜を堆積させる方法である。本CVD
法においては、Tiの原料ガスとして有機金属を用いる
有機金属CVD(MOCVD)法と塩化物を用いるクロ
ライド法に大別される。一般には、後者のクロライド法
により得られた膜の方が段差被膜性が良いとされ、例え
ば、Tiの原料としてTiCl4 、窒素の原料としてN
3 を使用し、加熱した基板上での原料ガスの熱分解お
よび還元反応を利用しTiN膜を堆積させる。
【0005】
【発明が解決しようとする課題】しかしながら、従来の
TiCl4 /NH3 ガス系を用いたCVD法によりTi
Nを堆積させた場合、膜中に塩素が残留する問題があ
る。特に、微細な接続孔の底部に良好に堆積できる条件
(ステップカバレッジが良好な条件)下でTiNを堆積
させると、10%程度の塩素が膜中に残る。逆に、膜中
の塩素量が少ない条件で堆積すると、接続孔底部にTi
Nを良好に堆積できない。すなわち、膜中の塩素量とス
テップカバレッジの良否は相反する関係にあり、残留塩
素量が少ないTiN薄膜を微細な接続孔の底部に良好に
堆積することは困難である。
【0006】接続孔に堆積したTiN膜中に残留する塩
素は、配線形成後に配線材料であるAl等の腐食の原因
となり、半導体装置の特性の劣化あるいは長期信頼性の
低下といった問題を引き起こす。このため、良好な埋め
込み形状を実現しながら、堆積膜中の塩素の少ないTi
N層を形成する事が、将来のより微細な半導体装置作成
のため強く要求されている。
【0007】従って、本発明の目的は、良好な埋め込み
形状が得られるTiの塩化物を原料ガスとして使用する
クロライドCVD法により堆積させたTiN膜中の残留
塩素濃度を低減し、かつ埋め込み形状が良好なTiN層
を形成することを特徴とするバリアメタル層の形成方法
を提供することである。
【0008】
【課題を解決するための手段】本発明の第一の特徴は、
窒素を含むプラズマを、前述のクロライド法により堆積
させたTiN膜に照射する事により、接続孔の底部に良
好な埋め込み形状を有して堆積させたTiN膜中の残留
塩素量を低減させるTiN薄膜の形成方法である。
【0009】本発明の第二の特徴は、前述の窒素を含む
プラズマのガスとして、N2 、NH3 、N2 4 ガスあ
るいはそれらの混合ガスを使用するTiN薄膜の形成方
法である。
【0010】本発明の第三の特徴は、前述のプラズマに
よるTiN薄膜の形成において、基板を加熱するTiN
薄膜の形成方法である。
【0011】本発明の第四の特徴は、N2 、NH3 、N
2 4 ガスあるいはそれらの混合ガス中で、前記TiN
薄膜を熱処理するTiN薄膜の形成方法である。
【0012】本発明の第五の特徴は、前記TiN膜を形
成する方法と、クロライド法によるTiN膜堆積とを交
互に繰り返す、TiN薄膜の形成方法である。
【0013】本発明の第六の特徴は、表面にTi塩化物
のみを供給し表面に塩化チタン層を形成した後、前記の
膜形成方法を行う工程を一単位とし、本工程を繰り返し
行う、TiN薄膜の形成方法である。
【0014】
【作用】前述のごとく、Ti原料として塩化物を用いる
クロライドCVD法により堆積させたTiN膜中には、
多量の塩素が残留する。これは、半導体装置作製のため
に一般に成長温度が低く抑えられる結果、十分に塩素を
還元離脱できない事による。さらにこの時、配線接続孔
を良好に埋め込む堆積条件下でTiNを堆積させた場合
には、より多くの塩素を構成元素として含む成膜種が膜
堆積に主に寄与する結果、埋め込み形状が悪い場合と比
較し、より多くの塩素が膜中に残留することになる。
【0015】上記問題を解決するため、本発明において
は、窒素を含むプラズマあるいは窒素を含む分子を、す
でにCVD法により堆積させたTiN表面に照射する。
この時、プラズマ中に存在する窒素イオン(あるいは窒
素原子)あるいは熱分解により生成された窒素原子が基
板表面に到達すると、TiとClの結合が破壊され、T
iN結合が新たに形成される。これは、TiNの標準生
成エンタルピの値が約80kcal/molであるのに
対し、TiとClとの結合エネルギーは約26kcal
/molと小さいため、より安定なTiN結合が形成さ
れるためである。解離した塩素が膜中から容易に離脱す
る結果、膜中の塩素量が低減する。
【0016】上記TiN膜改質に際し、表面に十分な窒
素が供給されている場合、膜中の残留塩素量の減少速度
を律速しているのは、窒素ラジカルあるいは窒素イオン
等のTiN膜中への拡散あるいは膜中からの塩素の拡散
離脱過程である。これらの拡散過程は、基板温度を上昇
させる事により促進される。しかし、改質を要するTi
N膜厚が厚い場合、あるいは製造工程の都合上基板温度
の上限が制限される場合、十分な膜質改善の効果が期待
できない。その際は、膜厚が薄い状態でTiN膜堆積を
一次中断し、前記膜改質を行い、再び膜を堆積させると
よい。膜厚が薄いため、前述の膜質改善方法により容易
に膜中の塩素濃度を減少させる事が可能となる。所定の
膜厚が得られるまで、上記膜堆積と膜改質を繰り返し行
う事により、厚いTiN膜中の塩素濃度を低温での改質
処理により十分減少させることが可能となる。
【0017】クロライドCVD法によるTiN膜堆積に
おいて、良好な埋め込み形状が得られる条件でTiN膜
を堆積させると、前述のようにTiCl4 等多くの塩素
を構成原子として含む分子が主に成長に寄与する。これ
らの分子は、反応性が低いため、TiN表面に一層吸着
するとそれ以上には吸着しない。これが、良好な埋め込
み形状が得られる理由の一つである。このようにTi塩
化物を表面に一層吸着させた後、Tiの原料ガスの供給
を停止する。その後、表面に窒素ラジカルあるいは窒素
イオンを供給すると、表面で効率よく塩素が解脱し、か
つTi−N結合が形成される。この場合、表面一層程度
にのみ存在する塩素を解脱させれば良く、先の改質処理
により効率よく塩素を解脱させることができる。さら
に、上記一回の工程により、ほぼ一層のTiNが形成さ
れるため、膜厚の制御性も非常によい。この結果、上記
工程を繰り返す事により、膜厚の制御性良く、膜中塩素
量の少ないTiN膜を、良好な埋め込み形状を実現しな
がら堆積することが可能となる。
【0018】
【実施例】次に、本発明について図面を参照して説明す
る。
【0019】本実施例は、MOSLSIの配線形成工程
に用いた例である。シリコン基板上にMOSトランジス
タを形成し、その上に酸化膜をCVD法で堆積し、ソー
ス・ドレイン拡散層の上の酸化膜を開口し、バリアメタ
ルとしてTiN薄膜を堆積し、その上にAl配線を形成
する(以上図示せず)。
【0020】実施例1 改質するためのTiN薄膜層は、TiCl4 /NH3
ス系を用いた低圧(LP)CVD法により、基板温度5
00℃でSi基板上に堆積させた。この時の成膜条件
は、良好な埋め込み形状が得られる条件とした。堆積さ
せたTiN膜中の塩素濃度を二次イオン質量分析(SI
MS)により定量した結果、膜中には約1021cm-3程度
の塩素が残留していた。
【0021】図1は本実施例においてTiN膜改質に使
用した平行平板型プラズマ装置の模式図である。本装置
は、上部電極11、下部電極12、ガス排気系13、N
2 ガス供給系14、基板加熱機構15、高周波電源1
6、および制御系17から構成されている。下部電極1
1上に基板18を保持した。その後、装置内部圧力3P
a、RF電力150W、N2 ガス流量20SCCMの条
件で、上部電極11と下部電極12の間に窒素プラズマ
を発生させた。約10分間、このプラズマ中にTi薄膜
を保持した後、取り出した。膜中の塩素濃度を二次イオ
ン質量分析を行った結果、TiN膜中の塩素濃度が堆積
後の値と比較し約1桁低下していた。
【0022】さらに、同じ条件のプラズマ中に基板を晒
している間、加熱機構15を用いて基板温度を300℃
に10分間保持した。その結果、加熱を行わなかった場
合と比較して、TiN膜中の塩素濃度がさらに1桁低下
した。本実施例においては、処理時間10分、基板温度
を300℃としたが、この時間及び温度に限るものでは
ない。要は、TiN膜中の塩素濃度が所定の濃度まで減
少するように、プラズマに晒す時間および基板温度を設
定すれば良い。
【0023】本実施例においては、TiN膜中の塩素量
を低減させるためN2 によるプラズマを用いたが、NH
3 あるいはN2 4 ガスあるいはそれらの混合ガスを用
いても同様な効果が得られる。
【0024】実施例2 図2は本発明の第二の実施例を説明するための、TiN
膜堆積装置の構成図である。本装置は、基板交換室21
とTiN成長用LPCVD装置22とTiN膜改質用プ
ラズマ装置23、基板搬送装置24から成っている。T
iN膜改質用プラズマ装置の基本構成は、実施例1と同
様である。まず初めに、基板交換室内に保持されている
基板25を、基板搬送装置24を用いてTiNCVD装
置に搬送した。TiCl4 /NH3 ガス系を用いて、成
長温度500℃、成長圧力300mmTorr、TiC
4 流量5SCCM、NH3 流量250SCCMの条件
で、TiN膜を約5nm堆積させた後、膜堆積を中断し、
基板をTiN膜改質用プラズマ装置23に搬送した。そ
の後、堆積させたTiN表面を基板温度300℃でN2
プラズマに1分間晒した。この時のプラズマ条件は実施
例1と同様とした。その後、再び基板をTiN成長用L
PCVD装置22に搬送しTiN膜を堆積させた。以上
の膜堆積とプラズマ処理操作を繰り返し行い、所定のT
iN膜厚が得られた後、基板交換室21に基板に取り出
した。上記プラズマ処理を行わないで、TiN堆積用L
PCVD装置のみを使用し連続的に成長させたTiN膜
中には約1021cm-3の塩素が残留していた。これに対し
て、成長を中断し窒素プラズマにより膜改質を行った結
果、約2桁程度TiN膜中の塩素量の低減が実現され
た。
【0025】本実施例においては、TiNを5nm堆積し
た後、300℃で窒素プラズマにより膜質の改善を行っ
たが、窒素プラズマ条件、プラズマ処理温度、一回の堆
積膜厚等は、TiN膜中の塩素濃度が所定の値となるよ
う適宜選択され得る。また、本実施例においては、Ti
の原料としてTiCl4 を用いたが、TiHCl3 等分
子中に塩素を含む分子を用いても同様な効果が得られ
る。
【0026】実施例3 装置としては、実施例2と同じ装置を使用した。TiN
膜堆積用LPCVD装置22において、TiCl4 /N
3 ガス系を用いてTiNを3nm堆積させた。堆積条件
は、実施例2と同じとした。その後、基板25をTiN
膜改質用プラズマ装置23に搬送した。ただし、本実施
例においては、TiN膜改質のために窒素プラズマでは
なく、NH3 ガスを使用した。400℃に加熱した基板
を、NH3 雰囲気(1Torr)中に保持し、約5分間
膜質の改善を行った。その後、実施例2と同様TiN成
長用LPCVD装置22に搬送した。以上の膜堆積およ
び加熱による膜改質処理工程を繰り返し行い、必要な膜
厚を有したTiN層を形成した。堆積させた膜中の塩素
量を測定した結果、膜改質処理にプラズマを使用した場
合と同等の量の塩素が膜中から除去された。
【0027】本実施例においては、NH3 ガスを使用し
たが、処理温度、処理時間を最適化することにより、N
2 あるいはN2 4 ガス、あるいは以上の混合ガスを使
用しても同様な効果が得られる。
【0028】実施例4 図3は本発明の第四の実施例を説明するための、TiN
膜堆積装置の構成図である。本装置は、基板31を保持
するサセプタ32、およびそれらを加熱する基板加熱機
構33、TiCl4 を供給するノズル34、TiCl4
ガス量を制御するTiCl4 流量ガス制御部35、NH
3 プラズマを発生するイオン化部36、NH3 流量制御
部37、プラズマを発生させるための高周波電源38、
装置内部を排気する排気系39、から構成される。基板
31には、通常の露光およびエッチング法により、幅
0.25μm 深さ1.0μm の電極用接続孔を形成し
た。
【0029】加熱機構33により400℃に加熱された
基板31の表面に、ノズル34からTiCl4 を約5秒
間供給した。この時、堆積装置内部の圧力は、排気系3
9により約3mmTorrに維持された。基板温度およ
び装置内圧力は、気相中においてTiCl4 がほとんど
熱分解する事無く基板表面に到達するよう決定した。本
工程により、基板表面にほぼ一分子層のTi塩化物層が
形成された。
【0030】次に、約5秒間装置内部の残留TiCl4
を排気した後、イオン化部36を用いてNH3 プラズマ
を発生させ基板表面を窒素を含むプラズマに晒した。こ
の時、基板にバイアスをかけ、効率的に窒素イオンを基
板表面に供給した。約5秒間基板をプラズマに晒した
後、NH3 プラズマの発生を停止し、窒素の基板表面へ
の供給を停止した。その後、約5秒間NH3 ガスを排気
した。以上の工程を行った結果、基板表面に約一分子層
のTiN層が形成された。
【0031】上記膜堆積、排気、膜改質、排気の四工程
を200回繰り返し行った後、堆積したTiNの膜厚、
膜中の塩素量、埋め込み形状を調べた。堆積したTiN
膜厚は、TiN約200層に対応した。また、膜中の塩
素濃度は、約1018cm-3程度であり、従来のTiN堆積
膜と比較して大幅に膜中残留塩素濃度が低減した。さら
に、場所に依存せず一層づつTiN層が堆積した結果、
接続孔底部と表面でのTiN膜厚に差がなく、良好な埋
め込み形状が得られた。
【0032】本実施例においては、TiCl4 供給時間
5秒、基板温度400℃、装置内圧力3mmTorrと
したが、TiCl4 等のTi塩化物が表面に一層吸着
し、それ以上吸着しないように適宜決定する。また、N
3 プラズマ発生の時間を5秒としたが、表面での十分
な窒化が得られるように適宜決定する。
【0033】この実施例ではTiNを形成するためにN
3 プラズマを用いたが、それに代えてNH3 ガスを流
す方法を用いてもよい。
【0034】なお実施例1〜3では、TiN膜を形成す
るのにLPCVD法を用いたが、プラズマCVD法を用
いてもよい。その際は最初Tiの塩化物ガスとアンモニ
アガス(あるいは窒素と水素)を流しておき、TiNが
所望の膜厚になったらTiの塩化物の供給を止め、アン
モニアだけを流せば本発明でいう窒素を含むプラズマの
照射になる。
【0035】具体的には、電子サイクロトロン共鳴(E
CR)を利用したCVDを例にとると、TiCl4 /N
3 を流量比で1:5、圧力7×10-4Torr、周波
数2.45GHzのマイクロ波を800W/cm2 、RF
バイアス500W/cm2 、磁場875Gaussであ
る。
【0036】
【発明の効果】以上説明したように本発明は、Tiの原
料として塩化物を用いたクロライドCVD法により堆積
させたTiN膜を窒素プラズマ等を用いて改質すること
により、残留塩素量が少なく、かつ良好な埋め込み形状
を有したTiNバリアメタル層を形成できるという効果
がある。
【図面の簡単な説明】
【図1】本発明の第一の実施例を説明するためのTiN
膜質改質装置を示す模式図である。
【図2】本発明の第二の実施例を説明するためのTiN
膜質改質および膜堆積装置を示す模式図である。
【図3】本発明の第四の実施例を説明するためのTiN
膜堆積装置を示す模式図である。
【符号の説明】
11 上部電極 12 下部電極 13 ガス排気系 14 ガス供給系 15 基板加熱機構 16 高周波電源 17 制御系 18 基板 21 基板交換室 22 TiN成長用LPCVD装置 23 TiN膜改質用プラズマ装置 24 基板搬送装置 31 基板 32 サセプタ 33 基板加熱機構 34 TiCl4 供給用ノズル 35 TiCl4 流量制御部 36 イオン化部 37 N2 流量制御部 38 高周波電源 39 排気系

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 Tiの塩化物を原料として化学気相成長
    法により所望の膜厚より薄いTiN薄膜を堆積し、窒素
    を含むプラズマをこの堆積膜に照射し、次いで前記のT
    iN堆積工程とそれに続くプラズマ照射工程を施し、こ
    れらの工程を繰り返して所望の膜厚のTiN膜を形成す
    ることを特徴とするTiN薄膜の形成方法。
  2. 【請求項2】 Tiの塩化物を基板上に一分子層供給し
    次いで窒素を含むプラズマを照射してTiNをほぼ一分
    子層形成する工程を、所望の膜厚になるまで続けること
    を特徴とする請求項1に記載のTiN薄膜の形成方法。
  3. 【請求項3】 半導体装置を構成する不純物拡散層上に
    絶縁膜を形成したあと拡散層上の絶縁膜を開口し、この
    開口部にバリアメタルとしてTiN薄膜を形成し、その
    上に配線材料を形成する際、TiN薄膜の形成に請求項
    1または2に記載の方法を用いるTiN薄膜の形成方
    法。
  4. 【請求項4】 窒素を含むプラズマを発生させるための
    ガスあるいは窒素を構成元素として含むガスとして、N
    2 ,NH3 ,N2 4 ガスの少なくとも一つを用いるこ
    とを特徴とする請求項1、2または3に記載のTiN薄
    膜の形成方法。
  5. 【請求項5】 基板を加熱しながら前記窒素を含むプラ
    ズマの照射を行うことを特徴とする請求項1、2、3ま
    たは4に記載のTiN薄膜の形成方法。
  6. 【請求項6】 基板を加熱しながらTiN薄膜を堆積す
    請求項1、2、3、4または5に記載のTiN薄膜の
    形成方法。
JP6011870A 1994-02-03 1994-02-03 バリアメタル層の形成方法 Expired - Lifetime JP2803556B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6011870A JP2803556B2 (ja) 1994-02-03 1994-02-03 バリアメタル層の形成方法
KR1019950001895A KR950025880A (ko) 1994-02-03 1995-02-03 장벽 금속층의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6011870A JP2803556B2 (ja) 1994-02-03 1994-02-03 バリアメタル層の形成方法

Publications (2)

Publication Number Publication Date
JPH07221048A JPH07221048A (ja) 1995-08-18
JP2803556B2 true JP2803556B2 (ja) 1998-09-24

Family

ID=11789765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6011870A Expired - Lifetime JP2803556B2 (ja) 1994-02-03 1994-02-03 バリアメタル層の形成方法

Country Status (2)

Country Link
JP (1) JP2803556B2 (ja)
KR (1) KR950025880A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6436819B1 (en) * 2000-02-01 2002-08-20 Applied Materials, Inc. Nitrogen treatment of a metal nitride/metal stack
US6548389B2 (en) 2000-04-03 2003-04-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
KR20020038054A (ko) * 2000-11-16 2002-05-23 박종섭 반도체 소자의 박막 형성 방법
KR20040006481A (ko) * 2002-07-12 2004-01-24 주식회사 하이닉스반도체 식각 및 증착장비의 항상성 개선방법
JP6086933B2 (ja) 2015-01-06 2017-03-01 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03135018A (ja) * 1989-10-20 1991-06-10 Hitachi Ltd 半導体装置の製造方法およびその装置

Also Published As

Publication number Publication date
KR950025880A (ko) 1995-09-18
JPH07221048A (ja) 1995-08-18

Similar Documents

Publication Publication Date Title
US7655567B1 (en) Methods for improving uniformity and resistivity of thin tungsten films
US7172792B2 (en) Method for forming a high quality low temperature silicon nitride film
US7972663B2 (en) Method and apparatus for forming a high quality low temperature silicon nitride layer
KR100748371B1 (ko) 금속질화물/금속 스택의 처리 방법
KR100539274B1 (ko) 코발트 막 증착 방법
US8048805B2 (en) Methods for growing low-resistivity tungsten film
US7262125B2 (en) Method of forming low-resistivity tungsten interconnects
US5508066A (en) Method for forming a thin film
US20030215570A1 (en) Deposition of silicon nitride
JP2001291682A (ja) 化学気相堆積により形成された窒化チタン膜のプラズマ処理
JPS6345373A (ja) ケイ素高含有ケイ化タングステンを付着させる方法
JPH1187341A (ja) 成膜方法及び成膜装置
US6933021B2 (en) Method of TiSiN deposition using a chemical vapor deposition (CVD) process
KR101022949B1 (ko) 고품질 저온 실리콘질화물층 형성 방법 및 장치
JPH08246152A (ja) 化学気相堆積により堆積された改良窒化チタン層および製造法
US6436820B1 (en) Method for the CVD deposition of a low residual halogen content multi-layered titanium nitride film having a combined thickness greater than 1000 Å
KR100539278B1 (ko) 코발트 실리사이드막 형성 방법 및 반도체 장치의 제조방법.
JPH08170174A (ja) TiN膜の形成方法
JP2803556B2 (ja) バリアメタル層の形成方法
JP2003022985A (ja) 半導体装置の製造方法およびその製造装置
JP3718297B2 (ja) 薄膜作製方法および薄膜作製装置
JPH09306870A (ja) バリア膜の形成方法
JP2677230B2 (ja) TiN膜の形成方法
JP4248056B2 (ja) Cvd法による金属銅薄膜作製方法およびcvd装置
KR100431306B1 (ko) 알루미늄산화막과 이트륨질산화막의 이중막으로 이루어진게이트산화막을 이용한 반도체 소자의 게이트 형성방법