KR20030002120A - 자기저항식 랜덤 액세스 메모리용 절연막 형성 방법 - Google Patents

자기저항식 랜덤 액세스 메모리용 절연막 형성 방법 Download PDF

Info

Publication number
KR20030002120A
KR20030002120A KR1020010038861A KR20010038861A KR20030002120A KR 20030002120 A KR20030002120 A KR 20030002120A KR 1020010038861 A KR1020010038861 A KR 1020010038861A KR 20010038861 A KR20010038861 A KR 20010038861A KR 20030002120 A KR20030002120 A KR 20030002120A
Authority
KR
South Korea
Prior art keywords
insulating film
forming
random access
access memory
film
Prior art date
Application number
KR1020010038861A
Other languages
English (en)
Inventor
안상태
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010038861A priority Critical patent/KR20030002120A/ko
Publication of KR20030002120A publication Critical patent/KR20030002120A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices

Abstract

본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 SiH4와 H2O2 반응 소스를 이용한 저압 화학기상 증착법을 이용하여 절연막을 형성함으로써, 저온에 형성 조건을 만족하면서도 갭-필 특성이 우수하고 막의 치밀성이 높은 MRAM용 절연막 형성 방법을 제공하는데 그 목적이 있다. 이를 위해 본 발명은, 소정 공정이 완료된 기판 상에 자성 터널링 접합층 및 보호막을 차례로 형성하는 제1단계; 전처리 공정을 통하여 상기 보호막을 평탄화하는 제2단계; 상기 보호막 상에 저압화학 기상 증착법에 의한 절연막을 형성하는 제3단계; 상기 제3단계 후 인-시튜 후처리 공정을 실시하는 제4단계; 상기 절연막 상에 캐핑 절연막을 형성하는 제5단계; 및 열처리하는 제6단계를 포함하여 이루어지는 자기저항식 랜덤 액세스 메모리용 절연막 형성 방법을 제공한다.

Description

자기저항식 랜덤 액세스 메모리용 절연막 형성 방법{METHOD FOR FABRICATING DIELECTRIC LAYER OF MAGNETIC RANDOM ACCESS MEMORY}
본 발명은 자기저항식 랜덤 액세스 메모리(Magnetic Random Access Memory; 이하 MRAM이라 함) 제조 방법에 관한 것으로, 특히 MRAM용 자성 터널링 접합층(Magnetic Tunneling Junction; 이하 MTJ라 함) 형성 방법에 관한 것이다.
최근 정보기기의 고속도 및 고밀도, 휴대화가 진행됨에 따라 거대 자기저항(Giant MagnetoResistance, GMR)을 이용한 비휘발성 메모리 소자 및 MR 헤드에 관한 연구가 활발히 진행되고 있다. 현재 활발히 진행되고 있는 비휘발성 메모리 소자로써 FRAM과 MRAM이 있으며, 이와 같은 비휘발성 메모리 소자의 적용분야는 거의 모든 휴대용 정보기기로 확대되고 있는 추세이다.
특히, MRAM이란 MR박막재료의 자화상태를 이용하여 정보를 기억하는 기억 소자로써, 비휘발성 및 방사 경도(Radiation hardness)등의 특성을 나타내는 차세대 메모리 소자로 현재 연구 개발이 진행중이며 일보는 상용화되고 있다.
MR박막재료는 MR현상이 나타나는 재료 및 메카니즘에 따라 AMR, GMR, TMR, CMR 등으로 분류되며, 특히 GMR 및 TMR 박막재료는 실용화에 가장 근접한 재료로 알려져 있다.
이하 MRAM과 TMR의 동작 메카니즘에 대해 표 1 및 도 1을 참조하여 상세하게 살펴 본다.
1) MRAM의 기본 원리
MRAM은 미소 자성체의 스핀을 정보원으로 하는 비휘발성 고체 메모리라고 할 수 있다. 기존 DRAM에 비해 자기자성소자의 자성스핀 방향전환을 위해 외부자계를 생성할 수 있는 장치가 하나 더 부가된 것이다. 따라서, 스핀의 방향만 변하면 기록재생신호가 생성되어 속도가 빠르고, 비휘발성이며, 구조가 간단하여 더욱 고집적이 가능한 이점이 있다.
2) MRAM의 기대되는 특징
MRAM은 무한대의 기록재생에 대해 열화가 없으며, 200℃ 정도의 고온에서도 동작하는 것으로 알려졌다. 따라서, 군사적 용도 및 우주항공 분야에 적합하며, 우주 공간에서의 방사 손상에 영향을 받지 않는 특징도 있다. 뿐만아니라, 30 nsec정도의 극히 짧은 시간 동안으로 고속 작동이 가능하며, 공정적으로 고집적화 및 고속화가 가능하고, 소비 에너지가 적으며, 비휘발성이므로 리부팅 및 데이터의 저장 안정성 면에서 기존 메모리에 비해 탁월한 특징이 기대된다.
MRAM DRAM Flash(FRAM) SRAM FeRAM
비휘발성 Yes No Yes No Yes
기록시간(㎱) 10 ∼ 50 50 20000 10 100 ∼ 130
재생시간(㎱) 10 ∼ 50 50 20 ∼ 110 10 100 ∼ 130
셀면적(상대치) 1이하 1 0.8 4 1.3
기록 반복 가능 회수 1015 1015 105 1015 1012
소비전력(Max)(mW) 10 ∼ 400 400 100 1100 2
표 1은 각 메모리들의 특성을 도시하고 있는 바, 표 1에 도시된 바와 같이, 모든 면에서 DRAM을 능가하며, FeRAM과는 소비전력만 조금 높을 뿐 다름 면에서 월등히 뛰어난 특성을 나타내는 것을 알 수 있다.
Tunneling MagnetoResistance (TMR)
도 1을 참조하면, TMR 현상은 절연층으로 분리된 강자성내의 이종스핀의 상태 밀도(Density of state)가 서로 다르기 때문에 발생한다. 두 강자성 스핀(Spin) 사이에 터널링(Tunneling) 확률은 두 전극의 상대적 자화방향에 의해 지배된다. 두 자성체의 자화방향이 같으면 한 전극의 점유된 상태 수와 다른 전극의 점유 가능한 상태 수가 최대로 일치되어 터널링 전류가 최대로 되고, 자화방향이 반대가 되면 터널링 전류가 최소가 된다.
따라서, 외부 자계에 따라 자성층간의 스핀배열의 평형, 반평형 상태로 변화하고 터널링 저항(전압)이 작거나 커지는 현상이 발생하며, 이러한 원리를 이용하여 기존 DRAM의 전하저장용 캐패시터를 대치한 저장셀(Storage cell)로써의 역할을 가능하게 한다.
TMR 재료는 다른 자기 저항(GMR, CMR 등) 재료에 비해 자기 저항비가 크고, 포화자계도 작으며, 전류가 CPP(Current Perpendicular to Plane) 모드로 흐르기 때문에 고집적이 가능하여 MRAM의 재료로 유리하다.
상기한 바와 같은 차세대 기억 소자로 예상되는 MRAM용 소자는 기본적으로 10㎚ 정도 되는 두 자성 박막 사이에 약 2㎚ 이하의 산화막 등의 3개의 핵심층으로 이루어지며, 자성 박막은 Co 또는 NiFe를 이용하는 바, 10㎚ 이하 두께의 자성 박막 및 2㎚ 이하의 산화막을 저온에서 증착할 필요가 있으며, 이때 전 웨이퍼 표면에서 원자 단위의 표면 거칠기 및 두께의 균일성(Uniformity)이 필수적이다.
한편, 반도체 제조 공정에서 종래의 절연막은 BPSG(Boro Phospho Silicate Glass), HDP(High Density Plasma) 산화막, APCVD(Ambient Pressure Chemical Vapor Deposition) O3-TEOS(TetraEthyl OrthoSilicate) 또는 SOG(Spin On Glass) 등이 사용되는 바, 좁은 간격의 패턴 사이를 내부 공극없이 채우는 평탄화 절연막으로 사용되어 왔으며, MRAM에서 스토리지(Storage)층 형성 후 사용되는 분리 절연막은 저온 공정이 가능하면서 패턴 사이의 공극이 없이 매립되는 특성을 요한다.
그러나, BPSG의 경우 800℃ 이상의 고온 공정이 필수적으로 사용되기에 MRAM으로의 적용은 부적합하며, HDP 산화막의 경우 플라즈마 손실(Damage) 및 매립 특성의 한계가 있고, SOD(Spin On Dielectric)의 경우 저온 공정은 가능하지만 후속막 안정성에 문제점을 내포하고 있다.
즉, HDP 산화막 등의 경우 MRAM의 스토리지층의 높이가 증가하거나, 폭이 줄어들어 종횡비(Aspect ratio)가 증가하게 되면 미세 패턴에 절연막을 절연막을 매립하는 것에는 한계가 있다. 반면, 유동성을 가진(Flowable)을 가진 절연막인 SOD 절연막의 경우 매립 특성은 우수하지만 후속 열공정의 한계와 콘택 형성시 패턴 등이 휘는 현상(Bowing)으로 후속 금속 등의 매립 특성을 저하시킨다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위한 것으로서, SiH4와 H2O2 반응 소스를 이용한 저압 화학기상 증착(Low Pressure Chemical Vapor Deposition; 이하 LPCVD라 함)법을 이용하여 절연막을 형성함으로써, 저온에 형성 조건을 만족하면서도 갭-필 특성이 우수하고 막의 치밀성이 높은 MRAM용 절연막 형성 방법을 제공하는데 그 목적이 있다.
도 1은 MRAM의 동작을 도시한 개략도,
도 2는 자성 터널링 접합층 구조를 도시한 단면도,
도 3은 MRAM의 층간 절연막이 형성된 구조를 도시한 단면도,
도 4는 본 발명에 따른 MRAM용 절연막 형성 방법을 도시한 플로우 챠트.
상기의 목적을 달성하기 위한 본 발명은, 소정 공정이 완료된 기판 상에 자성 터널링 접합층 및 보호막을 차례로 형성하는 제1단계; 전처리 공정을 통하여 상기 보호막을 평탄화하는 제2단계; 상기 보호막 상에 저압화학 기상 증착법에 의한 절연막을 형성하는 제3단계; 상기 제3단계 후 인-시튜 후처리 공정을 실시하는 제4단계; 상기 절연막 상에 캐핑 절연막을 형성하는 제5단계; 및 열처리하는 제6단계를 포함하여 이루어지는 자기저항식 랜덤 액세스 메모리용 절연막 형성 방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2는 자성 터널링 접합층(Magnetic Tunneling Junction; 이하 MTJ라 함) 구조를 도시한 단면도이다.
도 2를 참조하면, 기판(1) 상에 Ti 등의 배리어막(2)과 워드라인을 이루는 Al 등의 금속막(3)과 MTJ(4) 및 Al 등의 금속막(5)이 적층된 구조를 갖는다.
여기서, MTJ(4)는 Pt 등의 금속막(4a)과 NiFe 등의 자성체막(4b)과 FeMn 등의 반자성체막(4c)과 Co 등의 자성체막(4d)과 Al2O3 등의 절연막(4e)과 NiFe 등의 자성체막(4f) 및 Pt 등의 금속막(4g)가 적층된 구조를 갖는다.
도 3은 MRAM의 층간 절연막이 형성된 구조를 도시한 단면도이다.
도 3을 참조하면, 소정의 기판(1) 상에 Ti 등의 배리어막(2)과 예컨대, 워드라인인 Al 등의 하부 금속막(3)과 MTJ(4) 및 Al 등의 상부 금속막(5) 및 Al 등의 비트라인(7)이 절연막(6)에 의해 분리되어 있다.
도 4는 본 발명에 따른 MRAM용 절연막 형성 방법을 도시한 플로우 챠트이다.
도 4를 참조하면, MTJ와 상하부 전극을 형성하고 LPCVD에 의해 H2O2와 SiH4를반응소스를 이용한 저온 공정에 의한 절연막을 형성하는 바, 절연막 형성 전에 H2O2에 의한 하부등의 손실을 방지하기 위해 보호막을 형성한 후(31), 접착력과 평탄화 특성을 향상시키기 위해 플라즈마 처리 또는 세정 등의 전처리를 실시한다(32).
이어서, LPCVD에 의해 H2O2와 SiH4를 반응소스를 이용한 저온 공정에 의한 유동성을 갖는 절연막을 형성한 다음(33), 인-시튜(In-situ)로 절연막 내에 함유된 수분을 제거하기 위한 후처리를 실시하는 바(34), 후처리는 열처리와 플라즈마 처리를 포함한다.
캐핑(Capping) 절연막을 형성(35)하는 바, 이는 절연막의 두께가 두꺼운 경우의 문제점 또는 후속 공정에 대한 절연막의 안정성을 고려하기 위한 것이며, 막내에 잔류하는 수분을 제거하기 위해 MTJ가 견딜 수 있는 최대의 온도로 열처리를 실시(36)함으로써 MRAM의 절연막 형성이 완료된다.
구체적으로, 보호막의 형성(31)은, TEOS, SiH4, O2, O3, N2, N2O 또는 NH3등의 반응가스를 이용한 산화막, 질화막 또는 산화질화막을 이용하며, 상기 전처리(32) 중 플라즈마 처리는 절연막의 접착력 및 갭-필 특성 향상을 위해 CFxHy, SiCxHy, SiOxCy(x는 0 ∼ 4, y는 0 ∼ 12), Ar, He, N2, N2O, H2O2, NH3또는 O2가스를 적절히 혼합한 가스를 이용하며, 100W 내지 3KW의 파워를 이용하여 2초 내지 3분 동안 실시하는 바, 이러한 다종의 가스 플라즈마를 순차적으로 실시한다.
또한, 전처리(32) 공정 중 세정 공정은, 식각액과 완충액의 비율이 50:1 내지 70:1인 완충 산화막 식각제(Buffered Oxide Etchant; 이하 BOE라 함)를 이용한 세정, H2SO4와 H2O2수용액을 2:1 내지 5:1 부피 비율로 섞어 상온 ∼ 150℃의 온도에서의 세정, SC(Standard Cleaning)-1을 이용한 세정, SC-2를 이용한 세정, HF를 H2O와 5:1 내지 10:1로 묽게한 수용액을 이용한 세정 공정을 1회 이상 실시하여 보호막 표면에 잔류하는 불순물을 제거하며 기판 표면에 형성된 자연산화막을 제거한다.
LPCVD에 의한 절연막을 형성(33)은, SiH4, SiHa(CH3)b(a, b는 0 ∼4), H2O2, O2, H2O 및 N2O 반응 소스를 이용하여 -10℃ ∼ 100℃의 온도 및 1 Torr ∼ 100 Torr의 저압 하에서 실시함으로써, SiOxHy(x는 0 ∼ 3, y는 0 ∼ 1)막을 50Å ∼ 5000Å의 두께가 되도록 함으로써 홀 저면이 충분히 매립되도록 한다.
또한, 후처리(34) 중 플라즈마에 의한 후처리는 SiH4, SiHa(CH3)b(a, b는 0 ∼4), N2, NH3, O2, O3, Ar, He, Ne 또는 N2O 등의 가스를 적절히 혼합하여 5초 내지 3분 동안 실시하며, 열처리에 의한 후처리는 대기중, O2, N2, O3, N2O 또는 H2+O2등의 혼합가스 분위기 및 200℃ ∼ 850℃의 온도 하에서 5초 내지 5분 동안 실시함으로써, 절연막의 치밀화를 이루도록 한다.
캐핑 절연막을 형성(35)은 SiH4및 TEOS 등의 반응 소스를 이용하는 바, LPCVD, 플라즈마 화학기상 증착법(Plasma Enhanced Chemical Vapor Deposition; 이하 PECVD라 함), 상압 화학기상 증착법(Atmosphere Pressure Chemical Vapor Deposition; 이하 APCVD라 함) 또는 부압 화학기상 증착법(Sub-Atmospheric pressure Chemically Vapor Deposition; 이하 SACVD라 함)을 이용한다.
캐핑 절연막 형성 후의 열처리(36)는, O2, N2, O3, N2O 또는 H2+O2등의 혼합가스 분위기 및 200℃ ∼ 1200℃의 온도 하에서 5분 내지 1시간 동안 실시하거나, 300℃ ∼ 1200℃의 온도 하에서 1초 내지 60초간 급속열처리(Rapid Thermal Procrss; 이하 RTP라 함)를 실시함으로써 막내에 잔류하는 수분을 제거하며, 매립된 절연막의 치밀화를 이룰 수 있다.
상기한 바와 같이 이루어지는 본 발명은, LPCVD를 이용한 저온 공정을 통해 절연막을 형성함으로써 스토리지층의 자성체 자화 방향에 아무런 영향을 주지 않으면서, 절연막 형성 도중에 형성되는 실라놀(Silanol)이 유동성을 가지므로 패턴 사이의 매립과 평탄화 특성이 우수한 막을 형성할 수 있고, 저온 후처리를 통해 막내의 수분을 제거하며 치밀화를 이루도록 하여 두께가 증가되어도 후속 콘택 형성시 휘는 현상이 발생하지 않아 후속 공정의 마진을 높일 수 있음을 실시예를 통해 알아 보았다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명은, 절연막 형성시 스토리지층의 종횡비 증가에 상관 없이 홀 등을 공극없이 채움울 수 있어 소자의 신뢰성 및 집적도를 높일 수 있으며, 평탄화 특성이 우수하여 후속의 평탄화 공정을 생략할 수 있고, 후속 공정의 마진을 높일 수 있으므로, 궁극적으로 MRAM 소자의 수율 및 생산성 향상을 동시에 이룰 수 있는 탁월한 효과를 기대할 수 있다.

Claims (15)

  1. 반도체 소자 제조 방법에 있어서,
    소정 공정이 완료된 기판 상에 자성 터널링 접합층 및 보호막을 차례로 형성하는 제1단계;
    전처리 공정을 통하여 상기 보호막을 평탄화하는 제2단계;
    상기 보호막 상에 저압화학 기상 증착법에 의한 절연막을 형성하는 제3단계;
    상기 제3단계 후 인-시튜 후처리 공정을 실시하는 제4단계;
    상기 절연막 상에 캐핑 절연막을 형성하는 제5단계; 및
    열처리하는 제6단계
    를 포함하여 이루어지는 자기저항식 랜덤 액세스 메모리용 절연막 형성 방법.
  2. 제 1 항에 있어서,
    상기 제3단계의 절연막 형성은,
    SiH4, SiHa(CH3)b(a, b는 0 ∼4), H2O2, O2, H2O 및 N2O 반응 소스를 이용하는 것을 특징으로 하는 자기저항식 랜덤 액세스 메모리용 절연막 형성 방법.
  3. 제 2 항에 있어서,
    상기 제3단계의 절연막 형성은,
    -10℃ 내지 100℃의 온도 및 1 Torr 내지 100 Torr의 압력 하에서 실시하는 것을 특징으로 하는 자기저항식 랜덤 액세스 메모리용 절연막 형성 방법.
  4. 제 1 항에 있어서,
    상기 절연막은, 50Å ∼ 5000Å의 두께의 SiOxHy(x는 0 ∼ 3, y는 0 ∼ 1)인 것을 특징으로 하는 자기저항식 랜덤 액세스 메모리용 절연막 형성 방법.
  5. 제 1 항에 있어서,
    상기 제1단계의 보호막은, TEOS, SiH4, O2, O3, N2, N2O 또는 NH3등의 반응가스를 이용한 산화막, 질화막 또는 산화질화막 중 어느 하나인 것을 특징으로 하는 자기저항식 랜덤 액세스 메모리용 절연막 형성 방법.
  6. 제 1 항에 있어서,
    상기 전처리 공정은, 플라즈마 처리 또는 세정 공정 중 어느 하나인 것을 특징으로 하는 자기저항식 랜덤 액세스 메모리용 절연막 형성 방법.
  7. 제 6 항에 있어서,
    상기 플라즈마 처리는, CFxHy, SiCxHy, SiOxCy(x는 0 ∼ 4, y는 0 ∼ 12), Ar, He, N2, N2O, H2O2, NH3또는 O2중 적어도 하나의 가스를 이용하는 것을 특징으로 하는 자기저항식 랜덤 액세스 메모리용 절연막 형성 방법.
  8. 제 7 항에 있어서,
    상기 플라즈마 처리는, 100W 내지 3KW의 파워를 이용하여 2초 내지 3분 동안 실시하는 것을 특징으로 하는 자기저항식 랜덤 액세스 메모리용 절연막 형성 방법.
  9. 제 6 항에 있어서,
    상기 세정 공정은,
    식각액과 완충액의 비율이 50:1 내지 70:1인 완충 산화막 식각제를 이용한 세정, H2SO4와 H2O2 수용액을 2:1 내지 5:1 부피 비율로 섞어 상온 ∼ 150℃의 온도에서의 세정, SC(Standard Cleaning)-1을 이용한 세정, SC-2를 이용한 세정 또는 HF와 H2O를 5:1 내지 10:1로 묽게한 수용액을 이용한 세정 중 적어도 어느 하나의 세정을 실시하는 것을 특징으로 하는 자기저항식 랜덤 액세스 메모리용 절연막 형성 방법.
  10. 제 1 항에 있어서,
    상기 제4단계의 후처리는, 플라즈마 처리 또는 열처리 중 어느 하나인 것을 특징으로 하는 자기저항식 랜덤 액세스 메모리용 절연막 형성 방법.
  11. 제 10 항에 있어서,
    상기 플라즈마 처리는, SiH4, SiHa(CH3)b(a, b는 0 ∼4), N2, NH3, O2, O3, Ar, He, Ne 또는 N2O 중 적어도 어느 하나의 가스를 이용하여 5초 내지 3분 동안 실시하는 것을 특징으로 하는 자기저항식 랜덤 액세스 메모리용 절연막 형성 방법.
  12. 제 10 항에 있어서,
    상기 열처리는, 대기중, O2, N2, O3, N2O 또는 H2+O2중 어느 하나의 가스 분위기 및 200℃ ∼ 850℃의 온도 하에서 5초 내지 5분 동안 실시하는 것을 특징으로 하는 자기저항식 랜덤 액세스 메모리용 절연막 형성 방법.
  13. 제 1 항에 있어서,
    상기 제5단계의 캐핑 절연막을 형성은,
    SiH4및 TEOS의 반응 소스를 이용하여 저압 화학기상 증착법, 플라즈마 화학기상 증착법, 상압 화학기상 증착법 또는 부압 화학기상 증착법 중 어느 하나를 통해 이루어지는 것을 특징으로 하는 자기저항식 랜덤 액세스 메모리용 절연막 형성 방법.
  14. 제 1 항에 있어서,
    상기 제6단계의 열처리는, O2, N2, O3, N2O 또는 H2+O2중 적어도 어느 하나의 가스 분위기 및 200℃ ∼ 1200℃의 온도 하에서 5분 내지 1시간 동안 실시하는 것을 특징으로 하는 자기저항식 랜덤 액세스 메모리용 절연막 형성 방법.
  15. 제 1 항에 있어서,
    상기 제6단계의 열처리는, 300℃ ∼ 1200℃의 온도 하에서 1초 내지 60초간 실시하는 급속열처리인 것을 특징으로 하는 자기저항식 랜덤 액세스 메모리용 절연막 형성 방법.
KR1020010038861A 2001-06-30 2001-06-30 자기저항식 랜덤 액세스 메모리용 절연막 형성 방법 KR20030002120A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010038861A KR20030002120A (ko) 2001-06-30 2001-06-30 자기저항식 랜덤 액세스 메모리용 절연막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010038861A KR20030002120A (ko) 2001-06-30 2001-06-30 자기저항식 랜덤 액세스 메모리용 절연막 형성 방법

Publications (1)

Publication Number Publication Date
KR20030002120A true KR20030002120A (ko) 2003-01-08

Family

ID=27712754

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010038861A KR20030002120A (ko) 2001-06-30 2001-06-30 자기저항식 랜덤 액세스 메모리용 절연막 형성 방법

Country Status (1)

Country Link
KR (1) KR20030002120A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480500B1 (ko) * 2002-04-25 2005-04-06 학교법인 포항공과대학교 절연막의 저온 증착법
KR100615598B1 (ko) * 2004-07-19 2006-08-25 삼성전자주식회사 평탄화 절연막을 갖는 반도체 장치들 및 그 형성방법들
US8852960B2 (en) 2010-11-29 2014-10-07 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device and apparatus for fabricating the same
US9735351B2 (en) 2015-09-30 2017-08-15 Samsung Electronics Co., Ltd. Magneto-resistance random access memory device and method of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480500B1 (ko) * 2002-04-25 2005-04-06 학교법인 포항공과대학교 절연막의 저온 증착법
KR100615598B1 (ko) * 2004-07-19 2006-08-25 삼성전자주식회사 평탄화 절연막을 갖는 반도체 장치들 및 그 형성방법들
US8852960B2 (en) 2010-11-29 2014-10-07 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device and apparatus for fabricating the same
US9735351B2 (en) 2015-09-30 2017-08-15 Samsung Electronics Co., Ltd. Magneto-resistance random access memory device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
CN105845821B (zh) 工艺损害最小化的自对准磁阻式随机存取存储器(mram)结构
US9076720B2 (en) Magnetic random access memory and a method of fabricating the same
CN103066198B (zh) 一种新型的磁隧穿结器件及其制造方法
US20150069556A1 (en) Magnetic memory and method for manufacturing the same
JP2012009804A (ja) 半導体装置及びその製造方法
CN112186096B (zh) 一种磁性随机存储器及其制备方法
KR100552690B1 (ko) 균일한 두께의 터널링막을 갖는 ｍｔｊ층을 포함하는 자기램 및 그 제조방법
US7041603B2 (en) Method for producing magnetic memory device
CN108232008B (zh) 一种磁性随机存储器底电极接触及其制备方法
CN102956816A (zh) 孔洞在先的硬掩模限定
WO2019077661A1 (ja) トンネル磁気抵抗効果素子、磁気メモリ、内蔵型メモリ、及びトンネル磁気抵抗効果素子を作製する方法
CN1249815C (zh) 信息存储装置及其制造方法
JP2005515625A (ja) 低減された粗さを有する抵抗性メモリ素子
KR100445064B1 (ko) 자기저항식 랜덤 액세스 메모리 제조 방법
JP2010205931A (ja) 磁気記憶デバイスの製造方法及び磁気記憶装置
CN111613572A (zh) 一种磁性随机存储器存储单元及其外围电路的制备方法
CN103066199B (zh) 一种新型的磁隧穿结器件及其制造方法
KR101950004B1 (ko) 자기 소자
KR20030002120A (ko) 자기저항식 랜덤 액세스 메모리용 절연막 형성 방법
CN109994600B (zh) 一种磁性随机存储器的制作方法
US6465262B2 (en) Method for manufacturing a semiconductor device
US11121313B2 (en) Semiconductor structure and formation method thereof
CN111668368B (zh) 一种假磁性隧道结单元结构制备方法
CN111613571B (zh) 一种制作磁性随机存储器单元阵列的方法
JP4516004B2 (ja) 磁気記憶装置の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid