CN112186096B - 一种磁性随机存储器及其制备方法 - Google Patents

一种磁性随机存储器及其制备方法 Download PDF

Info

Publication number
CN112186096B
CN112186096B CN201910585767.8A CN201910585767A CN112186096B CN 112186096 B CN112186096 B CN 112186096B CN 201910585767 A CN201910585767 A CN 201910585767A CN 112186096 B CN112186096 B CN 112186096B
Authority
CN
China
Prior art keywords
etching
spin
orbit torque
bottom electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910585767.8A
Other languages
English (en)
Other versions
CN112186096A (zh
Inventor
张云森
郭一民
肖荣福
陈峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Information Technologies Co ltd
Original Assignee
Shanghai Information Technologies Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Information Technologies Co ltd filed Critical Shanghai Information Technologies Co ltd
Priority to CN201910585767.8A priority Critical patent/CN112186096B/zh
Publication of CN112186096A publication Critical patent/CN112186096A/zh
Application granted granted Critical
Publication of CN112186096B publication Critical patent/CN112186096B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明一种磁性随机存储器，包括由自旋轨道矩底电极、磁性隧道结多层膜和顶电极依次向上叠加的顶部钉扎结构，以构成垂直型磁性随机存储器；还包括提供SOT写入信号的第一端口、接入SL/BL信号的第二端口和提供STT写入信号和MRAM读取信号的第三端口，第一端口和第二端口分别接在自旋轨道矩底电极的底部两端，第三端口接在顶电极的顶端。磁性随机储存器及其制备方法，通过材料成分的遴选，制作工艺和材料结构优化，来增强自旋霍尔效应和/或界面拉什巴效应，同时，优化自旋霍尔角和SOT‑BE的电导率，以获得最佳的写操作速度和功耗。

Description

一种磁性随机存储器及其制备方法
技术领域
本发明涉及具有垂直各向异性(Perpendicular Magnetic Anisotropy，PMA)的磁性随机存储器(Magnetic Random Access Memory，MRAM)技术领域，具体为一种磁性随机存储器及其制备方法。
背景技术
近年来，采用磁性隧道结(Magnetic Tunnel Junction，MTJ)的MRAM被人们认为是未来的固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点，铁磁性MTJ通常为三明治结构，其中有磁性自由层(Free Layer，FL)，它可以改变磁化方向以记录不同的数据；位于中间的绝缘隧道势垒层(Barrier Layer，BL)；磁性参考层(Reference Layer，RL)位于隧道势垒层的另一侧，它的磁化方向不变，具体可以是由参考层(RL)、势垒层(BL)和自由层(FL)的依次向上叠加的底部钉扎(Bottom Pinned)结构或者是由自由层(FL)、势垒层(BL)和参考层(RL)的依次向上叠加的顶部钉扎(Top Pinned)结构，目前底部钉扎的结构较为流行。
为能在这种磁电阻元件中记录信息，建议使用基于自旋动量转移或称自旋转移矩(Spin Transfer Torque，STT)转换技术的写方法，这样的MRAM称为STT-MRAM，根据磁极化方向的不同，STT-MRAM又分为面内STT-MRAM和垂直STT-MRAM，后者有更好的性能，在具有垂直各向异性(PMA)的磁性隧道结(MTJ)中，作为存储信息的自由层，在垂直方向拥有两个磁化方向，即：向上和向下，在实际应用中，在读取信息或者空置的时候，自由层磁化矢量的方向保持不变；在写的过程中，如果有与现有不同状态的信号输入的时候，那么自由层磁化矢量的方向将会在垂直方向上发生180度的翻转，业界把这种空置状态之下，磁性存储器的自由层保持磁化矢量方向不变的能力叫做数据保存能力(Data Retention)或者热稳定性(Thermal Stability)，在不同的应用场景中要求不一样，对于一个典型的非易失存储器(Non-volatile Memory，NVM)的热稳定性要求是在125℃的条件可以保存数据10年。
更进一步地，数据保存能力(Data Retention)可以用下面的公式进行计算：
Figure BDA0002114527100000021
其中，τ为在热扰动条件下磁化矢量不变的时间，τ0为尝试时间，E为自由层的能量壁垒，kB为玻尔兹曼常数，T为工作温度。
热稳定性因子(Thermal Stability Factor)则可以表示为如下的公式：
Figure BDA0002114527100000022
其中，Keff为自由层的有效各向能量密度，V为自由层的体积，KV为体各向异性常数，Ms为自由层饱和磁化率，Nz垂直方向的退磁化常数，t为自由层的厚度，Ki为界面各向异性常数，CD为磁性随机存储器(MRAM)的关键尺寸(Critical Dimension，CD)，As为刚度积分交换常数。
更进一步地，λ为自由层磁化矢量翻转模式从磁畴翻模式转到反向畴成核/扩张模式转变的临界尺寸，实验表明当自由层的厚度较厚时表现为面内各向异性，较薄时，表现为垂直各向异性，KV一般可以忽略不计，而退磁能对垂直各向异性的贡献为负值，因此垂直各向异性完全来自界面效应(Ki)。
此外，随着磁性自由层的体积的缩减，写或转换操作需注入的自旋极化电流也越小，传统的PSTT-MRAM中，写操作的临界电流Ic0和热稳定性强相关，其关系可以表达如下的公式：
Figure BDA0002114527100000031
其中，α为阻尼系数，
Figure BDA0002114527100000032
为约化普朗克常数，η为自旋极化率。
如前所述，基于STT的自旋转移矩是目前MRAM的主流写入方法，然而，它也存在着难以克服的速度和势垒可靠性瓶颈，自旋转移矩的大小与自由层(FL)和参考层(RL)的磁化向量积呈正相关，写入之前，两个铁磁层的磁化方向几乎共线(平行或反平行)，主要靠热波动引发二者之间出现很小的夹角，所以在写入的初始阶段，自旋转移矩相对微弱，随着磁化翻转过程的进行，两个磁化向量夹角才逐渐增大，自旋转移矩得以增强，初始时，微弱的自旋转移矩导致了一个初始延迟(Incubation Delay)，限制了写入速度，通过增大写入电流可以减小初始延迟，但同时也增加了势垒击穿的概率，初始延迟的存在使STT-MRAM目前还难以满足高速缓存(比如：SRAM)的性能要求。
另外，作为磁性存储器(MRAM)的核心存储单元的MTJ，还必须和CMOS工艺相兼容，必须能够承受在400℃条件下的长时间退火。
发明内容
本发明针对现有技术存在的问题和不足，提供一种新型的磁性随机存储器及其制备方法。
本发明是通过下述技术方案来解决上述技术问题的：
本发明提供一种磁性随机存储器，其包括由自旋轨道矩底电极、磁性隧道结多层膜和顶电极依次向上叠加的顶部钉扎结构，以构成垂直型磁性随机存储器。
还包括提供自旋轨道矩(SOT)写入信号的第一端口、接入源汲线/位线(SL/BL)信号的第二端口和提供自旋转移矩(STT)写入信号和磁性随机存储器(MRAM)读取信号的第三端口，第一端口和第二端口分别接在自旋轨道矩底电极的底部两端，第三端口接在顶电极的顶端。
本发明还提供一种磁性随机存储器的制备方法，其包括以下步骤：
步骤一：提供表面抛光的带金属连线Mx的基底，并在基底上制作自旋轨道矩底电极通孔，x≥1；
步骤二：在自旋轨道矩底电极通孔之上，沉积自旋轨道矩底电极、磁性隧道结多层膜和顶电极膜层，磁性隧道结多层膜具有垂直各向异性的自由层、势垒层、参考层/合成反铁磁层依次向上叠加；
步骤三：图形化定义磁性隧道结图案，并对顶电极和合成反铁磁层/参考层进行刻蚀，并使刻蚀停止在势垒层之上；
步骤四：制备刻蚀势垒层和自由层的自对准侧墙掩模；
步骤五：以自对准侧墙为掩模，对势垒层和自由层进行刻蚀，并使刻蚀停止在自旋轨道矩底电极之上；
步骤六：图形化定义自旋轨道矩底电极图案，刻蚀并形成自旋轨道矩底电极；
步骤七：实现从顶电极到金属连线的有效连接。
在符合本领域常识的基础上，上述各优选条件，可任意组合，即得本发明各较佳实例。
本发明的积极进步效果在于：
本发明的磁性随机储存器及其制备方法，通过材料成分的遴选，制作工艺和材料结构优化，来增强自旋霍尔效应(Spin Hall Effect，SHE)和/或界面拉什巴效应(Interface Rashba-Edelstein Effect，IREE)，同时，优化自旋霍尔角(Spin Hall Angle，SHA-θSHA)和SOT-BE的电导率(σ)，以获得最佳的写操作速度和功耗。
附图说明
图1：本发明提供的一种磁性随机存储器，结构、读/写操作的示意图；
图2：本发明提供的一种磁性随机存储器的制备方法，提供表面抛光的带金属连线Mx(x≥1)的基底，并在其上制作SOT底电极通孔(SOT-BEV)之后的示意图；
图3:本发明提供的一种磁性随机存储器的制备方法，沉积自旋轨道矩底电极(SOT-BE)、磁性隧道结(MTJ)多层膜和顶电极(TE)之后的示意图；
图4:本发明提供的一种磁性随机存储器的制备方法，图形化定义磁性隧道结(MTJ)图案、刻蚀顶电极(TE)和部分磁性隧道结(MTJ)并使刻蚀停止在势垒层(BL)之上之后的示意图；
图5:本发明提供的一种磁性随机存储器的制备方法，制作自对准侧墙之后示意图；
图6:本发明提供的一种磁性随机存储器的制备方法，刻蚀势垒层(BL)和自由层(FL)之后示意图；
图7：本发明提供的一种磁性随机存储器的制备方法，刻蚀自旋轨道矩底电极(SOT-BE)之后示意图；
图8：本发明提供的一种磁性随机存储器的制备方法，连接顶电极(TE)到CMOS金属连线之后示意图。
图中：1、端口1；2、端口2；3、端口3；10、自旋轨道矩底电极(SOT、BE)；20、磁性隧道结(MTJ)；21、自由层(FL)；22、势垒层(BL)；23、参考层+合成反铁磁层；23A、参考层(RL)；23B、合成反铁磁层(SyAF)；30、顶电极；100、表面抛光的带CMOS金属连线Mx(x≥1)的基底；110、金属连线Mx(x≥1)层间电介质；120、金属连线Mx(x≥1)；210、自旋轨道矩底电极通孔(SOT-BEV)刻蚀阻挡层；220、自旋轨道矩底电极通孔(SOT-BEV)层间电介质；230、自旋轨道矩底电极通孔(SOT-BEV)；310、自旋轨道矩底电极(SOT-BE)；320、磁性隧道结(MTJ)多层膜；321、自由层(FL)；322、势垒层(BL)；323、势垒层+合成反铁磁层；330、顶电极(TE)；340、自对准侧墙；350、磁性隧道结(MTJ)层间电介质(I)；360、磁性隧道结(MTJ)层间电介质(II)；410、CMOS金属连接Mx+1或Mx+2(x≥1)层间电介质；420、顶电极通孔(TEV)和430、CMOS金属连接Mx+1或Mx+2(x≥1)。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1(图1(a)-1(d))所示为磁性随机存储器结构、读/写操作的示意图。
具体地，如图1(a)所示，具有STT/SOT的写入功能的MRAM存储单元，为三端器件，包括提供SOT写入信号的端口1(Terminal I)，接入SL/BL的端口2(Terminal II)，端口1和端口2接在自旋轨道矩底电极(SOT-BE)的两端，提供STT写入信号和MRAM读取信号的端口3(Terminal III)，端口3接在顶电极(TE)30的顶端。
连接顶电极(TE)30的磁性隧道结(MTJ)20单元一般为圆柱型结构，其剖面圆的关键尺寸(Critical Dimension，CD)为：CD1(MTJ)；自旋轨道矩底电极(SOT-BE)10一般为长方体结构，在y方向上(宽)的关键尺寸(CD)为：CD2(SOT BE)，在z方向上(厚)的关键尺寸(CD)：CD3(SOT BE)。
其中，CD1(MTJ)≤CD2(SOT BE)，CD3(SOT-BE)根据具体材料不一样而尺寸有所差别。
其具体结构为：由自旋轨道矩底电极(Spin Orbit Torque Bottom Electrode，SOT-BE)10，磁性隧道结(MTJ)多层膜20(包括：自由层(Free Layer，FL)21，势垒层(BarrierLayer，BL)22，参考层(Reference Layer，RL)23A和合成反铁磁层(Synthetic Anti-ferromagnetic Layer，SyAF)23B)和顶电极(Top Electrode，TE)30依次向上叠加的顶部钉扎(Top Pinned)结构的垂直型MRAM。
其中，自旋轨道矩底电极(SOT-BE)10可以是由重金属(Heavy Metal，HM)材料组成，比如：Mo、Nb、Pd、Pt、Ta、W、Hf、Py、Re或它们的任意组合，或者由拓扑绝缘体(Topological insulators，TIs)组成，比如：Bi(1-x)Sex、Bi(1-x)Snx、Bi(1-x)Tex、BiSnxSey、BiSnxTey或BiSnxTey等，或者由过渡金属硫化物(Transition-metal Di-chalcogenide，TMDs)组成，比如：Mo(1-x)Sx或W(1-x)Tex等，甚至由二维电子气(Two-Dimensional ElectronGases，2DEGs)组成，比如：SrTiO3(STO)，LaAlO3(LAO)或STO/LAO等。
更进一步地，SOT-BE可以是TIs/HM或TMDs/HM等双层结构。
更进一步地，可以在SOT-BE工艺之后增添氧化工艺以获得氧化界面。
通过材料成分的遴选，制作工艺和材料结构优化，来增强自旋霍尔效应(SpinHall Effect，SHE)和/或界面拉什巴效应-埃德尔斯坦(Interface Rashba-EdelsteinEffect，IREE)，同时，优化自旋霍尔角(Spin Hall Angle，θSHA)和SOT-BE的电导率(σ)，以获得最佳的写操作速度和功耗。
如图1(a)-1(b)所示的为一个具有较佳的实施案例，其自旋霍尔角(SHA，θSHA)为负值，其材料可以选自Ta，W，β-Ta或β-W等。
如图1(c)，为本发明的SOT/STT-MRAM三端器件的读取过程示意图，在此过程中，端口1(Terminal I)不需要接入电流回路，只需把端口2(Terminal II)和端口3(TerminalIII)接入电流回路即可，在这种情形下，为两端器件。
在实际的操作过程中，只需要向端口3(Terminal III)通入微小的电流信号或电子流信号，就可以辨别MTJ20单元是处于高电阻还是低电阻状态，从而辨别MRAM的器件存储的“1”和“0”信号。
如图1(d)所示，为本发明的SOT/STT-MRAM三端器件的写入过程示意图，在此过程中，三个端口都需要接入电流回路。
在实际的操作过程中，比如：合成反铁磁层(SyAF)23B和参考层(RL)23A按照图1(a)所示的磁化矢量磁化，在写“0”的时候，端口1和端口3同时通入电子流信号，当写“1”的时候，端口1和端口3同时通入电流信号，从而完成“0”或“1”的写入。
本发明提供的一种磁性随机存储器的制备方法，即：三端器件SOT/STT-MRAM的具体形成步骤如下：
步骤1：提供表面抛光的带金属连线Mx(x≥1)120的基底100，并在其上制作SOT底电极通孔230，如图2(图2(a)-2(b))所示。
其中，金属连线Mx(x≥1)120为金属Cu；自旋轨道矩底电极通孔(SOT-BEV)刻蚀阻挡层210的材料为SiON、SiC、SiN或SiCN等；自旋轨道矩底电极通孔(SOT-BEV)层间电介质220为SiON、SiO2或低电介常数(Low-K)电介质。
更进一步地，低介电常数(Low-k)电介质是指介电常数(k)低于二氧化硅(k＝3.9)的材料，在具体实施时，Low-k材料可以是含氢硅酸盐(Hydrogen Silsequioxane，HSQ，k＝2.8～3.0)，含有Si-CH3官能基的含甲基硅酸盐类(Methylsilsesquioxane，MSQ，k＝2.5～2.7，综合含氢硅酸盐类HSQ和含甲基硅酸盐类MSQ所合成的混合式有机硅氧烷聚合物(Hybrid Organic Siloxane Polymer，HOSP)薄膜(k＝2.5)，多孔SiOCH薄膜(k＝2.3～2.7)，甚至可以采用超低介电常数(k<2.0)的多孔性硅酸盐(Porous Silicate)等有机类高分子化合物及介电常数(k)为1.9的多孔SiOCH薄膜。
自旋轨道矩底电极通孔(SOT-BEV)230的材料为W、WN、Ti、TiN、Ta、TaN、Ru或它们的任意组合，如果选择W作为SOT-BEV 230的填充材料的时候，其形成方法一般为化学气相沉积(Chemical Vapor Deposition，CVD)、物理气相沉积(Physical Vapor Deposition，PVD)、原子层沉积(Atomic Layer Deposition，ALD)或离子束沉积(Ion Beam Deposition，IBD)等，一般通常都会实现沉积一层Ti/TiN扩散阻挡层。
更进一步地，在SOT-BEV金属填充后，选用化学机械平坦化(Chemical MechanicalPlanarization，CMP)进行后续工艺，以使不同SOT-BEV有效的隔断，并同时保证足够高的局部表面粗糙度(RMS)，以达到沉积SOT-BE 310和磁性隧道结(MTJ)多层膜320的要求。
步骤2：沉积自旋轨道矩底电极(SOT-BE)310，磁性隧道结(MTJ)320多层膜和顶电极(TE)330膜层，如图3所示。
其中，自旋轨道矩底电极(SOT-BE)310一般由分子束外延(Molecular BeamEpitaxy，MBE)或者由物理气相沉积(Physical Vapor Deposition，PVD)的方式实现，其厚度：CD3(SOT-BE)根据组成材料不同而有所差别，其总厚度为2nm～100nm。
其形成材料可以由重金属(Heavy Metal，HM)组成，比如：Mo，Nb，Pd，Pt，Ta，W，Hf，Py，Re或它们的任意组合，或者由拓扑绝缘体(Topological insulators，TIs)组成，比如：Bi(1-x)Sex，Bi(1-x)Snx，Bi(1-x)Tex，BiSnxSey，BiSnxTey或BiSnxTey等，或者由过渡金属硫化物(Transition-metal Di-chalcogenide，TMDs)组成，比如：Mo(1-x)Sx或W(1-x)Tex等，甚至由二维电子气(Two-Dimensional Electron Gases，2DEGs)组成，比如：SrTiO3(STO)，LaAlO3(LAO)或STO/LAO等。
更进一步地，SOT-BE可以是TIs/HM或TMDs/HM等双层结构。
更进一步地，可以在SOT-BE工艺之后增添氧化工艺以获得氧化界面。
更进一步地，可以在其中添加平坦化工艺以获得更好的平坦度。
磁性隧道结(MTJ)320多层膜和顶电极(TE)330一般由物理气相沉积(PVD)的方式实现，磁性隧道结(MTJ)320一般具有垂直各向异性(PMA)的自由层(FL)321、势垒层(BL)322、参考层(RL)/合成反铁磁层(SyAF)323依次向上叠加。
其中，自由层(FL)321可变磁极化，其总厚度为0.7nm～3.0nm，一般由Co，Fe，Co/Gd/Co，CoB、FeB、CoFeB、CoFe/CoFeB、Fe/CoFeB，CoFeB/(Ta，W，Mo，Hf)/CoFeB，Fe/CoFeB/(W，Mo，Hf)/CoFeB或CoFe/CoFeB/(W，Mo，Hf)/CoFeB等组成，更进一步地可以选择CoFeB/(W，Mo，Hf)/CoFeB，Fe/CoFeB/(W，Mo，Hf)/CoFeB或CoFe/CoFeB/(W，Mo，Hf)/CoFeB结构。
更进一步地，可以在自由层(FL)321沉积之前，沉积一层缓冲层，其材料可以是MgO，Mg，ZnO，Al2O3，MgZnO，MgBO，MgAlO，(CoFeB，CoFe，Co，Fe，CoB，FeB)/MgO，或(CoFeB，CoFe，Co，Fe，CoB，FeB)/(W，Mo，Hf)/(CoFeB，CoFe，Co，Fe，CoB，FeB)/MgO等，其总厚度小于2nm。
势垒层(BL)322为非磁性金属氧化物，其总厚度为0.6nm～1.5nm，优选MgO，MgZnO，MgBO或MgAlO，更进一步可以选择MgO。
参考层(RL)的厚度为0.7nm～2.0nm，一般为Co，Fe，Ni，CoFe，CoB，FeB，CoFeB或它们的组合等。
更进一步地，在参考层之上，制作合成反铁磁层(SyAF)，其结构一般为[Co/(Pt，Pd或Ni)]mCo/(Ru，Ir或Rh)/Co[(Pt，Pd或Ni)/Co]n(其中，m≥0，单层Co，(Pt，Pd或Ni)和(Ru，Ir或Rh)的厚度小于1nm，更进一步地，Co和(Pt，Pd或Ni)的单层厚度可以在0.5nm之下，比如：0.10nm，0.15nm，0.20nm，0.25nm，0.30nm，0.35nm，0.40nm，0.45nm或0.50nm等)，并通过一层晶格隔断层实现参考层和合成反铁磁层(SyAF)之间的磁铁耦合，其组成材料一般为Ta，W，Mo，Hf，Fe，Co(Ta，W，Mo或Hf)，Fe(Ta，W，Mo或Hf)，FeCo(Ta，W，Mo或Hf)或FeCoB(Ta，W，Mo或Hf)等。
更进一步地，可以在合成反铁磁层(SyAF)沉积一层覆盖层，其材料可以是Ru，Mg，Ti，MgO，Al2O3，V，Cr或它们的任意组合等。
顶电极(TE)330的厚度为20nm～100nm，选择Ta、TaN、Ti、TiN、W、WN或他们的任意组合等以期在卤素电浆中获得更好刻轮廓。
步骤3：图形化定义磁性隧道结(MTJ)320图案，并对顶电极(TE)330和合成反铁磁层(SyAF)/参考层(RL)323进行刻蚀，并使刻蚀停止在势垒层(BL)322之上，如图4(图4(a)-4(b))所示。
作为三端器件的SOT/STT-MRAM，其MTJ320图案并不需要和自旋轨道矩底电极通孔(SOT-BEV)对齐，是一种off-axis(off-via)结构，和作为两端器件的STT-MRAM的on-axis(on-via)结构有明显的区别。
采用RIE工艺对顶电极(TE)330进行刻蚀，其中，顶电极刻蚀的气体主要是Cl2或CF4等，刻蚀之后采用RIE和/或湿法工艺除去残留的聚合物，以使图案转移到磁性隧道结的顶部。
采用反应离子刻蚀(Reactive Ion Etching，RIE)和/或者离子束刻蚀(IBE，IonBeam Etching)的方法完成对合成反铁磁层(SyAF)/参考层(RL)323的刻蚀，并使刻蚀停止在势垒层322之上。
其中，IBE主要采用Ne、Ar、Kr或者Xe等作为离子源，并可以添加少量的O2和/或N2等；RIE主要采用HCN，(CN)2，CH3CN，CH4/NH3，CH3OH/NH3，CH3CH2OH/NH3，CH3OH，CH4/Ar，C2H5OH，CH3OH/Ar或者CO/NH3等作为主要刻蚀气体。
更进一步地，采用IBE或RIE工艺对刻蚀之后顶电极/SyAF/RL侧壁进行修剪以去除侧壁损伤/沉积层，其气体为Ne，Ar，Kr或者Xe等。
或者采用IBE或RIE工艺对刻蚀之后顶电极/SyAF/RL侧壁进行修剪以去除侧壁损伤/沉积层进行氧化，其气体为O2，NO，CO或者N2O等。
步骤4：制备刻蚀势垒层(BL)322和自由层(FL)321的自对准侧墙掩模340，如图5(图5(a)-5(b))所示。
其中，自对准侧墙掩模340的材料刻蚀是SiO2，SiON，SiC，SiN或SiCN等，其制作过程可以采用单次沉积/刻蚀过程，也可以采用多次沉积/刻蚀过程。
更进一步地，沉积可以采用CVD，ALD或IBD等方式实现。
更进一步地，刻蚀可以采用IBE或RIE的方式实现，优选地采用RIE工艺，其主要刻蚀气体选自CF4，CHF3，CH2F2，CH3F，SF6，NF3，C2F6，C4F8，C4F6，CO，CO2，N2，NH3，Ar，O2或He等。
如果采用多次沉积/刻蚀过程，每次沉积的材料可以相同也可以不相同。
优选地，如果采用多次沉积/刻蚀工艺，第一层沉积材料为SiC，SiN或SiCN等。
严格控制工艺参数，以达到精确控制自对准侧壁掩模340的厚度d。
步骤5：以自对准侧墙340为掩模，对势垒层(BL)322和自由层(FL)321进行刻蚀，并使刻蚀停止在自旋轨道矩底电极(SOT-BE)310之上，如图6(图6(a)-6(b))所示。
刻蚀工艺可以采用IBE或RIE，其中，IBE主要采用Ne、Ar、Kr或者Xe等作为离子源，并可以添加少量的O2和/或N2等；RIE主要采用HCN，(CN)2，CH3CN，CH4/NH3，CH3OH/NH3，CH3CH2OH/NH3，CH3OH，CH4/Ar，C2H5OH，CH3OH/Ar或者CO/NH3等作为主要刻蚀气体。
步骤6：图形化定义自旋轨道矩底电极(SOT-BE)310图案，刻蚀并形成自旋轨道矩底电极(SOT-BE)310，如图7(图7(a)-7(b))所示。
其中，自旋轨道矩底电极(SOT-BE)310的X方向上的关键尺寸(CD):CD1(SOT BE)，要比相邻的两个自旋轨道矩底电极通孔(SOT-BEV)230的间距外加两个自旋轨道矩底电极通孔(SOT-BEV)230的关键尺寸(CD)之和来得大；自旋轨道矩底电极(SOT-BE)310的Y方向上的关键尺寸(CD)：CD2(SOT-BE)，一般要比MTJ320的关键尺寸(CD)大。
在X方向上的CD1(SOT-BE)，在Y方向上的CD2(SOT-BE)和在Z方向上的CD3(SOT-BE)以及SOT-BE310的形成材料/具体工艺(包括SOT-BE/FL界面工艺)决定了SOT-BE的特性。
其中，磁性隧道结(MTJ)层间电介质(I)350一般为SiO2，SiON或低电介常数(low-k)电介质，优选地，在沉积之前，都会沉积一层SOT-BE刻蚀阻挡层，其材料为SiC，SiN或SiCN等。
其中，刻蚀工艺一般可以采用IBE或RIE等方式，根据SOT-BE的具体材料成分选择不同主刻蚀气体。
步骤7：实现从顶电极(TE)330到CMOS金属连线430的有效连接，如图8(图8(a)-8(b))所示。
其中，CMOS金属连线430为Cu Mx+1(x≥1)或Cu Mx+2(x≥1)，一般在沉积之前都会沉积一层TaN/Ta扩散阻挡层。
其中，磁性隧道结(MTJ)层间电介质(II)360一般为SiO2，SiON或低电介常数(low-k)电介质等，CMOS金属连线Cu Mx+1(x≥1)或Cu Mx+2(x≥1)430为SiO2，SiON或低电介常数(low-k)电介质等，在沉积之前，都会优选地沉积一层刻蚀阻挡层，其材料为SiN，SiC或SiCN等。
如图8(a)所示，其为本发明专利的较佳实施案例一：采用顶电极(TE)330和CMOS金属连线Cu Mx+1(x≥1)或Cu Mx+2(x≥1)430直接相连。
如图8(b)所示，其为本发明专利的较佳实施案例二：采用顶电极(TE)330和CMOS金属连线Cu Mx+1(x≥1)或Cu Mx+2(x≥1)430之间制作顶电极通孔(Top Electrode Via，TEV)420，从而实现从顶电极(TE)330到CMOS金属连线Cu Mx+1(x≥1)或Cu Mx+2(x≥1)430的欧姆连接。
其中，顶电极通孔(TEV)420可以是W或Cu等，如果采用W，在沉积之前，会优选沉积一层Ti/TiN扩散阻挡层；如果采用Cu，在沉积之前，会优选沉积一层TaN/Ta扩散阻挡层。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这些仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (14)

1.一种磁性随机存储器，其特征在于，其包括由自旋轨道矩底电极、磁性隧道结多层膜和顶电极依次向上叠加的顶部钉扎结构，以构成垂直型磁性随机存储器；
还包括提供自旋轨道矩写入信号的第一端口、接入源汲线/位线信号的第二端口和提供自旋转移矩写入信号和磁性随机存储器读取信号的第三端口，第一端口和第二端口分别接在自旋轨道矩底电极的底部两端，第三端口接在顶电极的顶端；磁性隧道结多层膜为圆柱型结构，自旋轨道矩底电极为长方体结构，磁性隧道结多层膜的剖面圆的关键尺寸≤自旋轨道矩底电极的宽度，即：在y方向上的关键尺寸，自旋轨道矩底电极一般由分子束外延或者由物理气相沉积的方式实现，在z方向上的关键尺寸根据组成材料不同而有所差别。
2.如权利要求1所述的磁性随机存储器，其特征在于，自旋轨道矩底电极至少包含以下材料之一：重金属材料、拓扑绝缘体、过渡金属硫化物、二维电子气、拓扑绝缘体/重金属双层材料、过渡金属硫化物/重金属双层材料。
3.如权利要求2所述的磁性随机存储器，其特征在于，所述重金属不限于但优选为Mo、Nb、Pd、Pt、Ta、W、Hf、Py、Re或它们的任意组合，所述拓扑绝缘体不限于但优选为Bi(1-x)Sex、Bi(1-x)Snx、Bi(1-x)Tex、BiSnxSey、BiSnxTey或BiSnxTey，所述过渡金属硫化物不限于但优选为Mo(1-x)Sx或W(1-x)Tex，所述二维电子气不限于但优选为SrTiO3(STO)，LaAlO3(LAO)或SrTiO3/LaAlO3(STO/LAO)。
4.一种如权利要求1-3中任一项所述的磁性随机存储器的制备方法，其特征在于，其包括以下步骤：
步骤一：提供表面抛光的带金属连线Mx的基底，并在基底上制作自旋轨道矩底电极通孔，x≥1；
步骤二：在自旋轨道矩底电极通孔之上，沉积自旋轨道矩底电极、磁性隧道结多层膜和顶电极膜层，磁性隧道结多层膜具有垂直各向异性的自由层、势垒层、参考层/合成反铁磁层依次向上叠加；
步骤三：图形化定义磁性隧道结图案，并对顶电极和合成反铁磁层/参考层进行刻蚀，并使刻蚀停止在势垒层之上；
步骤四：制备刻蚀势垒层和自由层的自对准侧墙掩模；
步骤五：以自对准侧墙为掩模，对势垒层和自由层进行刻蚀，并使刻蚀停止在自旋轨道矩底电极之上；
步骤六：图形化定义自旋轨道矩底电极图案，刻蚀并形成自旋轨道矩底电极；
步骤七：实现从顶电极到金属连线的有效连接。
5.如权利要求4所述的磁性随机存储器的制备方法，其特征在于，步骤一中，自旋轨道矩底电极通孔的材料不限于但优选为W、WN、Ti、TiN、Ta、TaN、Ru或它们的任意组合；
自旋轨道矩底电极通孔刻蚀阻挡层的材料不限于但优选为SiON、SiC、SiN或SiCN；
自旋轨道矩底电极通孔层间电介质不限于但优选为SiON、SiO2或低电介常数电介质。
6.如权利要求5所述的磁性随机存储器的制备方法，其特征在于，自旋轨道矩底电极通孔的材料选用W，形成方法为化学气相沉积、物理气相沉积、原子层沉积或离子束沉积。
7.如权利要求4所述的磁性随机存储器的制备方法，其特征在于，步骤二中，自旋轨道矩底电极由分子束外延或者物理气相沉积的方式实现，自旋轨道矩底电极在z方向上的总厚度为2nm～100nm。
8.如权利要求7所述的磁性随机存储器的制备方法，其特征在于，自旋轨道矩底电极工艺之后增添氧化工艺以获得氧化界面。
9.如权利要求4所述的磁性随机存储器的制备方法，其特征在于，步骤二中，磁性隧道结多层膜和顶电极由物理气相沉积的方式实现，顶电极的厚度为20nm～100nm，不限于但优选为Ta、TaN、Ti、TiN、W、WN或他们的任意组合。
10.如权利要求4所述的磁性随机存储器的制备方法，其特征在于，步骤二中，自由层沉积之前沉积一层缓冲层，其材料可以是MgO、Mg、ZnO、Al2O3、MgZnO、MgBO、MgAlO、(CoFeB，CoFe，Co，Fe，CoB，FeB)/MgO、或(CoFeB，CoFe，Co，Fe，CoB，FeB)/(W，Mo，Hf)/(CoFeB，CoFe，Co，Fe，CoB，FeB)/MgO，其总厚度小于2nm。
11.如权利要求4所述的磁性随机存储器的制备方法，其特征在于，步骤三中，采用反应离子刻蚀工艺对顶电极进行刻蚀，顶电极刻蚀的气体是Cl2或CF4，刻蚀之后采用反应离子刻蚀和/或湿法工艺除去残留的聚合物，以使图案转移到磁性隧道结的顶部；
采用反应离子刻蚀和/或者离子束刻蚀的方法完成对合成反铁层/参考层的刻蚀，并使刻蚀停止在势垒层之上;
采用离子束刻蚀或反应离子刻蚀(IBE或RIE)工艺对刻蚀之后顶电极/合成反铁磁层/参考层侧壁进行修剪以去除侧壁损伤/沉积层，其气体为Ne、Ar、Kr或者Xe;
或者采用离子束刻蚀或反应离子刻蚀(IBE或RIE)工艺对刻蚀之后顶电极/合成反铁磁层/参考层侧壁进行修剪以去除侧壁损伤/沉积层进行氧化，其气体为O2、NO、CO或者N2O。
12.如权利要求4所述的磁性随机存储器的制备方法，其特征在于，步骤四中，自对准侧墙掩模的材料刻蚀是SiO2、SiON、SiC、SiN或SiCN，制作过程采用单次沉积/刻蚀过程或多次沉积/刻蚀过程;
刻蚀采用离子束刻蚀或反应离子刻蚀的方式实现，反应离子刻蚀的主要刻蚀气体选自CF4、CHF3、CH2F2、CH3F、SF6、NF3、C2F6、C4F8、C4F6、CO、CO2、N2、NH3、Ar、O2或He。
13.如权利要求4所述的磁性随机存储器的制备方法，其特征在于，步骤五中，刻蚀工艺采用反应离子刻蚀或离子束刻蚀，其中，离子束刻蚀采用Ne、Ar、Kr或者Xe作为离子源，并添加少量的O2和/或N2；反应离子刻蚀采用HCN、(CN)2、CH3CN、CH4/NH3、CH3OH/NH3、CH3CH2OH/NH3、CH3OH、CH4/Ar、C2H5OH、CH3OH/Ar或者CO/NH3作为主要刻蚀气体。
14.如权利要求4所述的磁性随机存储器的制备方法，其特征在于，步骤六中，自旋轨道矩底电极的长度，即：在X方向上的关键尺寸，比相邻的两个自旋轨道矩底电极通孔的间距加两个自旋轨道矩底电极通孔的关键尺寸之和大，自旋轨道矩底电极的宽度，即：在Y方向上的关键尺寸，比磁性隧道结多层膜的关键尺寸大。
CN201910585767.8A 2019-07-01 2019-07-01 一种磁性随机存储器及其制备方法 Active CN112186096B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910585767.8A CN112186096B (zh) 2019-07-01 2019-07-01 一种磁性随机存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910585767.8A CN112186096B (zh) 2019-07-01 2019-07-01 一种磁性随机存储器及其制备方法

Publications (2)

Publication Number Publication Date
CN112186096A CN112186096A (zh) 2021-01-05
CN112186096B true CN112186096B (zh) 2023-03-21

Family

ID=73915575

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910585767.8A Active CN112186096B (zh) 2019-07-01 2019-07-01 一种磁性随机存储器及其制备方法

Country Status (1)

Country Link
CN (1) CN112186096B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102073467B1 (ko) * 2018-01-30 2020-02-04 고려대학교 산학협력단 교류전류를 이용한 스핀 궤도 토크 자기 메모리 소자
WO2022160226A1 (zh) * 2021-01-29 2022-08-04 北京航空航天大学 一种存储阵列、存储器、制备方法及写入方法
CN113744776B (zh) * 2021-07-29 2023-09-19 中国科学院微电子研究所 存储器电路及其数据写入和读取方法、存储器、电子设备
CN113963734A (zh) * 2021-10-18 2022-01-21 中国科学院微电子研究所 一种mram及其制造方法
CN114429968B (zh) * 2022-01-25 2022-12-13 上海积塔半导体有限公司 一种垂直双层磁性随机存储器及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104995682A (zh) * 2013-03-14 2015-10-21 英特尔公司 具有自旋霍尔mtj器件的交叉点阵列mram
CN107623069A (zh) * 2016-07-14 2018-01-23 上海磁宇信息科技有限公司 一种刻蚀磁性隧道结及其底电极的方法
CN108232009A (zh) * 2016-12-21 2018-06-29 上海磁宇信息科技有限公司 一种制作磁性随机存储器的方法
CN109300495A (zh) * 2018-09-18 2019-02-01 西安交通大学 基于人工反铁磁自由层的磁性结构及sot-mram
CN109545744A (zh) * 2017-09-21 2019-03-29 上海磁宇信息科技有限公司 一种磁性随机存储器单元阵列及周边电路连线的制造方法
CN109545958A (zh) * 2017-09-21 2019-03-29 上海磁宇信息科技有限公司 一种磁性随机存储器单元阵列及周边电路连线的制造方法
CN109560193A (zh) * 2018-10-29 2019-04-02 西安交通大学 基于人工反铁磁固定层的磁性结构及sot-mram
CN109638151A (zh) * 2018-12-04 2019-04-16 中国科学院上海微系统与信息技术研究所 存储单元、低温存储器及其读写方法
CN109713119A (zh) * 2017-10-25 2019-05-03 上海磁宇信息科技有限公司 一种磁性随机存储器单元阵列及周边电路连线的制造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104995682A (zh) * 2013-03-14 2015-10-21 英特尔公司 具有自旋霍尔mtj器件的交叉点阵列mram
CN107623069A (zh) * 2016-07-14 2018-01-23 上海磁宇信息科技有限公司 一种刻蚀磁性隧道结及其底电极的方法
CN108232009A (zh) * 2016-12-21 2018-06-29 上海磁宇信息科技有限公司 一种制作磁性随机存储器的方法
CN109545744A (zh) * 2017-09-21 2019-03-29 上海磁宇信息科技有限公司 一种磁性随机存储器单元阵列及周边电路连线的制造方法
CN109545958A (zh) * 2017-09-21 2019-03-29 上海磁宇信息科技有限公司 一种磁性随机存储器单元阵列及周边电路连线的制造方法
CN109713119A (zh) * 2017-10-25 2019-05-03 上海磁宇信息科技有限公司 一种磁性随机存储器单元阵列及周边电路连线的制造方法
CN109300495A (zh) * 2018-09-18 2019-02-01 西安交通大学 基于人工反铁磁自由层的磁性结构及sot-mram
CN109560193A (zh) * 2018-10-29 2019-04-02 西安交通大学 基于人工反铁磁固定层的磁性结构及sot-mram
CN109638151A (zh) * 2018-12-04 2019-04-16 中国科学院上海微系统与信息技术研究所 存储单元、低温存储器及其读写方法

Also Published As

Publication number Publication date
CN112186096A (zh) 2021-01-05

Similar Documents

Publication Publication Date Title
CN112186096B (zh) 一种磁性随机存储器及其制备方法
US9614143B2 (en) De-integrated trench formation for advanced MRAM integration
CN108232009B (zh) 一种制作磁性随机存储器的方法
KR102444236B1 (ko) 자기 소자 및 그 제조 방법
US9312476B2 (en) Magnetic memory
CN110112288B (zh) 一种制备磁性隧道结单元阵列的方法
US8592928B2 (en) Magnetic random access memory and method of manufacturing the same
WO2003069674A1 (fr) Dispositif a memoire magnetique et procede de fabrication associe
CN108232008B (zh) 一种磁性随机存储器底电极接触及其制备方法
US20160172585A1 (en) An improved method to make of fabricating ic/mram using oxygen ion implantation
US11342496B2 (en) Semiconductor memory structure with magnetic tunneling junction stack and method for forming the same
CN109713121B (zh) 一种制作磁性随机存储器单元阵列及其周围电路的方法
CN109545744B (zh) 一种磁性随机存储器单元阵列及周边电路连线的制造方法
CN108075037B (zh) 一种制备磁性隧道结的方法
CN111613572A (zh) 一种磁性随机存储器存储单元及其外围电路的制备方法
CN111613719B (zh) 一种制作磁性随机存储器单元阵列的方法
CN109994600B (zh) 一种磁性随机存储器的制作方法
CN112186097B (zh) 一种优化磁性随机存储器写性能的结构及其制备方法
CN111668368B (zh) 一种假磁性隧道结单元结构制备方法
JP2024522439A (ja) エア・ギャップを有する磁気トンネル接合デバイス
CN111613571B (zh) 一种制作磁性随机存储器单元阵列的方法
CN110098320B (zh) 一种刻蚀磁性隧道结导电硬掩模的方法
JP2013055088A (ja) 磁気抵抗素子及び磁気記憶装置
CN110098321B (zh) 一种制备磁性随机存储器导电硬掩模的方法
CN111816764B (zh) 一种制备磁性隧道结单元阵列的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant