CN107623069A

CN107623069A - 一种刻蚀磁性隧道结及其底电极的方法

Info

Publication number: CN107623069A
Application number: CN201610554542.2A
Authority: CN
Inventors: 张云森; 肖荣福; 郭民; 郭一民; 陈峻
Original assignee: Shanghai Ciyu Information Technologies Co Ltd
Current assignee: Shanghai Ciyu Information Technologies Co Ltd
Priority date: 2016-07-14
Filing date: 2016-07-14
Publication date: 2018-01-23
Anticipated expiration: 2036-07-14
Also published as: CN107623069B

Abstract

本发明提供了一种刻蚀磁性隧道结及其底电极的方法，步骤如下：S1.提供包括底层介电质和导电插塞的衬底；S2.在衬底上依次形成底电极膜层、磁性隧道结多层膜和硬掩模膜层，磁性隧道结多层膜为第一膜层、第二膜层和第三膜层的依次向上叠加；S3.图形化定义磁性隧道结图案，反应离子刻蚀硬掩模膜层；S4.反应离子刻蚀磁性隧道结第三膜层并停止在第二膜层之上；S5.自对准刻蚀磁性隧道结第一膜层和底电极膜层直到部分底层介电质被刻蚀掉。本发明有效克服了加工磁性隧道结过程中易短路的问题，增加了整个制造过程中的良率；提高了底电极和磁性隧道结相互对准的精准度，有效的降低了工艺复杂程度和生产成本。

Description

一种刻蚀磁性隧道结及其底电极的方法

技术领域

本发明涉及一种制备磁性随机存储器(MRAM，Magnetic Radom AccessMemory)的方法，特别涉及一种刻蚀磁性隧道结及其底电极的方法，属于集成电路制造技术领域。

背景技术

近年来，采用磁性隧道结(MTJ，Magnetic Tunnel Junction)的磁电阻效应的磁性随机存储器(MRAM)被人们认为是未来的固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点。铁磁性MTJ通常为三明治结构，其中有磁性记忆层，它可以改变磁化方向以记录不同的数据；位于中间的绝缘的隧道势垒层；磁性参考层，位于隧道势垒层的另一侧，它的磁化方向不变。

为能在这种磁电阻元件中记录信息，建议使用基于自旋动量转移或称自旋转移矩(STT，Spin Transfer Torque)转换技术的写方法，这样的MRAM称为STT-MRAM。根据磁极化方向的不同，STT-MRAM又分为面内STT-MRAM(即iSTT-MRAM)和垂直STT-MRAM(即pSTT-MRAM)。在STT-MRAM中，又分为参考层在上、记忆层在下即所谓的TOP-PINNED结构，和记忆层在上、参考层在下即所谓的BOTTOM-PINNED结构。依此方法，即可通过向磁电阻元件提供自旋极化电流来反转磁性记忆层的磁化强度方向。此外，随着磁性记忆层的体积的缩减，写或转换操作需注入的自旋极化电流也越小。因此，这种写方法可同时实现器件微型化和降低电流。

同时，鉴于减小MTJ元件尺寸时所需的切换电流也会减小，所以在尺度方面pSTT-MRAM可以很好的与最先进的技术节点相契合。因此，期望是将pSTT-MRAM元件做成极小尺寸，并具有非常好的均匀性，以及把对MTJ磁性的影响减至最小，所采用的制备方法还可实现高良莠率、高精确度、高可靠性、低能耗，以及保持适于数据良好保存的温度系数。同时，非易失性记忆体中写操作是基于阻态变化，从而需要控制由此引起的对MTJ记忆器件寿命的破坏与缩短。

在现在的MRAM制造工艺中，对磁性隧道结进行刻蚀一般采用一次刻蚀步骤来完成，即：一次对记忆层(或参考层)，势垒层和参考层(或记忆层)进行刻蚀。由于在刻蚀过程中，刻蚀副产品非常易于再次沉积在磁性隧道结(参考层，势垒层和记忆层)的侧壁，这样增加了记忆层和参考层之间短路的风险。同时，制作MRAM结构单元时，底电极刻蚀一般会选择在磁性隧道结刻蚀之前进行，然而，在这种制作工艺中，由于底电极和磁性隧道结并不是一次制作完成，这将需要额外的底电极光罩，从而增加一道光刻对准误差(photo overlay)，这势必会影响MRAM回路的良率，同时，也会增加了工艺的复杂程度和制造成本。

发明内容

为了解决上述技术问题，本发明提供了一种刻蚀磁性隧道结及其底电极的方法，采用两次刻蚀的方法：第一次为反应离子刻蚀(RIE，Reactive Ion Etching)记忆层(或参考层)(第三膜层)，并停止在势垒层(第二膜层)上，第二次为自对准刻蚀(SAE，Self-aligned Etching)参考层(或记忆层)(第一膜层)和底电极，并部分刻蚀底层介电质。详细技术方案如下：

一种刻蚀磁性隧道结及其底电极的方法，包括如下步骤：

步骤S1：提供表面抛光的包括底层介电质和导电插塞的衬底；

步骤S2：在衬底上依次形成底电极膜层、磁性隧道结多层膜和硬掩模膜层，磁性隧道结多层膜为第一膜层、第二膜层和第三膜层的依次向上叠加形成；

步骤S3：图形化定义磁性隧道结图案，反应离子刻蚀硬掩模膜层；

步骤S4：反应离子刻蚀第三膜层并停止在第二膜层之上；

步骤S5：自对准刻蚀第一膜层和底电极膜层直到部分底层介电质被刻蚀掉。

优选地，第一膜层为参考层，第二膜层为势垒层，第三膜层为记忆层；或者，第一膜层为记忆层，第二膜层为势垒层，第三膜层为参考层；磁性隧道结多层膜的总厚度为15nm～40nm。

优选地，势垒层为非磁性金属氧化物，势垒层的厚度为0.5nm～3nm。势垒层可以选用MgO或MgZnO。

优选地，底电极膜层包括种子层和导电层的双层结构；种子层的厚度为0.5nm～5nm，种子层选自Ta、TaN、Ti或者TiN；导电层的厚度为5nm～30nm，导电层选自Cu、CuN、Mo、W或者Ru。

优选地，硬掩模膜层为Ta、TaN、W或者WN，硬掩模膜层的厚度为40nm～100nm。

优选地，反应离子刻蚀第三膜层的工艺参数如下：压强为1mTorr～100mTorr；主刻蚀气体为CH₄/H₂、CO/NH₃、CH₃OH或C₂H₅OH等，刻蚀气体的流量为5sccm～100sccm；产生并维持等离子体的射频电源功率为200W～3000W；产生并维持偏压的射频电源功率为0W～1500W；晶圆控制台温度为20℃～200℃。

优选地，也可以在主刻蚀气体中添加He、Ar、Kr或Xe等，添加气体的流量为10sccm～200sccm。

优选地，选用发射光谱仪或者二次离子质谱仪来侦测刻蚀终点。

优选地，选择跟踪Mg元素信号的变化趋势来判断刻蚀终点。

优选地，自对准刻蚀第一膜层和底电极膜层的流程为：

(1)沉积流程：在蚀刻后的硬掩模膜层，第三膜层和第二膜层周围沉积一层侧墙介电质，并覆盖第一膜层；

(2)刻蚀流程：反应离子刻蚀或者离子束刻蚀沉淀在第一膜层之上的介电质和第一膜层，同时避免沉积在侧壁的介电质被刻蚀穿；

沉积流程和刻蚀流程进行一次或者多次直到底电极膜层被全部蚀刻，并且维持部分底层介电质被刻蚀掉。

优选地，侧墙介电质层的厚度为2nm～20nm，可以是SiO₂、SiN、SiCN、SiC、MgO或者Al₂O₃，一般采用化学气相沉积(CVD，Chemical Vapor Deposition)或者原子层沉积(ALD，Atomic Layer Deposition)的方式实现。

优选地，反应离子刻蚀(RIE)所选用的气体压强为1mTorr～100mTorr；所采用的主刻蚀气体为CH₄/H₂、N₂/H₂、CO/NH₃、CH₃OH或C₂H₅OH等，其流量为5sccm～100sccm，也可以添加He、Ar、Kr或Xe等，其流量为10sccm～200sccm；产生并维持等离子的射频电源功率为200W～3000W；产生并维持偏压的射频电源功率为0W～1500W；晶圆控制台温度为20℃～200℃。

优选地，离子束刻蚀(IBE)采用Ar、Kr或者Xe等作为离子源，其流量为10sccm～200sccm，比如：10sccm、30sccm、50sccm、100sccm或者200sccm等；产生并维持等离子的射频电源的功率为100Watt～3000Watt，离子束加速电压为50V～1000V，离子束的方向角为0°～90°，比如：0°或者5°等，晶圆控制台旋转的速度为0～60rpm，比如：0rpm，30rpm或者60rpm等。

本发明的有益效果：通过两次刻蚀的方法来刻蚀磁性隧道结和底电极，有效的克服了加工磁性隧道结过程中易短路的问题，增加了整个MRAM制造过程中的良率，同时，由于磁性隧道结和底电极一次制作完成，不需要额外的底电极光罩，有效的降低了工艺复杂程度和生产成本，非常有利于MRAM的大规模生产。

以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本发明的目的、特征和效果。

附图说明

图1是本发明的一种刻蚀磁性隧道结及其底电极的方法的流程图；

图2是本发明的一个较佳实施例中的CMOS衬底示意图；

图3是本发明的一个较佳实施例中在CMOS衬底上依次形成底电极膜层、磁性隧道结多层膜和硬掩模膜层之后的示意图；

图4是本发明的一个较佳实施例中底电极的结构示意图；

图5是本发明的一个较佳实施例中磁性隧道结多层膜的结构示意图；

图6是本发明的一个较佳实施例中图形化定义磁性隧道结图案，并采用反应离子刻蚀硬掩模之后的示意图；

图7是本发明的一个较佳实施例中反应离子刻蚀第三膜层，并停止在第二膜层之后的示意图；

图8～图13是本发明的一个较佳实施例中三次沉积/刻蚀流程自对准刻蚀第一膜层和底电极的示意图；其中，

图8为第一次沉积之后的示意图；

图9为第一次刻蚀之后的示意图；

图10为第二次沉积之后的示意图；

图11为第二次刻蚀之后的示意图；

图12为第三次沉积之后的示意图；

图13为第三次刻蚀之后的示意图。

图中所示：100-表面抛光的包括底层介电质和导电插塞的衬底，101-底层介电质，102-导电插塞，201-底电极膜层，2011-底电极种子层，2012-底电极导电层，202-磁性隧道结多层膜，2021-第一膜层，2022-第二膜层，2023-第三膜层，203-硬掩模膜层，204-第一侧墙介电质，205-第二侧墙介电质，206-第三侧墙介电质。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。需说明的是，本发明附图均采用简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明提供了一种刻蚀磁性隧道结及其底电极的方法，如图1所示，具体包括以下步骤：

步骤S1：供表面抛光的包括底层介电质101和导电插塞102的CMOS衬底100，如图2所示。

步骤S2：在衬底上依次形成底电极膜层201、磁性隧道结多层膜202和硬掩模膜层203，磁性隧道结多层膜202为第一膜层2021、第二膜层2022和第三膜层2023的依次向上叠加，如图3所示。

其中，底电极膜层201包括由底电极种子层2011和底电极导电层2012的双层结构组成，如图4所示。底电极种子层2011的厚度为0.5nm～5nm，可以是Ta、TaN、Ti或者TiN等，采用离子束沉积的方法形成；底电极导电层2012的厚度为5nm～30nm，可以是Cu、CuN、Mo、W或者Ru等，采用离子束沉积的方式形成。

磁性隧道结多层膜202的总厚度为15nm～40nm，其中，第一膜层2021为参考层，第二膜层2022为势垒层，第三膜层2023为记忆层；或者，第一膜层2021为记忆层，第二膜层2022为势垒层，第三膜层2023为参考层，如图5所示。

其中，参考层具有磁极化不变性，根据其是面内型(iSTT-MRAM)或垂直(pSTT-MRAM)结构又所不同。面内型(iSTT-MRAM)的参考层一般具有(IrMn或PtMn)/CoFe/Ru/CoFe结构，其优选总厚度为10～30nm；垂直型(pSTT-MRAM)的参考层一般具有TbCoFe或[Co/Pt]_nCo/Ru/[CoPt]_m超晶格多层膜结构，其优选总厚度为8～20nm。

势垒层2022为非磁性金属氧化物，优选MgO或MgZnO，其厚度为0.5nm～3nm。

记忆层具有可变磁极化，根据其是面内型(iSTT-MRAM)或垂直(pSTT-MRAM)结构又所不同。面内型iSTT-MRAM的记忆层一般为CoFe/CoFeB，CoFe/NiFe，其优选厚度为2nm～6nm，垂直型pSTT-MRAM记忆层一般为CoFeB、CoFe/CoFeB、Fe/CoFeB或CoFeB/(Ta，W，Mo)/CoFeB，其优选厚度为0.8nm～2nm。

作为优选，通常在第一膜层2021之下添加一层种子层(图中没有示出)，以帮助生长更好的第一膜层晶体结构。

作为优选，通常会在第三膜层2023之上添加一层覆盖层(图中没有示出)，其材料为Ta、Mo、W、Ru、Hf、Mg等。

硬掩模膜层203既可以作为刻蚀磁性隧道结的硬掩模，又可以部分作为顶电极，其优选厚度为40nm～100nm，可以是Ta、TaN、W或者WN等，采用离子束沉积的方式形成。

步骤S3：图形化定义磁性隧道结图案，反应离子刻蚀(RIE，Reactive Ionetching)硬掩模膜层203，如图6所示。

本发明以碳膜、抗反射层和光刻胶的三层结构(或者以牺牲掩模、碳膜、抗反射层和光刻胶的四层结构)来定义磁性隧道结202图案。曝光完成后，用例如CF₄等干刻蚀抗反射层，使用例如N₂/H₂、SO₂/O₂、HBr/O₂或者CH₄/O₂/N₂/Ar等对碳膜进行刻蚀，用例如CF₄/CHF₃/He等刻蚀牺牲掩模；采用主刻蚀气体为SF₆、NF₃、CF₄或者Cl₂等的干刻工艺对硬掩模膜层203进行刻蚀，并用CF₄、NF₃、O₂、N₂、H₂或者H₂O等中的一种或者几种混合气体去掉在图形化转移过程中残留的含碳物质。

步骤S4：反应离子刻蚀(RIE)第三膜层2023并停止在第二膜层2022之上，如图7所示。

反应离子刻蚀(RIE)在电感耦合等离子体(ICP，Inductively Coupled Plasma)或者电容耦合等离子体(CCP，Capacitively Coupled Plasma)刻蚀腔体中进行；作为优选，反应离子刻蚀(RIE)所选用的压强为1mTorr～100mTorr；所采用的主刻蚀气体为CH₄/H₂、CO/NH₃、CH₃OH或C₂H₅OH等，其流量为5sccm～100sccm，也可以添加He、Ar、Kr或Xe等，其流量为10sccm～200sccm；产生并维持等离子体的射频电源功率为200W～3000W；产生并维持偏压的射频电源功率为0W～1500W；晶圆控制台温度为20℃～200℃。

作为优选，选用发射光谱仪(OES，Optical Emission Spectrum)或者二次离子质谱仪(SIMS，Secondary Ion Mass Spectroscopy)来侦测刻蚀终点，更优选地，选择跟踪Mg元素信号的变化趋势来判断刻蚀终点。

作为优选，刻蚀覆盖层和第三膜层2023的条件相同。

步骤S5：自对准刻蚀第一膜层2021和底电极201直到部底层介电质101被刻蚀掉。

自对准刻蚀的流程为：

(1)沉积：在被刻蚀的硬掩模膜层203，第三膜层2023和第二膜层2022周围沉积一层侧墙介电质，并覆盖第一膜层2021；

其中，侧墙介电质的厚度为2nm～20nm，可以是SiO₂、SiN、SiCN、SiC、MgO或者Al₂O₃，一般采用化学气相沉积(CVD，Chemical Vapor Deposition)或者原子层沉积(ALD，Atomic Layer Deposition)的方式实现。

(2)刻蚀：反应离子刻蚀(RIE)或者离子束刻蚀(IBE)沉淀在第一膜层2021之上的介电质和第一膜层2021，同时避免沉积在侧壁的介电质被刻蚀穿。

作为优选，反应离子刻蚀(RIE)所选用的气体压强为1mTorr～100mTorr；所采用的主刻蚀气体为CH₄/H₂、N₂/H₂、CO/NH₃、CH₃OH或C₂H₅OH等，其流量为5sccm～100sccm，也可以添加He、Ar、Kr或Xe等，其流量为10sccm～200sccm；产生并维持等离子的射频电源功率为200W～3000W；产生并维持偏压的射频电源功率为0W～1500W；晶圆控制台温度为20℃～200℃。

作为优选，离子束刻蚀(IBE)采用Ar、Kr或者Xe等作为离子源，其流量为10sccm～200sccm，比如：10sccm、30sccm、50sccm、100sccm或者200sccm等；产生并维持等离子的射频电源的功率为100Watt～3000Watt，离子束加速电压为50V～1000V，离子束的方向角为0°～90°，比如：0°或者5°等，晶圆控制台旋转的速度为0～60rpm，比如：0rpm，30rpm或者60rpm等；

一次或者多次重复上述沉积/刻蚀流程直到底电极201被全部蚀刻，并且维持部分底层介电质101被刻蚀掉；

本发明的一个较佳实施案例，通过三次沉积/刻蚀流程，以获得良好侧壁保护和充足过刻蚀的磁性隧道结202和底电极201，如图8～图13所示。

其具体流程为：首先，在被刻蚀的硬掩模膜层203、第三膜层2023和第二膜层2022周围沉积第一侧墙介电质204，并覆盖第一膜层2021，如图8所示。接着，刻蚀沉淀在第一膜层2021之上的第一侧墙介电质204并部分刻蚀第一膜层2021，如图9所示。紧接着，沉积第二侧墙介电质205在硬掩模膜层203，第三膜层2023，第二膜层2022和被刻蚀的第一膜层2021周围，并覆盖未被刻蚀的第一膜层2021，如图10所示。然后，刻蚀沉积在未被刻蚀的第一膜层2021之上的第二侧墙介电质205和未被刻蚀的第一膜层2021，并部分刻蚀底电极201，如图11所示。再接着，沉积第三侧墙介电质206在硬掩模203，磁性隧道结多层膜202和被刻蚀的底电极201周围，并覆盖未被刻蚀的底电极201，如图12所示。最后，刻蚀沉积在未被刻蚀的底电极201之上的第三侧墙介电质206和未被刻蚀的底电极201，并保持部分底层介电质101被刻蚀掉，如图13所示。

本发明提供的一种刻蚀磁性隧道结及其底电极的方法，在刻蚀磁性隧道结和底电极的时候，采用自对准的方式，有效的避免了记忆层和参考层之间的短路，同时，不需要额外的底电极光罩，提高了底电极和磁性隧道结相互对准的精准度，降低了工艺复杂程度和制造成本，提高了MRAM电路的良率，非常有利于MRAM电路的大规模生产。

以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。

Claims

1.一种刻蚀磁性隧道结及其底电极的方法，其特征在于，包括如下步骤：

步骤S2：在所述衬底上依次形成底电极膜层、磁性隧道结多层膜和硬掩模膜层，所述磁性隧道结多层膜为第一膜层、第二膜层和第三膜层的依次向上叠加形成；

步骤S3：图形化定义磁性隧道结图案，反应离子刻蚀所述硬掩模膜层；

步骤S4：反应离子刻蚀所述第三膜层并停止在所述第二膜层之上；

步骤S5：自对准刻蚀所述第一膜层和所述底电极膜层直到部分所述底层介电质被刻蚀掉。

2.根据权利要求1所述的一种刻蚀磁性隧道结及其底电极的方法，其特征在于，所述第一膜层为参考层，所述第二膜层为势垒层，所述第三膜层为记忆层；或者，所述第一膜层为记忆层，所述第二膜层为势垒层，所述第三膜层为参考层；所述磁性隧道结多层膜的总厚度为15nm～40nm。

3.根据权利要求1所述的一种刻蚀磁性隧道结及其底电极的方法，其特征在于，所述底电极膜层包括种子层和导电层的双层结构；所述种子层的厚度为0.5nm～5nm，所述种子层选自Ta、TaN、Ti或者TiN；所述导电层的厚度为5nm～30nm，所述导电层选自Cu、CuN、Mo、W或者Ru。

4.根据权利要求1所述的一种刻蚀磁性隧道结及其底电极的方法，其特征在于，所述硬掩模膜层为Ta、TaN、W或者WN，所述硬掩模膜层的厚度为40nm～100nm。

5.根据权利要求1所述的一种刻蚀磁性隧道结及其底电极的方法，其特征在于，反应离子刻蚀所述第三膜层的工艺参数如下：压强为1mTorr～100mTorr；主刻蚀气体为CH₄/H₂、CO/NH₃、CH₃OH或C₂H₅OH，所述主刻蚀气体的流量为5sccm～100sccm；或者，在主刻蚀气体中同时添加He、Ar、Kr或Xe，所述添加气体的流量为10sccm～200sccm。

6.根据权利要求5所述的一种刻蚀磁性隧道结及其底电极的方法，其特征在于，选用发射光谱仪或者二次离子质谱仪来侦测刻蚀终点。

7.根据权利要求1所述的一种刻蚀磁性隧道结及其底电极的方法，其特征在于，自对准刻蚀所述第一膜层和所述底电极膜层的流程为：

(1)沉积流程：在蚀刻后的所述硬掩模膜层、所述第三膜层和所述第二膜层周围沉积侧墙介电质层，并覆盖所述第一膜层；

(2)刻蚀流程：反应离子刻蚀或者离子束刻蚀沉淀在所述第一膜层之上的介电质和所述第一膜层，同时避免沉积在侧壁的介电质被刻蚀穿；

所述沉积流程和所述刻蚀流程进行一次或者多次直到所述底电极膜层被全部蚀刻，并且维持部分所述底层介电质被刻蚀掉。

8.根据权利要求7所述的一种刻蚀磁性隧道结及其底电极的方法，其特征在于，所述侧墙介电质层的厚度为2nm～20nm，所述侧墙介电质层为SiO₂、SiN、SiCN、SiC、MgO或者Al₂O₃。

9.根据权利要求7所述的一种刻蚀磁性隧道结及其底电极的方法，其特征在于，所述反应离子刻蚀的工艺参数如下：压强为1mTorr～100mTorr；主刻蚀气体为CH₄/H₂、N₂/H₂、CO/NH₃、CH₃OH或C₂H₅OH，所述主刻蚀气体的流量为5sccm～100sccm；或者，在主刻蚀气体中同时添加He、Ar、Kr或Xe，所述添加气体的流量为10sccm～200sccm。

10.根据权利要求7所述的一种刻蚀磁性隧道结及其底电极的方法，其特征在于，所述离子束刻蚀所采用的气体为Ar、Kr或Xe，所述气体的流量为10sccm～200sccm。