JP2007158361A - 磁気トンネル接合素子の製法 - Google Patents

Abstract

【課題】磁気トンネル接合素子（ＴＭＲ素子）の製法において、製造歩留りを向上させる。
【解決手段】基板２０を覆う絶縁膜２２の上に下から順に第１の導電材層、反強磁性層、第１の磁性層、トンネルバリア層、第２の磁性層及び第２の導電材層からなる積層を形成した後、第２の導電材層に選択エッチング処理を施して第１のハードマスク７０ａ，７０ｂを形成し、これらのマスクを選択マスクとするイオンミリング処理により絶縁膜２２に達するようにエッチングして電極パターンに従って積層を残存させ、その残存部を覆って絶縁材からなる第２のハードマスク７６ａ，７６ｂを形成し、これらのマスクを選択マスクとするイオンミリング処理によりＴＭＲ素子Ｔａ，Ｔｂを形成するとともに、第１の導電材層及び反強磁性層の残存部分と第２の導電材層の残存部分とを電極層として残存させ、トンネルバリア層の端部の堆積物を除去する。
【選択図】図３３

Description

この発明は、磁気センサ等に用いられる磁気トンネル接合素子の製法と、この製法により製作するに好適な磁気センサ、磁気メモリ等の磁気トンネル接合装置とに関するものである。この後の説明では、磁気トンネル接合素子をＴＭＲ素子と略記する。

従来、複数のＴＭＲ素子を備えた磁気センサの製法としては、図４３〜４８に示すものが提案されている（例えば、本願と同一出願人の出願に係る特許文献１参照）。

図４３の工程では、シリコン基板１の表面を覆う酸化シリコン膜２の上に下電極層としてのＣｒ層３と、反強磁性層としてのＲｈ−Ｍｎ合金層４と、下強磁性層としてのＮｉ−Ｆｅ合金層５とを順次に重ねてスパッタ法で形成した後、Ｎｉ−Ｆｅ合金層５の上にＡｌ層を形成して酸化することによりトンネルバリア層としてのアルミナ層６を形成し、アルミナ層６の上に上強磁性層としてのＮｉ−Ｆｅ合金／Ｃｏ積層（Ｃｏが下層）７と、上電極層としてのＭｏ層８とを順次に重ねてスパッタ法で形成する。Ｍｏ層８の上には、それぞれ図１３の２６ａ，２６ｂに示すような四辺形状のパターンを有するレジスト層９ａ，９ｂを周知のホトリソグラフィ処理により形成する。

次に、図４４の工程では、レジスト層９ａ，９ｂをマスクとする選択的イオンミリング処理により層３〜８の積層に分離溝１０を酸化シリコン膜２に達するように形成することにより該積層を層３〜８の部分３ａ〜８ａからなる第１の積層部分と層３〜８の部分３ｂ〜８ｂからなる第２の積層部分とに分離する。この後、レジスト層９ａ，９ｂを除去する。

図４４のイオンミリング工程では、図４９に示したように分離溝１０の側壁に側壁堆積膜ＤＰ_１が形成される。側壁堆積膜ＤＰ_１は、レジスト層９ａ，９ｂがイオンミリングにより削られて生ずるレジスト変性成分（有機物）を多量に含むもので、その他にも層３ａ〜５ａ，７ａ，８ａの金属成分や酸化シリコン膜２の構成成分等を含んでいる。

図４４のレジスト除去工程では、レジスト層９ａ，９ｂに対してＯ_２プラズマによるアッシング処理を施した後、有機剥離液を用いて剥離処理を施す。しかし、このような処理を施しても、側壁堆積膜ＤＰ_１を完全に除去するのは困難であり、しかもレジスト残渣Ｒ_１，Ｒ_２が残留する。レジスト残渣Ｒ_１，Ｒ_２は、レジスト層９ａ，９ｂに由来するレジスト変性成分の他に、金属成分やＳｉＯ_２等の成分を含んでいるため、有機溶媒等を用いるレジスト除去処理によって完全に除去するのが困難である。

図４５の工程では、図４４の工程で得られた第１及び第２の積層部分の上にそれぞれレジスト層９ｃ，９ｄ及びレジスト層９ｅをホトリソグラフィ処理により形成する。レジスト層９ｃ，９ｄ，９ｅのパターンは、図１３のＴａ，Ｔｂ，Ｔｃに示すような四辺形状のパターンとする。

図４６の工程では、レジスト層９ｃ〜９ｅをマスクとする選択的イオンミリング処理（又は選択的ウエットエッチング処理）により第１及び第２の積層部分に分離溝１２を層部分４ａ，４ｂに達するように形成することによりＴＭＲ素子Ｔａ，Ｔｂ，Ｔｃを得る。ＴＭＲ素子Ｔａは、分離溝１０で囲まれた層３，４の部分３ａ，４ａと分離溝１２で囲まれた層５〜８の部分５ａ_１〜８ａ_１との積層からなり、ＴＭＲ素子Ｔｂは、分離溝１０で囲まれた層３，４の部分３ａ，４ａと分離溝１２で囲まれた層５〜８の部分５ａ_１〜８ａ_１との積層からなる。層部分３ａ，４ａの積層は、ＴＭＲ素子Ｔａ，Ｔｂに共通の電極層であり、ＴＭＲ素子Ｔａ，Ｔｂを相互接続している。ＴＭＲ素子Ｔｃは、分離溝１０で層部分３ａ、４ａから分離された層３，４の部分３ｂ，４ｂと分離溝１２で囲まれた層５〜８の部分５ｂ〜８ｂとの積層からなる。イオンミリング処理の後、レジスト層９ｃ〜９ｅを除去する。

図４６のイオンミリング工程では、図４４の工程に関して前述したと同様にして図５０に示すように分離溝１０，１２の側壁に側壁堆積膜ＤＰ_２，ＤＰ_３が形成される。そして、図４６のレジスト除去工程では、図４４の工程に関して前述したと同様にしてアッシング処理及び有機剥離液処理を行なうが、このようにしても、側壁堆積膜ＤＰ_２，ＤＰ_３を完全に除去するのが困難であり、しかもレジスト残渣Ｒ_３〜Ｒ_６が残留する。側壁堆積膜ＤＰ_２，ＤＰ_３は、レジスト層９ｃ〜９ｅがイオンミリングにより削られて生ずるレジスト変性成分（有機物）を多量に含むもので、その他にも層３ａ〜５ａ，７ａ、８ａの金属成分及び酸化シリコン膜２の構成成分等を含んでいる。レジスト残渣Ｒ_３〜Ｒ_６は、レジスト層９ｃ〜９ｅに由来するレジスト変性成分を主体とするものである。なお、図４６のレジスト除去工程では、分離溝１２の側壁において側壁堆積膜ＤＰ_２がない個所にレジスト残渣が残留することもある。

図４７の工程では、ＴＭＲ素子Ｔａ〜Ｔｃ及び分離溝１０，１２を覆って基板上面にスパッタ法により層間絶縁膜としての酸化シリコン膜１３を形成する。そして、選択的イオンミリング処理によりＴＭＲ素子Ｔａ〜ＴｃのＭｏ層８ａ_１，８ａ_２，８ｂにそれぞれ対応する接続孔１３ａ〜１３ｃを酸化シリコン膜１３に形成する。

図４８の工程では、酸化シリコン膜１３の上に接続孔１３ａ〜１３ｃを覆ってＡｌをスパッタ法で被着した後、その被着層を選択的イオンミリング処理によりパターニングして配線層としてのＡｌ層１４ａ，１４ｂを形成する。Ａｌ層１４ａは、接続孔１３ａを介してＴＭＲ素子ＴａのＭｏ層８ａ_１に接続され、Ａｌ層１４ｂは、接続孔１３ｂ，１３ｃを介してＴＭＲ素子Ｔｂ，ＴｃのＭｏ層８ａ_２，８ｂを相互接続する。この結果、ＴＭＲ素子Ｔａ〜Ｔｃは、直列接続されたことになる。
特願平１１−３６８７７６号

上記した従来技術によると、次の（ａ）〜（ｃ）のような問題点がある。

（ａ）選択マスクとしてのレジスト層は、イオンミリングにより削られやすいので、図４３，４５の工程では、レジスト層９ａ〜９ｅを０．６〜２．０μｍ程度に厚く形成する必要があり、微細加工に適していない。すなわち、厚いレジスト層では、微細パターンの形成が困難であると共にパターン倒れが起こりやすく、しかも角度ミリングでの加工時には影となる部分が生ずるため加工精度が低下する。

（ｂ）分離溝１２の側壁に側壁堆積膜ＤＰ_２やレジスト残渣が残留すると、トンネルバリア層６ａの上下の金属層間で電気的な短絡やリークが生ずる原因となり、歩留りの低下や素子特性の劣化を招く。また、図４９，５０に示したようにレジスト残渣Ｒ_１〜Ｒ_６が残留すると、パーティクル発生の原因となり、歩留りの低下を招く。

（ｃ）図４６のイオンミリング工程で分離溝１２を形成する際に分離溝１０の底部で酸化シリコン膜がエッチングされるため、分離溝１０の深さＤがエッチング分だけ増大し、分離溝１０の段差が急峻となる。このため、図４７の工程でスパッタ法により酸化シリコン膜１３を形成すると、分離溝１０の開口端近傍で酸化シリコン膜１３に膜欠陥が生じやすく、図４８の工程でＡｌ層１４ｂを形成すると、Ａｌ層１４ｂと層部分４ａとが酸化シリコン膜１３の膜欠陥を介して短絡する不良を生ずることがある。なお、スパッタ法に比べて段差被覆性が良好なＣＶＤ（ケミカル・ベーパー・デポジション）法は、膜欠陥は生じないものの、４００℃程度の処理となり、ＴＭＲ素子が高温に弱いため、酸化シリコン膜１３の形成に適していない。

上記（ｂ）の問題点に対処する方法としては、酸又はアルカリ等の溶液により側壁堆積膜やレジスト残渣を除去する処理が考えられる。しかし、このような処理は、極めて薄いトンネルバリア層にダメージを与えたり、トンネルバリア層の上下の金属層をエッチングして形状悪化を招いたりするので、得策でない。また、レジスト変性成分を含む側壁堆積膜を有機溶媒等を用いて除去する処理では、人体や環境に有害な物質を使用しなければならず、有機廃液の処理のためにコスト上昇を招く。

上記（ｂ）の問題点に関してＴＭＲ素子のリーク電流を低減する方法としては、磁気トンネル接合積層を選択的イオンミリング処理によりパターニングしてＴＭＲ素子を形成する際に酸化性又は窒化性雰囲気中でイオンミリングを行なうことによりＴＭＲ素子の側壁に酸化物又は窒化物からなる絶縁層を形成するものが知られている（例えば、特開２００１−５２３１６号公報参照）。このようなイオンミリング処理を図４６の工程で採用した場合、エッチング終点の検出に困難を伴うという問題点がある。すなわち、図４６のイオンミリング処理では、エッチング終点検出法としてプラズマ発光測定法を用いることが多い。この方法を用いた場合、反強磁性層としてのＲｈ−Ｍｎ合金層４ａ，４ｂの構成原子に基づく発光を検出してイオンミリングを停止する。酸化性又は窒化性雰囲気中でイオンミリングを行なう場合、酸素又は窒素を含まない雰囲気中でイオンミリングを行なう場合に比べてエッチングレートが低下するため、単位時間当りの励起原子の発生量が減少し、発光検出に必要な信号強度が低下する。このため、エッチング終点の検出精度が低下し、アンダーエッチングによりＴＭＲ素子Ｔｂ，Ｔｃ間の短絡を招いたり、オーバーエッチングによりＴＭＲ素子Ｔａ，Ｔｂ間で接続抵抗の増大（更には断線）を招いたりする。その上、図４６の工程の前に分離溝１０を形成しておくと、図４６の工程においてＲｈ−Ｍｎ合金層４ａ，４ｂの露出面積が分離溝１０に相当する分だけ減少するため、発光検出に必要な信号強度は更に低下することになる。従って、エッチング終点の検出が一層困難となり、アンダーエッチング又はオーバーエッチングが一層発生しやすくなる。

上記（ｃ）の問題点に対処する方法としては、図４６対応のイオンミリング工程の後、図４４対応のイオンミリング工程を実施する方法が提案されている（例えば、本願と同一出願人の出願に係る特願２００１−２８８８０９号参照）。この方法によれば、分離溝１２を形成した後、分離溝１０を形成することになるので、分離溝１０の段差を低くすることができ、層間絶縁膜（酸化シリコン膜１３に対応）の膜欠陥に基づく配線の短絡不良を防止することができる。また、図４６対応のイオンミリング工程において分離溝１０がない分だけ発光検出に必要な信号強度を増大させることができる。

しかしながら、イオンミリングの選択マスクとしてレジスト層（レジスト層９ａ〜９ｅに対応）を用いるので、上記（ａ）及び（ｂ）と同様の問題点を免れない。例えば、上記（ｂ）の問題点に関しては、図４６対応のイオンミリング工程では、図５０に示すように分離溝１２の側壁に側壁堆積膜ＤＰ_２が形成されたり、図４６対応のレジスト除去工程では、側壁堆積膜ＤＰ_２やレジスト残渣Ｒ_３〜Ｒ_５が残留したりする。また、図４４対応のイオンミリング工程に先立って選択マスクとしてのレジスト層を形成する工程では、分離溝１２の側壁にレジスト等が付着して汚染を招くことがある。さらに、図４４対応のイオンミリング工程では、図５０に示すように分離溝１０の側壁に側壁堆積膜ＤＰ_３が形成されたり、図４４対応のレジスト除去工程では、側壁堆積膜ＤＰ_３やレジスト残渣Ｒ_６が残留したり、分離溝１２の側壁において側壁堆積膜ＤＰ_２がない個所にレジスト残渣が残留したりする。従って、トンネルバリア層６ａの上下の金属層間で電気的な短絡やリークが起こりやすい。

この発明の目的は、上記のような問題点を解決し、高い製造歩留りを得ることができる新規なＴＭＲ素子の製法を提供することにある。

この発明の他の目的は、ＴＭＲ素子又は他の回路素子のための配線設計の自由度を向上させた新規な磁気トンネル接合装置を提供することにある。

この発明の更に他の目的は、ＴＭＲ素子を覆う絶縁膜の平坦性又は安定性を向上させた新規な磁気トンネル接合装置を提供することにある。

この発明に係る第１のＴＭＲ素子の製法は、
基板の絶縁性の一主面に第１の導電材層を介して磁気トンネル接合積層を形成する工程であって、前記第１の導電材層の上に下から順に反強磁性層、第１の磁性層、トンネルバリア層及び第２の磁性層を重ねて前記磁気トンネル接合積層を形成するものと、
前記磁気トンネル接合積層を覆って第２の導電材層を形成する工程と、
前記磁気トンネル接合積層を所望の素子パターンに従って覆うように前記第２の導電材層を残存させるべく前記第２の導電材層に第１の選択エッチング処理を施すことにより前記第２の導電材層の残存部部分からなる第１のハードマスクを形成する工程と、
前記磁気トンネル接合積層に前記第１のハードマスクを選択マスクとする第２の選択エッチング処理を施して前記磁気トンネル接合積層を前記反強磁性層に達するまでエッチングすることにより前記第１の磁性層、前記トンネルバリア層及び前記第２の磁性層の各々の残存部分からなる磁気トンネル接合部を形成する工程と、
前記磁気トンネル接合部において前記トンネルバリア層の端部に前記第２の選択エッチング処理の際に堆積した堆積物を除去する工程と、
前記堆積物を除去した後、前記第１のハードマスクと前記磁気トンネル接合部と前記反強磁性層の露呈部とを覆って絶縁材層を形成する工程と、
前記第１のハードマスクと前記磁気トンネル接合部と前記反強磁性層の露呈部とを所望の電極パターンに従って覆うように前記絶縁材層を残存させるべく前記絶縁材層に第３の選択エッチング処理を施すことにより前記絶縁材層の残存部分からなる第２のハードマスクを形成する工程と、
前記第１の導電材層と前記反強磁性層との積層に前記第２のハードマスクを選択マスクとする第４の選択エッチング処理を施すことにより該積層の残存部分からなる第１の電極層を前記磁気トンネル接合部の下に形成すると共に前記第１のハードマスクを第２の電極層として残存させる工程と
を含むものである。

第１のＴＭＲ素子の製法によれば、第１の磁性層、トンネルバリア層及び第２の磁性層を含む積層に導電材からなる第１のハードマスクを選択マスクとする第２の選択エッチング処理を施して磁気トンネル接合部を形成した後、トンネルバリア層の端部に第２の選択エッチング処理の際に堆積した堆積物を除去してから磁気トンネル接合部と反強磁性層の露呈部とを覆って絶縁材からなる第２のハードマスクを形成するので、磁気トンネル接合部の側壁（特にトンネルバリア層の端部）において第２のハードマスクの下にエッチング生成物等が残留するのを防ぐことができる。また、第３の選択エッチング処理により第２のハードマスクを形成する際には、磁気トンネル接合部がマスク用絶縁材層で覆われるため、磁気トンネル接合部の側壁（特にトンネルバリア層の端部）にレジスト等が付着するのを防ぐことができる。さらに、第２のハードマスクを選択マスクとする第４の選択エッチング処理により第１の電極層を形成する際には、磁気トンネル接合部が第２のハードマスクで覆われるため、磁気トンネル接合部の側壁（特にトンネルバリア層の端部）にエッチング生成物等が直接付着するのを防ぐことができる。従って、磁気トンネル接合部の側壁においてトンネルバリア層の上下の金属層がエッチング生成物等により接続されることがなくなり、電気的な短絡やリークを防止することができる。

その上、第２の選択エッチング処理においては、選択マスクとして導電材からなる第１のハードマスクを用いるので、磁気トンネル接合部の側壁（特にトンネルバリア層の端部）に付着するエッチング生成物としての堆積物がレジスト変性成分等の有機物を含まない。このため、堆積物を除去する工程では、有機溶媒等を使用しなくても、堆積物を簡単に除去することができる。このように有機溶媒等を使用しなくてよいので、人体や環境に有害な物質の使用量が削減される。また、第１のハードマスクは、第２の電極層として残されるので、除去工程が不要である。従って、工程の簡素化及びコスト低減が可能となる。

さらに、第１のハードマスクを形成するための第１の選択エッチング処理では、ハードマスク用の導電材料として、第１及び第２の磁性層よりイオンミリングレート（エッチングレート）が遅いＷ（タングステン）等の材料を選定すると、マスク用導電材層を薄くすることができる。このため、マスク用導電材層をパターニングする際に選択マスクとして用いるレジスト層を薄くすることができる。従って、微細パターンの形成が容易であると共にパターン倒れが起こりにくく、しかも角度ミリングでの加工時に影となる部分が少ないため加工精度が向上する。また、第２のハードマスクを形成するための第３の選択エッチング処理では、マスク用の絶縁材料として、第１の導電材層及び反強磁性層よりイオンミリングレート（エッチングレート）が遅いＳｉＯ_２等の材料を選定すると、マスク用絶縁材層を薄くすることができる。このため、マスク用絶縁材料をパターニングする際に選択マスクとして用いるレジスト層を薄くすることができる。従って、微細パターンの形成が容易であると共にパターン倒れが起こりにくく、しかも角度ミリングでの加工時に影となる部分が少ないため加工精度が向上する。なお、第２のハードマスクは、除去しないで残しておき、層間絶縁膜の一部として利用することもできる。

第１のＴＭＲ素子の製法においては、第１の変形例として、次のような変更を加えてもよい。すなわち、磁気トンネル接合部を形成する工程では、所望の素子パターンに対応する第１のハードマスクを用いる第２の選択エッチング処理を磁気トンネル接合積層に施して磁気トンネル接合積層を第１の導電材層に達するまでエッチングすることにより磁気トンネル接合積層の残存部分からなる磁気トンネル接合部を形成してもよい。この場合、第２のハードマスクは、第１のハードマスクと磁気トンネル接合部と第１の導電材層の露呈部とを覆うように形成し、第１の電極層を形成する工程では、第１の導電材層に第２のハードマスクを選択マスクとする第４の選択エッチング処理を施すことにより第１の導電材層の残存部分からなる第１の電極層を形成する。このようにすると、第１のＴＭＲ素子の製法に関して前述したと同様の作用効果が得られる。その上、第１の電極層が第１の導電材層の単層で構成されるため、第１の導電材層と反強磁性層との積層で構成される場合に比べて第１の電極層の端部での段差を低くすることができる。

第１のＴＭＲ素子の製法において第１の変形例を採用した場合には、第２の変形例として、次のような変更を加えてもよい。すなわち、磁気トンネル接合積層を形成する工程では、第１の導電材層の上に下から順に第１の磁性層、トンネルバリア層、第２の磁性層及び反強磁性層を重ねて磁気トンネル接合積層を形成してもよい。この場合、他の工程は、第１のＴＭＲ素子の製法及び第１の変形例に関して前述したと同様に実行する。このようにすると、第１のＴＭＲ素子の製法及び第１の変形例に関して前述したと同様の作用効果が得られる。

この発明に係る第２のＴＭＲ素子の製法は、
基板の絶縁性の一主面に第１の導電材層を介して磁気トンネル接合積層を形成する工程であって、前記第１の導電材層の上に下から順に反強磁性層、第１の磁性層、トンネルバリア層及び第２の磁性層を重ねて前記磁気トンネル接合積層を形成するものと、
前記磁気トンネル接合積層の上に第２の導電材層を介して第１の絶縁材層を形成する工程と、
前記磁気トンネル接合積層を所望の素子パターンに従って覆うように前記第２の導電材層と前記第１の絶縁材層との積層膜を残存させるべく該積層膜に第１の選択エッチング処理を施すことにより該積層膜の残存部部分からなる第１のハードマスクを形成する工程と、
前記磁気トンネル接合積層に前記第１のハードマスクを選択マスクとする第２の選択エッチング処理を施して前記磁気トンネル接合積層を前記反強磁性層に達するまでエッチングすることにより前記第１の磁性層、前記トンネルバリア層及び前記第２の磁性層の各々の残存部分からなる磁気トンネル接合部を形成する工程と、
前記磁気トンネル接合部において前記トンネルバリア層の端部に前記第２の選択エッチング処理の際に堆積した堆積物を除去する工程と、
前記堆積物を除去した後、前記第１のハードマスクのうち少なくとも前記第２の導電材層の残存部分と前記磁気トンネル接合部と前記反強磁性層の露呈部とを覆って第２の絶縁材層を形成する工程と、
前記第１のハードマスクのうち少なくとも前記第２の導電材層の残存部分と前記磁気トンネル接合部と前記反強磁性層の露呈部とを所望の電極パターンに従って覆うように前記第２の絶縁材層を残存させるべく前記第２の絶縁材層に第３の選択エッチング処理を施すことにより前記第２の絶縁材層の残存部分からなる第２のハードマスクを形成する工程と、
前記第１の導電材層と前記反強磁性層との積層に前記第２のハードマスクを選択マスクとする第４の選択エッチング処理を施すことにより該積層の残存部分からなる第１の電極層を前記磁気トンネル接合部の下に形成すると共に前記第１のハードマスクとしての前記第２の導電材層の残存部分を第２の電極層として残存させる工程と
を含むものである。

第２のＴＭＲ素子の製法は、第１のハードマスクを第２の導電材層のみに基づいて形成するのではなく、第１のハードマスクを第２の導電材層に第１絶縁材層を重ねた積層膜に基づいて形成する点で第１のＴＭＲ素子の製法と異なるものである。第２のＴＭＲ素子の製法によれば、第１のＴＭＲ素子の製法に関して前述した作用効果に加えて次のような作用効果が得られる。すなわち、第１のハードマスクを第２の導電材層に第１の絶縁材層を重ねた積層膜に基づいて形成すると共に第２のハードマスクを第２の絶縁材層に基づいて形成するので、第１の絶縁材層としては、第１のハードマスクを用いる第２の選択エッチング処理に最適な材料及び厚さを設定できると共に、第２の絶縁材層としては、第２のハードマスクを用いる第４の選択エッチング処理に最適な材料及び厚さを設定できる。

第２のＴＭＲ素子の製法においては、前述した第１の変形例と同様の変更を加えてもよく、第１の変形例を採用した場合には、前述した第２の変形例と同様の変更を加えてもよい。このようにしても、第２のＴＭＲ素子の製法に関して前述したと同様の作用効果が得られる。

第１又は第２のＴＭＲ素子の製法においては、第１の電極層を形成した後、第２のハードマスク及び第１の電極層に第４の選択エッチング処理の際に堆積した堆積物を除去するようにしてもよい。このことは、第１又は第２の変形例を採用した場合についても同様である。堆積物は、レジスト変性成分等の有機物を含まないので、有機溶媒等を用いなくても、希フッ酸等を用いる薬液処理で簡単に除去することができる。このようにすると、パーティクルの発生が抑制され、歩留りの向上が可能になる。

この発明に係る第３のＴＭＲ素子の製法は、
基板の絶縁性の一主面に第１の導電材層を介して磁気トンネル接合積層を形成する工程であって、前記第１の導電材層の上に下から順に反強磁性層、第１の磁性層、トンネルバリア層及び第２の磁性層を重ねて前記磁気トンネル接合積層を形成するものと、
前記磁気トンネル接合積層を覆って第２の導電材層を形成する工程と、
前記磁気トンネル接合積層を所望の電極パターンに従って覆うように前記第２の導電材層を残存させるべく前記第２の導電材層に第１の選択エッチング処理を施すことにより前記第２の導電材層の残存部部分からなる第１のハードマスクを形成する工程と、
前記磁気トンネル接合積層に前記第１のハードマスクを選択マスクとする第２の選択エッチング処理を施すことにより前記電極パターンに従って前記磁気トンネル接合積層を残存させる工程と、
前記第１のハードマスクと前記磁気トンネル接合積層の残存部とを覆って絶縁材層を形成する工程と、
前記磁気トンネル接合積層の残存部を所望の素子パターンに従って覆うように前記第１のハードマスク及び前記絶縁材層を残存させるべく前記第１のハードマスク及び前記絶縁材層に第３の選択エッチング処理を施すことにより前記第１のハードマスク及び前記絶縁材層の各々の残存部分からなる第２のハードマスクを形成する工程と、
前記磁気トンネル接合積層の残存部に前記第２のハードマスクを選択マスクとする第４の選択エッチング処理を施して前記磁気トンネル接合積層の残存部を前記反強磁性層に達するまでエッチングすることにより前記第１の磁性層、前記トンネルバリア層及び前記第２の磁性層の各々の残存部分からなる磁気トンネル接合部を形成すると共にこの磁気トンネル接合部の下に前記第１の導電材層及び前記反強磁性層の各々の残存部分からなる第１の電極層を残存させ、しかも前記第２のハードマスクとしての前記第２の導電材層の残存部分を第２の電極層として残存させる工程と、
前記磁気トンネル接合部において前記トンネルバリア層の端部に前記第４の選択エッチング処理の際に堆積した堆積物を除去する工程と
を含むものである。

第３のＴＭＲ素子の製法によれば、第４の選択エッチング処理において選択マスクとして絶縁材からなる第２のハードマスクを用いるので、磁気トンネル接合部の側壁（特にトンネルバリア層の端部）に付着するエッチング生成物としての堆積物がレジスト変性成分等の有機物を含まない。このため、堆積物を除去する工程では、有機溶媒等を使用しなくても、堆積物を簡単に除去することができる。従って、磁気トンネル接合部の側壁においてトンネルバリア層の上下の金属層が堆積物等により接続されることがなくなり、電気的な短絡やリークを防止することができる。また、有機溶媒等を使用しなくてよいので、人体や環境に有害な物質の使用量が削減され、工程の簡素化及びコスト低減が可能となる。

その上、導電材からなる第１のハードマスク及び絶縁材からなる第２のハードマスクを用いるので、第１のＴＭＲ素子に関して前述したと同様に微細パターンの形成が容易であると共に加工精度が向上する。

第３のＴＭＲ素子の製法においては、第３の変形例として、次のような変更を加えてもよい。すなわち、磁気トンネル接合部を形成する工程では、磁気トンネル接合積層の残存部を第４の選択エッチング処理により第１の導電材層に達するまでエッチングすることにより反強磁性層、第１の磁性層、トンネルバリア層及び第２の磁性層の各々の残存部分からなる磁気トンネル接合部を形成すると共にこの磁気トンネル接合部の下に第１の導電材層の残存部分からなる第１の電極層を残存させる。このようにしても、第３のＴＭＲ素子の製法に関して前述したと同様の作用効果が得られる。

第３のＴＭＲ素子の製法において第３の変形例を採用した場合には、第４の変形例として、次のような変更を加えてもよい。すなわち、磁気トンネル接合積層を形成する工程では、第１の導電材層の上に下から順に第１の磁性層、トンネルバリア層、第２の磁性層及び反強磁性層を重ねて磁気トンネル接合積層を形成してもよい。この場合、他の工程は、第３のＴＭＲ素子の製法及び第３の変形例に関して前述したと同様に実行する。このようにすると、第３のＴＭＲ素子の製法に関して前述したと同様の作用効果が得られる。

この発明に係る第４のＴＭＲ素子の製法は、
基板の絶縁性の一主面に第１の導電材層を介して磁気トンネル接合積層を形成する工程であって、前記第１の導電材層の上に下から順に反強磁性層、第１の磁性層、トンネルバリア層及び第２の磁性層を重ねて前記磁気トンネル接合積層を形成するものと、
前記磁気トンネル接合積層の上に第２の導電材層を介して第１の絶縁材層を形成する工程と、
前記磁気トンネル接合積層を所望の電極パターンに従って覆うように前記第２の導電材層と前記第１の絶縁材層との第１の積層膜を残存させるべく該第１の積層膜に第１の選択エッチング処理を施すことにより該第１の積層膜の残存部部分からなる第１のハードマスクを形成する工程と、
前記磁気トンネル接合積層に前記第１のハードマスクを選択マスクとする第２の選択エッチング処理を施すことにより前記電極パターンに従って前記磁気トンネル接合積層を残存させる工程と、
前記第１のハードマスクのうち少なくとも前記第２の導電材層の残存部分と前記磁気トンネル接合積層の残存部とを覆って第２の絶縁材層を形成する工程と、
前記磁気トンネル接合積層の残存部を所望の素子パターンに従って覆うように前記第１のハードマスクのうち少なくとも前記第２の導電材層の残存部分と前記第２の絶縁材層との第２の積層膜を残存させるべく該第２の積層膜に第３の選択エッチング処理を施すことにより該第２の積層膜の残存部分からなる第２のハードマスクを形成する工程と、
前記磁気トンネル接合積層の残存部に前記第２のハードマスクを選択マスクとする第４の選択エッチング処理を施して前記磁気トンネル接合積層の残存部を前記反強磁性層に達するまでエッチングすることにより前記第１の磁性層、前記トンネルバリア層及び前記第２の磁性層の各々の残存部分からなる磁気トンネル接合部を形成すると共にこの磁気トンネル接合部の下に前記第１の導電材層及び前記反強磁性層の各々の残存部分からなる第１の電極層を残存させ、しかも前記第２のハードマスクとしての前記第２の導電材層の残存部分を第２の電極層として残存させる工程と、
前記磁気トンネル接合部において前記トンネルバリア層の端部に前記第４の選択エッチング処理の際に堆積した堆積物を除去する工程と
を含むものである。

第４のＴＭＲ素子の製法は、第１のハードマスクを第２の導電材層のみに基づいて形成するのではなく、第１のハードマスクを第２の導電材層に第１絶縁材層を重ねた積層膜に基づいて形成する点で第３のＴＭＲ素子の製法と異なるものである。第４のＴＭＲ素子の製法によれば、第３のＴＭＲ素子の製法に関して前述した作用効果に加えて次のような作用効果が得られる。すなわち、第１のハードマスクを第２の導電材層に第１の絶縁材層を重ねた積層膜に基づいて形成すると共に第２のハードマスクを第２の絶縁材層に基づいて形成するので、第１の絶縁材層としては、第１のハードマスクを用いる第２の選択エッチング処理に最適な材料及び厚さを設定できると共に、第２の絶縁材層としては、第２のハードマスクを用いる第４の選択エッチング処理に最適な材料及び厚さを設定できる。

第４のＴＭＲ素子の製法においては、前述した第３の変形例と同様の変更を加えてもよく、第３の変形例を採用した場合には、前述した第４の変形例と同様の変更を加えてもよい。このようにしても、第４のＴＭＲ素子の製法に関して前述したと同様の作用効果が得られる。

この発明に係る第１の磁気トンネル接合装置は、
絶縁性の一主面を有する基板と、
前記一主面に形成された磁気トンネル接合素子であって、前記一主面に下から順に第１の導電材層、反強磁性層、第１の磁性層、トンネルバリア層、第２の磁性層及び第２の導電材層を重ねるか又は前記一主面に下から順に第１の導電材層、第１の磁性層、トンネルバリア層、第２の磁性層、反強磁性層及び第２の導電材層を重ねて構成されたものと、
前記磁気トンネル接合素子の側壁を覆って形成され、絶縁材からなる第１の保護膜と、
前記一主面に形成され、前記磁気トンネル接合素子と実質的に同一の積層構成を有する配線層と、
この配線層の側壁を覆って形成され、絶縁材からなる第２の保護膜とを備え、
前記配線層を、前記磁気トンネル接合素子のための配線層又は前記基板に形成された回路素子のための配線層として用いたものである。

第１の磁気トンネル接合装置は、ＴＭＲ素子と配線層とが実質的に同一の積層構成であるため、この発明の第１又は第２のＴＭＲ素子の製法（第１又は第２の変形例も含む）により簡単に製作可能である。また、配線層は、ＴＭＲ素子又は他の回路素子のための配線層として使用されるので、配線設計の自由度が向上する。

この発明に係る第２の磁気トンネル接合装置は、
絶縁性の一主面を有する基板と、
前記一主面に形成された磁気トンネル接合素子であって、前記一主面に下から順に第１の導電材層、反強磁性層、第１の磁性層、トンネルバリア層、第２の磁性層及び第２の導電材層を重ねるか又は前記一主面に下から順に第１の導電材層、第１の磁性層、トンネルバリア層、第２の磁性層、反強磁性層及び第２の導電材層を重ねて構成されたものと、
前記磁気トンネル接合素子の側壁を覆って形成され、絶縁材からなる第１の保護膜と、
前記一主面に形成され、前記磁気トンネル接合素子と実質的に同一の積層構成を有する補助積層と、
この補助積層の側壁を覆って形成され、絶縁材からなる第２の保護膜と、
前記第１及び第２の保護膜をそれぞれ介して前記磁気トンネル接合素子及び前記補助積層を覆うように前記一主面に形成された絶縁膜とを備え、
前記補助積層を、前記絶縁膜を平坦化するための平坦化層又は前記絶縁膜の剥離を防止するための剥離防止層として用いたものである。

第２の磁気トンネル接合装置は、ＴＭＲ素子と平坦化層又は剥離防止層とが実質的に同一の積層構成であるため、この発明の第１又は第２のＴＭＲ素子の製法（第１又は第２の変形例も含む）により簡単に製作可能である。また、平坦化層を設けると、絶縁膜の平坦化が可能にあり、絶縁膜上に形成する配線層の平坦化を達成できる。さらに、剥離防止層を設けると、絶縁膜の剥離を防止可能となり、絶縁膜の安定性が向上する。

第１又は第２の磁気トンネル接合装置においては、ＴＭＲ素子の側壁と、配線層、平坦化層又は剥離防止層の側壁とが絶縁材からなる保護膜で覆われるので、ハードマスクを保護膜として残すことが可能になり、工程の簡略化及び信頼性の向上を図ることができる。

以上のように、この発明によれば、磁気トンネル接合積層に導電材（又は絶縁材／導電材）からなるハードマスクを選択マスクとする選択エッチング処理を施して磁気トンネル接合部を形成した後、磁気トンネル接合部においてトンネルバリア層の端部から堆積物（エッチング生成物）を除去してから、絶縁材からなるハードマスクを選択マスクとする選択エッチング処理により磁気トンネル接合部の下に電極層を形成したり、磁気トンネル接合積層に導電材（又は絶縁材／導電材）からなるハードマスクを選択マスクとする選択エッチング処理を施して磁気トンネル接合積層の一部を残存させた後、磁気トンネル接合積層の残存部に絶縁材からなるハードマスクを選択マスクとする選択エッチング処理を施して磁気トンネル接合部及び電極層を形成してから、磁気トンネル接合部においてトンネルバリア層の端部から堆積物（エッチング生成物）を除去したりするので、トンネルバリア層の上下の金属層間に電気的な短絡やリークが発生するのを防止でき、ＴＭＲ素子の製造歩留りが向上すると共にＴＭＲ素子の特性劣化を防止できる効果が得られる。また、この発明の製法では、酸化性又は窒化性雰囲気中でイオンミリング処理を行なう必要がないので、エッチング終点の検出精度が低下しない利点もある。
その上、導電材又は絶縁材からなるハードマスクを選択マスクとする選択エッチング処理では、堆積物（エッチング生成物）がレジスト変性成分等の有機物を含まないので、磁気トンネル接合部の側壁に付着した堆積物を有機溶媒等を用いずに簡単に除去することができ、コスト低減が可能になる効果も得られる。また、微細なパターンの形成が容易であると共に加工精度が高い利点もある。
さらに、ＴＭＲ素子形成処理の一部を流用してＴＭＲ素子と積層構成が実質的に同一の配線層、絶縁膜平坦化層又は絶縁膜剥離防止層を形成するので、低コストで配線設計の自由度向上、絶縁膜の平坦性又は安定性の向上等を達成できる効果が得られる。また、絶縁材からなるハードマスクを保護膜として用いるので、
工程の簡略化及び信頼性の向上が可能になる利点もある。

図１〜９は、この発明の第１の実施形態に係るＴＭＲ素子を備えた磁気センサの製法を示すもので、各々の図に対応する工程（１）〜（９）を順次に説明する。

（１）例えばシリコンからなる半導体基板２０の表面に熱酸化法により酸化シリコンからなる絶縁膜２２を形成する。表面に絶縁膜２２を形成した半導体基板２０の代りに、ガラス又は石英等からなる絶縁性基板を用いてもよい。次に、絶縁膜２２の上には、スパッタ法によりＣｒからなる導電材層２４を１０〜３０ｎｍの厚さに形成する。導電材層２４としては、Ｔｉの単層又はＴｉ層にＣｕ層を重ねた積層等を用いてもよく、あるいはＷ，Ｔａ，Ａｕ，Ｍｏ等の導電性非磁性金属材料を用いてもよい。

次に、導電材層２４の上には、スパッタ法によりＰｔ−Ｍｎ合金からなる反強磁性層２６を３０〜５０ｎｍの厚さに形成する。反強磁性層２６としては、Ｒｈ−Ｍｎ合金、Ｆｅ−Ｍｎ合金等を用いてもよい。この後、反強磁性層２６の上には、スパッタ法によりＮｉ−Ｆｅ合金からなる強磁性層２８を１０〜３０ｎｍの厚さに形成する。強磁性層２８としては、Ｎｉ，Ｆｅ，Ｃｏのうちのいずれかの金属、Ｎｉ，Ｆｅ，Ｃｏのうちの２つ以上の金属の合金又は金属間化合物等を用いてもよく、あるいはＮｉ−Ｆｅ合金層２８の下にＣｏ層を敷くなどして積層構造のものを用いてもよい。

次に、強磁性層２８の上には、スパッタ法によりＡｌ層を１〜２ｎｍの厚さに形成する。そして、Ａｌ層に酸化処理を施すことによりアルミナ（酸化アルミニウム）からなるトンネルバリア層３０を形成する。トンネルバリア層３０としては、金属又は半導体を改変した酸化物（例えばＴｉＯｘ，ＳｉＯ_２，ＭｇＯ，Ａｌ_２Ｏ_２＋ＳｉＯ_２［サイアロン］）、窒化物（例えばＡｌＮ，Ｓｉ_３Ｎ_４）、酸化窒化物（例えばＡｌＮ＋Ａｌ_２Ｏ_３）等を用いてもよい。この後、トンネルバリア層３０の上には、スパッタ法によりＮｉ−Ｆｅ合金からなる強磁性層３２を２０〜１００ｎｍの厚さに形成する。強磁性層３２としては、強磁性層２８に関して前述したと同様の強磁性層を用いることができる。

次に、強磁性層３２の上には、スパッタ法又はＣＶＤ法により例えばＷ又はＴｉＷからなるハードマスク用導電材層３４を１００〜４００ｎｍ（好ましくは２００ｎｍ）の厚さに形成する。スパッタ法により導電材層３４を形成する場合、処理条件は、一例として、
Ａｒガス流量：１５〜１００ｓｃｃｍ（好ましくは３０ｓｃｃｍ）
圧力：１〜１０ｍＴｏｒｒ（好ましくは３ｍＴｏｒｒ）
ＲＦパワー：０．５〜２ｋＷ（好ましくは１．１５ｋＷ）
基板温度：８０〜２５０℃（好ましくは１５０℃）
とすることができる。また、ＣＶＤ法により導電材層３４を形成する場合、処理条件は、一例として、
ガス流量：ＷＦ_６／Ｈ_２／Ａｒ＝４０／４００／２２５０ｓｃｃｍ
圧力：０．５〜１０×１０^６Ｔｏｒｒ（好ましくは１×１０^６Ｔｏｒｒ）
基板温度：２５０〜４５０℃（好ましくは３００℃）
とすることができる。

次に、導電材層３４の上には、それぞれ図１３のＴａ〜Ｔｃに示すような四辺形状の素子パターンを有するレジスト層３６ａ〜３６ｃをホトリソグラフィ処理により形成する。このときのレジスト厚さは、１００〜７００ｎｍ（好ましくは３５０ｎｍ）とすることができる。

（２）レジスト層３６ａ〜３６ｃをマスクとする選択的イオンミリング処理又は選択的ドライエッチング処理により導電材層３４をパターニングしてハードマスク３４ａ〜３４ｃを形成する。イオンミリング処理によりパターニングを行なう場合、処理条件は、一例として、
Ａｒ流量：４ｓｃｃｍ
圧力：２．０×１０^−４Ｔｏｒｒ
角度：０〜３０度
パワー：５００Ｖ、１９０ｍＡ
ミリング時間：６．０〜６．５ｍｉｎ程度
とすることができる。また、ドライエッチング処理によりパターニングを行なう場合、処理条件は、一例として、
ガス流量：ＳＦ_６／Ａｒ＝３０〜１４０／４０〜１４０ｓｃｃｍ（好ましく
は１１０／９０ｓｃｃｍ）
圧力：２５０ｍＴｏｒｒ
ＲＦパワー：４５０Ｗ
とすることができる。

（３）ハードマスク３４ａ〜３４ｃを形成した後は、レジスト層３６ａ〜３６ｃを除去する。レジスト除去は、例えばＯ_２プラズマによるアッシング処理を施した後、有機剥離液を用いた薬液処理を施すことにより行なうことができる。アッシング処理における処理条件は、一例として、
Ｏ_２流量：１００ｓｃｃｍ
圧力：５０ｍＴｏｒｒ
ＲＦパワー：１５０Ｗ
とすることができる。レジスト除去法の他の例としては、アセトン超音波洗浄法等を用いてもよい。なお、独立のレジスト除去工程を設ける代りに、イオンミリング処理中に同時にレジスト層３６ａ〜３６ｃを除去するようにしてもよい。

イオンミリング処理によりパターニングを行なった場合には、ハードマスク３４ａ及びレジスト層３６ａの積層の側壁とハードマスク３４ｂ及びレジスト層３６ｂの積層の側壁とハードマスク３４ｃ及びレジスト層３６ｃの積層の側壁とにそれぞれ側壁堆積膜ＤＰ_１０とＤＰ_１１とＤＰ_１２とがエッチング生成物として形成される。これらの堆積膜ＤＰ_１０〜ＤＰ_１２は、レジスト変性成分（有機物）、層３２，３４の金属成分等を含むもので、上記のようなレジスト除去処理の後もハードマスク３４ａ〜３４ｃの側壁に残り易い。しかし、ミリング時間が短いので、堆積物の量が少なく、堆積物除去のための追加処理を行なわなくても図３のイオンミリング工程で完全に除去することができる。なお、ドライエッチング処理によりパターニングを行なった場合には、側壁堆積膜の問題は殆どない。

次に、ハードマスク３４ａ〜３４ｃをマスクとする選択的イオンミリング処理により層２８〜３２の積層に分離溝３８を反強磁性層２６に達するように形成することにより磁気トンネル接合部ＡＴａ〜ＡＴｃを得る。磁気トンネル接合部ＡＴａは、分離溝３８で囲まれた層２８〜３２の残存部分２８ａ〜３２ａの積層からなり、磁気トンネル接合部ＡＴｂは、分離溝３８で囲まれた層２８〜３２の残存部分２８ｂ〜３２ｂの積層からなり、磁気トンネル接合部ＡＴｃは、分離溝３８で囲まれた層２８〜３２の残存部分２８ｃ〜３２ｃの積層からなる。

イオンミリング処理における処理条件は、一例として、
Ａｒ流量：４ｓｃｃｍ
圧力：２．０×１０^−４Ｔｏｒｒ
角度：０〜６０度
パワー：５００Ｖ、１９０ｍＡ
とすることができる。エッチング終点の検出法としては、プラズマ発光測定法を用い、反強磁性層２６の構成原子に基づく発光を検出してイオンミリングを停止する。反強磁性層２６の露出面積が大きいため、発光検出に十分な信号強度が得られ、エッチング終点を高精度で検出可能である。なお、ハードマスク３４ａ〜３４ｃは、電極層として使用するために残存させる。３４ａ等のハードマスクの残存厚さは、５０〜３００ｎｍ程度とするのが望ましい。

図３のイオンミリング工程では、分離溝３８の側壁にエッチング生成物として側壁堆積膜ＤＰ_１３〜ＤＰ_１５が形成される。堆積膜ＤＰ_１３〜ＤＰ_１５は、層２６，２８，３２，３４の金属成分等を含むもので、レジスト変性成分（有機物）を含まないため、有機溶媒なしで簡単に除去可能である。

（４）イオンミリング処理の後、側壁堆積膜ＤＰ_１３〜ＤＰ_１５を除去するための薬液処理を行なう。この薬液処理としては、
（イ）希フッ酸（又はＢＨＦ）処理＋純水洗浄処理、
（ロ）アンモニア及び過酸化水素水処理＋純水洗浄処理、
（ハ）硫酸及び過酸化水素水処理＋純水洗浄処理
の３種類の処理のうち１種類の処理又は複数種類の組合せに係る処理を行なうことができる。このような処理は、短時間の処理であるため、磁気トンネル接合部ＡＴａ〜ＡＴｃの側壁のエッチング量は極くわずかであり、トンネルバリア層に対する実質的なダメージはない。

側壁堆積膜ＤＰ_１３〜ＤＰ_１５を一層確実に除去したいときは、クリーニングミリング処理（角度をもたせた短時間のミリング処理）を追加してもよい。クリーニングミリング処理における処理条件は、一例として、
Ａｒ流量：４ｓｃｃｍ
圧力：２．０×１０^−４Ｔｏｒｒ
角度：４５〜８０度（好ましくは６０度）
パワー：５００Ｖ、１９０ｍＡ
とすることができる。このようなミリング処理を追加することにより分離溝３８の側壁を一層清浄化することができ、側壁形状は、一層テーパー状となる。

次に、基板上面には、ハードマスク３４ａ〜３４ｃと磁気トンネル接合部ＡＴａ，ＡＴｂと分離溝３８とを覆ってハードマスク用絶縁材層４０を形成する。絶縁材層４０としては、５０〜３００ｎｍ（好ましくは２００ｎｍ）の厚さのＳｉＯ_２層をスパッタ法又はＣＶＤ法により形成することができる。スパッタ法によりＳｉＯ_２層を形成する場合、処理条件は、一例として、
使用ガス：Ａｒ
圧力：１〜１０ｍＴｏｒｒ（好ましくは５ｍＴｏｒｒ）
ＲＦパワー：０．５〜２ｋＷ（好ましくは１ｋＷ）
膜厚：５０ｎｍ
とすることができる。また、ＣＶＤ法によりＳｉＯ_２層を形成する場合、処理条件は、一例として、
原料ガス：ＳｉＨ_４又はＴＥＯＳ（テトラ・エチル・オルソ・シリケート）
Ｏ_３又はＯ_２流量：８０００ｓｃｃｍ
圧力：１〜１０Ｔｏｒｒ（好ましくは２．２Ｔｏｒｒ）
ＲＦパワー：３００〜１０００Ｗ（好ましくは５００Ｗ）
ヒーター温度：３００℃以下
膜厚：５０ｎｍ
とすることができる。

次に、絶縁材層４０の上にレジスト層４２ａ，４２ｂを形成する。レジスト層４２ａ，４２ｂは、それぞれ図１３の２６ａ，２６ｂに示すように四辺形状の電極パターンを有するようにホトリソグラフィ処理により形成する。このときのレジスト厚さは、８０〜５００ｎｍ（好ましくは３００ｎｍ）とすることができる。

（５）レジスト層４２ａ，４２ｂをマスクとする選択的イオンミリング処理又は選択的ドライエッチング処理により絶縁材層４０をパターニングしてハードマスク４０ａ，４０ｂを形成する。ハードマスク４０ａ，４０ｂは、それぞれレジスト層４２ａ，４２ｂに対応したパターンを有する絶縁材層４０の第１，第２の残存部分からなる。

イオンミリング処理によりパターニングを行なう場合、処理条件は、図２のイオンミリング処理に関して前述したのと同様にすることができる。また、ドライエッチング処理によりパターニングを行なう場合、処理条件は、一例として、
ガス流量：ＣＨＦ_３／ＣＦ_４／Ａｒ＝３０／５／１００ｓｃｃｍ
圧力：２００ｍＴｏｒｒ
ＲＦパワー：７００Ｗ
とすることができる。

イオンミリング処理又はドライエッチング処理の後、レジスト層４２ａ，４２ｂを除去する。このときのレジスト除去処理は図３に関して前述したと同様にして行なうことができる。このようなレジスト除去処理に加えて、希フッ酸処理＋純水洗浄処理等の堆積膜除去処理を施してもよい。

（６）ハードマスク４０ａ，４０ｂを選択マスクとするイオンミリング処理により層２４，２６の積層に分離溝４４を絶縁膜２２に達するように形成することにより磁気トンネル接合部ＡＴａ〜ＡＴｃにそれぞれ対応するＴＭＲ素子Ｔａ〜Ｔｃを得る。このときのイオンミリング処理における処理条件は、図３のイオンミリング処理について前述したと同様にすることができる。

ＴＭＲ素子Ｔａは、分離溝４４で囲まれた層２４ａ，２６ａと、分離溝３８で囲まれた層２８〜３２の部分２８ａ〜３２ａと、ハードマスク３４ａとの積層からなると共に、ＴＭＲ素子Ｔｂは、分離溝４４で囲まれた層２４ａ，２６ａと、分離溝３８で囲まれた層２８〜３２の部分２８ｂ〜３２ｂと、ハードマスク３４ｂとの積層からなる。層２４ａ，２６ａの積層は、ＴＭＲ素子Ｔａの一方の電極層として用いられると共に、ハードマスク３４ａは、ＴＭＲ素子Ｔａの他方の電極層として用いられる。層２４ａ，２６ａの積層は、ＴＭＲ素子Ｔｂの一方の電極層として用いられると共に、ハードマスク３４ｂは、ＴＭＲ素子Ｔｂの他方の電極層として用いられる。ＴＭＲ素子Ｔａ，Ｔｂは、配線層（共通の電極層）としての層２４ａ，２６ａの積層により相互接続される。

ＴＭＲ素子Ｔｃは、分離溝４４で囲まれた層２４ｂ，２６ｂと、分離溝３８で囲まれた層２８〜３２の部分２８ｃ〜３２ｃと、ハードマスク３４ｃとの積層からなる。層２４ｂ，２６ｂは、ＴＭＲ素子Ｔｃの一方の電極層として用いられると共に、ハードマスク３４ｃは、ＴＭＲ素子Ｔｃの他方の電極層として用いられる。

絶縁膜２２は、図６のイオンミリング処理時にのみ削られるので、電極層の端部におけるエッチング深さＤは、図４６の場合に比べて小さくなる。

（７）図６のイオンミリング工程では、分離溝３８，４４の側壁にエッチング生成物としての側壁堆積膜ＤＰ_１７〜ＤＰ_２１が形成される。側壁堆積膜ＤＰ_１７〜ＤＰ_２１は、ハードマスク４０ａ，４０ｂの絶縁材成分、層２４，２６の金属成分等を含むが、レジスト変性成分を含まない。側壁堆積膜ＤＰ_１７〜ＤＰ_１９が存在しても、分離溝３８の側壁がハードマスク４０ａ，４０ｂで覆われているため、３０ａ等のトンネルバリア層の上下の金属層間で電気的な短絡やリークが発生するのを防止することができる。

側壁堆積膜ＤＰ_１７〜ＤＰ_２１は、残しておいても素子特性上問題はないが、後工程で剥離してパーティクルとなり、歩留りを低下させる恐れがある。そこで、堆積膜ＤＰ_１７〜ＤＰ_２１を除去するために薬液処理を施してもよい。この薬液処理では、ハードマスク４０ａ，４０ｂの耐薬品性が高いため、種々の薬液を選択可能であり、しかも堆積膜ＤＰ_１７〜ＤＰ_２１がレジスト変性成分等の有機物を含まないため、除去が容易である。例えば、希フッ酸（又はＢＨＦ）処理及び純水洗浄処理を順次に施すか又はアンモニア＋過酸化水素水処理及び純水洗浄処理を順次に施すことができる。これらの処理では、４０ａ等のハードマスクの表面が薄く溶解されるため、堆積膜ＤＰ_１７，ＤＰ_２１が浮き上がった状態で除去される。このとき、層２４ａ，２６ａ等の積層の端部におけるエッチング量は、極くわずかである。４０ａ等の薄くなったハードマスクは、残しておいて層間絶縁膜の一部として利用することができる。

上記のような堆積膜除去処理に加えて、図４の堆積膜除去工程に関して前述したと同様のクリーニングミリング処理を追加してもよい。このようにすると、堆積膜を十分に除去可能となり、側壁形状は、一層テーパー状となる。

（８）基板上面には、ハードマスク４０ａ，４０ｂ及び分離溝３８，４４を覆ってスパッタ法により酸化シリコンからなる層間絶縁膜４６を形成する。この後、選択的イオンミリング処理によりＴＭＲ素子Ｔａ〜Ｔｃの電極層３４ａ〜３４ｃにそれぞれ対応する接続孔４６ａ〜４６ｃを絶縁膜４６に形成する。

（９）絶縁膜４６の上には、接続孔４６ａ〜４６ｃを覆ってスパッタ法によりＡｌ等の配線用金属を被着すると共にその被着層を選択的イオンミリング処理（又は選択的ウエットエッチング処理）によりパターニングして配線層４８ａ，４８ｂを形成する。配線層４８ａは、接続孔４６ａを介してＴＭＲ素子Ｔａの電極層３４ａに接続され、配線層４８ｂは、接続孔４６ｂ，４６ｃを介してＴＭＲ素子Ｔｂ，Ｔｃの電極層３４ｂ，３４ｃを相互接続する。この結果、ＴＭＲ素子Ｔａ〜Ｔｃは、直列接続されたことになる。図１３は、ＴＭＲ素子Ｔａ〜Ｔｃの接続状況を示すもので、図９は、図１３のＸ−Ｘ’線断面に対応する。

図６に示したように電極層の端部における段差Ｄが低いため、絶縁膜４６の欠陥発生が抑制され、配線層４８ｂが膜欠陥を介して２６ａ等の反強磁性層と短絡するといった事態を回避することができる。

上記した第１の実施形態の製法によれば、図２，５の工程では薄いレジスト層を用いて寸法精度よくハードマスクを形成できること、図３，６の工程ではハードマスクを用いて寸法精度よく磁気トンネル接合部及びＴＭＲ素子を形成できること、図４の工程では磁気トンネル接合部ＡＴａ，ＡＴｂの側壁が絶縁材層４０で覆われているためレジスト汚染を免れること、図５，６の工程では磁気トンネル接合部ＡＴａ〜ＡＴｃの側壁がハードマスク４０ａ，４０ｂで覆われて側壁堆積膜の影響を受けないため３０ａ等のトンネルバリア層の上下の金属層間で電気的な短絡やリークを防げることなどの理由により磁気センサの製造歩留りが向上する。その上、絶縁膜２２が削られるのは図６のイオンミリング処理時のみであるため、電極層の端部の段差Ｄが低く、層間絶縁膜の欠陥に基づく配線の短絡不
良を防止できる利点もある。

図９に示す磁気センサにおいて、ＴＭＲ素子Ｔａ〜Ｔｃの動作は同様であり、代表として素子Ｔａの動作を説明する。反強磁性層２６ａは、強磁性層２８ａの磁化の向きを固定すべく作用するので、強磁性層２８ａは、磁化固定層となる。一方、強磁性層３２ａは、磁化の向きが自由であり、磁化自由層となる。

電極層２４ａ，３４ａ間に一定の電流を流した状態において基板２０の平面内に外部磁界を印加すると、磁界の向きと強さに応じて強磁性層２８ａ，３２ａ間で磁化の相対角度が変化し、このような相対角度の変化に応じて電極層２４ａ，３４ａ間の電気抵抗値が変化する。従って、このような電気抵抗値の変化に基づいて磁界検出を行なうことができる。

図１０〜１２は、上記した第１の実施形態の製法においてＴＭＲ素子形成処理の一部を流用して配線部にて配線を形成する工程を示すもので、図１〜９と同様の部分には同様の符号を付して詳細な説明を省略する。

図１０の工程では、基板２０の表面を覆う絶縁膜２２の上に図１の積層形成工程を流用して層２４〜３４の積層を形成した後、所望の配線パターンに対応するレジストマスクを用いると共に図２のイオンミリング処理又はドライエッチング処理を流用して導電材層３４をパターニングしてハードマスク３４ｓを形成する。そして、図３のレジスト除去処理を流用してレジストマスクを除去した後、ハードマスク３４ｓを用いると共に図３のイオンミリング処理を流用して層２８〜３２の積層をパターニングして配線用積層部ＡＴｓを形成する。積層部ＡＴｓは、層２８〜３２の部分２８ｓ〜３２ｓとハードマスク３４ｓとの積層からなるもので、積層部ＡＴｓの側壁には、前述の堆積膜ＤＰ_１３〜ＤＰ_１５と同様の側壁堆積膜ＤＰ_１６が形成される。なお、ハードマスク３４ｓの残存厚さは、配線層としての使用を考慮すると、前述の３４ａ等の電極層と同様に５０〜３００ｎｍ程度とするのが望ましい。

図１１の工程では、必要に応じて図４の堆積膜除去処理を流用して堆積膜ＤＰ_１６を除去する。そして、図４の絶縁材層形成処理を流用して積層部ＡＴｓを覆うようにハードマスク用絶縁材層を反強磁性層２６の上に形成する。図４のレジスト層形成処理を流用して絶縁材層の上にレジスト層を形成した後、該レジスト層をマスクとして図５のイオンミリング処理を行なうことにより絶縁材層の残存部分からなるハードマスク４０ｓを形成する。図５のレジスト除去処理を流用してレジスト層を除去した後、必要に応じて図５の堆積膜除去処理を流用して堆積膜を除去する。

図１２の工程では、ハードマスク４０ｓをマスクとして図６のイオンミリング処理を層２４，２６の積層に施すことにより配線層Ｔｓを得る。配線層Ｔｓは、積層部ＡＴｓの下に層２４，２６の残存部分２４ｓ，２６ｓの積層を配置した構成を有する。

図６のイオンミリング処理が行なわれると、配線層Ｔｓの側壁には、前述の堆積膜ＤＰ_１７〜ＤＰ_２１と同様の側壁堆積膜が形成される。このような堆積膜を図７の堆積膜除去処理を流用して除去する。

図１２に示した配線層Ｔｓは、図９に示したＴＭＲ素子Ｔａ〜Ｔｃと同一レベルの配線層として利用可能であり、例えばＴａ等のＴＭＲ素子のための配線層又は基板２０の表面に形成したトランジスタ等の回路素子のための配線層として使用することができる。

図１０〜１２の工程では、ＴＭＲ素子形成処理の一部を流用して層２４ｓ〜３４ｓの積層からなる配線層Ｔｓを形成したが、パターンを適宜変更するだけで図１０〜１２の工程と同様の処理により層２４ｓ〜３４ｓの積層からなる絶縁膜平坦化層又は絶縁膜剥離防止層を形成することもできる。絶縁膜平坦化層は、例えば図８の絶縁膜４６の平坦性を向上させるために絶縁膜４６の下に配置されるものであり、絶縁膜剥離防止層は、例えば絶縁膜４６の剥離を防止するために絶縁膜４６の下に配置されるものである。

図１４，１５は、上記した第１の実施形態の変形例を示すもので、図１〜９と同様の部分には同様の符号を付して詳細な説明を省略する。

図１４の工程は、図１〜３に関して前述したと同様にして導電材からなるハードマスク３４ａ〜３４ｃを形成すると共にハードマスク３４ａ〜３４ｃをマスクとして選択的イオンミリング処理を行なうことにより分離溝３８を形成してＴＭＲ素子Ｔａ〜Ｔｃを得る工程であり、分離溝３８を導電材層２４に達するように深く形成する点で図３の工程とは異なるものである。この場合、ＴＭＲ素子Ｔａ，Ｔｂ，Ｔｃは、分離溝３８で囲まれた層２６の部分２６ａ_１，２６ａ_２，２６ｂをそれぞれ含み、これらの層部分２６ａ_１，２６ａ_２，２６ｂに共通に導電材層２４が配置された状態となる。ＴＭＲ素子Ｔａ〜Ｔｃを得るためのイオンミリング処理の後、図４に関して前述したと同様にして側壁堆積膜除去処理を行ない、必要に応じてクリーニングミリング処理を行なう。図１４の工程では、図３に関して前述したと同様にエッチング終点検出法としてプラズマ発光測定法を用いることができ、高い精度でエッチング終点を検出可能である。

次に、図１５の工程では、図４，５に関して前述したと同様にして基板上面に絶縁材からなるハードマスク４０ａ，４０ｂを形成する。そして、図６に関して前述したと同様にしてハードマスク４０ａ，４０ｂを選択マスクとするイオンミリング処理により導電材層２４に分離溝４４を絶縁膜２２に達するように形成することにより層２４を分離溝４４により第１及び第２の電極層に分離する。第１の電極層は、層２４の部分２４ａからなるもので、反強磁性層２６ａ_１，２６ａ_２を相互接続した状態で残される。第２の電極層は、層２４の部分２４ｂからなるもので、反強磁性層２６ｂに接続された状態で残される。分離溝４４の深さＤは、図１４の工程で反強磁性層２６をエッチングしたため、図６の場合に比べて小さくなる。この後、図７に関して前述したと同様にして分離溝３８，４４の側
壁の堆積膜（エッチング生成物）を除去してもよい。

図１５の工程の後は、図８に関して前述したと同様に基板上面に層間絶縁膜４６を形成する。このとき、分離溝４４の段差Ｄが低いので、絶縁膜４６には欠陥が発生しにくい。図８に関して前述したと同様にして絶縁膜４６に接続孔４６ａ〜４６ｃを形成した後、図９に関して前述したと同様にして絶縁膜４６の上に配線層４８ａ，４８ｂを形成する。

図１４，１５の変形例に係る製法によれば、前述した第１の実施形態に係る製法と同様に磁気センサの製造歩留りが向上する。また、得られる磁気センサは、図９に示した磁気センサと同様に動作する。

図１６，１７は、図１〜９に関して前述した第１の実施形態の他の変形例を示すもので、図１〜９と同様の部分には同様の符号を付して詳細な説明を省略する。

図１６，１７の変形例では、図１に対応する工程において、絶縁膜２２の上に下から順に導電材層２４、強磁性層２８、トンネルバリア層３０、強磁性層３２、反強磁性層、導電材層３４を形成する。ここで、強磁性層３２と導電材層３４との間の反強磁性層は、前述した反強磁性層２６と同様のもので、強磁性層３２を磁化固定層とするためのものである。

図１６の工程は、図１に対応する工程の後、図１４に関して前述したと同様にハードマスク３４ａ〜３４ｃをマスクとする選択的イオンミリング処理により分離溝３８を形成してＴＭＲ素子Ｔａ〜Ｔｃを得る工程であり、ハードマスク３４ａ，３４ｂ，３４ｃの下に（強磁性層３２ａ，３２ｂ，３２ｃの上に）反強磁性層３３ａ，３３ｂ，３３ｃがそれぞれ存在すると共に強磁性層２８ａ〜２８ｃに共通に導電材層２４が配置された状態になる点で図１４の工程とは異なるものである。ＴＭＲ素子Ｔａ〜Ｔｃを得るためのイオンミリング処理の後、図４に関して前述したと同様にして側壁堆積膜除去処理を行ない、必要に応じてクリーニングミリング処理を行なう。図１６の工程では、図３に関して前述したと同様にエッチング終点検出法としてプラズマ発光測定法を用いることができ、高い精度でエッチング終点を検出可能である。

次に、図１７の工程では、図４，５に関して前述したと同様にして基板上面に絶縁材からなるハードマスク４０ａ，４０ｂを形成する。そして、図１５に関して前述したと同様にしてハードマスク４０ａ，４０ｂを選択マスクとするイオンミリング処理により導電材層２４に分離溝４４を絶縁膜２２に達するように形成することにより層２４を分離溝４４により第１及び第２の電極層に分離する。第１の電極層は、層２４の部分２４ａからなるもので、強磁性層２８ａ、２８ｂを相互接続した状態で残される。第２の電極層は、層２４の部分２４ｂからなるもので、強磁性層２８ｃに接続された状態で残される。分離溝４４の深さＤは、導電材層２４の上に（強磁性層２８ａ〜２８ｃの下に）反強磁性層が存在しないため、図６の場合に比べて小さくなる。この後、図７に関して前述したと同様にして分離溝３８，４４の側壁の堆積膜（エッチング生成物）を除去してもよい。

図１７の工程の後は、図８に関して前述したと同様に基板上面に層間絶縁膜４６を形成する。そして、図８に関して前述したと同様にして絶縁膜４６に接続孔４６ａ〜４６ｃを形成した後、図９に関して前述したと同様にして絶縁膜４６の上に配線層４８ａ，４８ｂを形成する。

図１６，１７の変形例に係る製法によれば、前述した第１の実施形態に係る製法と同様に磁気センサの製造歩留りが向上する。また、得られる磁気センサは、図９に示した磁気センサと同様に動作する。

次に、図１８〜２４を参照してこの発明の第２の実施形態に係る磁気センサの製法を説明する。

図１８の工程では、図１に関して前述したと同様に絶縁膜２２で表面が覆われた基板２０を用意した後、絶縁膜２２の上に下から順に下磁性層５０、トンネルバリア層５２、上磁性層５４及び導電材層５６を積層状に形成する。トンネルバリア層５２は、図１に関して前述したトンネルバリア層３０と同様にして形成することができる。

下磁性層５０は、図１に関して前述したように下から順に導電材層２４、反強磁性層２６及び強磁性層２８を積層したものとすることができ、他の例としては、図１６に関して前述したように導電材層２４に強磁性層２８を重ねたものとしてもよい。

上磁性層５４は、図１に関して前述したように強磁性層３２により構成することができ、他の例としては、図１６に関して前述したように強磁性層３２に反強磁性層を重ねたものとしてもよい。

上磁性層５４の上には、例えばＷ又はＴｉＷからなるハードマスク用導電材層５６を形成する。導電材層５６は、図１に関して前述した導電材層３４と同様にしてスパッタ法又はＣＶＤ法等により形成することができ、膜厚は、１００〜５００ｎｍ（好ましくは２００〜３００ｎｍ）とすることができる。

導電材層５６の上には、ハードマスク用絶縁材層５８を形成する。絶縁材層５８としては、１００〜３００ｎｍ（好ましくは２００ｎｍ）の厚さのＳｉＯ_２層をスパッタ法又はＣＶＤ法により形成することができる。スパッタ法又はＣＶＤ法によりＳｉＯ_２層を形成する際の処理条件は、図４に関して前述したと同様に
することができる。

図１９の工程では、絶縁材層５８の上にそれぞれ図１３のＴａ，Ｔｂに示すような四辺形状の素子パターンを有するレジスト層６０ａ，６０ｂをホトリソグラフィ処理により形成する。このときのレジスト厚さは、１００〜７００ｎｍ（好ましくは３５０ｎｍ）とすることができる。

図２０の工程では、レジスト層６０ａ，６０ｂを選択マスクとするイオンミリング処理又はドライエッチング処理により導電材層５６及び絶縁材層５８の積層をパターニングしてハードマスク５６ａ，５６ｂ，５８ａ，５８ｂを形成する。ハードマスク５６ａ，５６ｂは、それぞれレジスト層６０ａ，６０ｂに対応した導電材層５６の第１，第２の残存部分からなり、ハードマスク５８ａ，５８ｂは、それぞれレジスト層６０ａ，６０ｂに対応した導電材層５８の第１，第２の残存部分からなる。パターニング処理をイオンミリング処理又はドライエッチング処理で行なう場合、処理条件は、図２に関して前述したと同様にすることができる。この後、図３に関して前述したと同様の方法によりレジスト層６０ａ，６０ｂを除去し、ハードマスク５６ａ，５６ｂ，５８ａ，５８ｂを残存させる。

図２１の工程では、ハードマスク５６ａ，５８ａの積層とハードマスク５６ｂ，５８ｂの積層とを選択マスクとするイオンミリング処理により層５０〜５４の積層に分離溝６２を層５０内の反強磁性層（又は導電材層）に達するように形成することにより磁気トンネル接合部ＡＴａ，ＡＴｂを得る。磁気トンネル接合部ＡＴａは、層５２，５４の残存部５２ａ，５４ａを含むと共に、磁気トンネル接合部ＡＴｂは、層５２，５４の残存部５２ｂ，５４ｂを含み、層５０は、磁気トンネル接合部ＡＴａ，ＡＴｂに共通に配置された状態となる。イオンミリング処理における処理条件は、図３に関して前述したと同様にすることができる。イオンミリング処理では、ハードマスク５８ａ，５８ｂがエッチングされて薄くなるが、ハードマスク５６ａ，５６ｂは、ハードマスク５８ａ，５８ｂにより保護されるため、厚さが変わらない。イオンミリング処理において、エッチング終点の検出法としては、プラズマ発光測定法を用い、下磁性層５０の構成原子に基づく発光を検出してイオンミリングを停止する。下磁性層５０として発光検出の対象になるのは、反強磁性層又は導電材層である。

すなわち、下磁性層５０が図１に示したように下から順に導電材層２４、反強磁性層２６及び強磁性層２８を積層した構成である場合、図２１のイオンミリング処理により反強磁性層２６に達するようにミリングを行なうのであれば反強磁性層２６が発光検出の対象となり、図２１のイオンミリング処理により導電材層２４に達するようにミリングを行なうのであれば導電材層２４が発光検出の対象となる。また、下磁性層５０が図１６に関して前述したように導電材層２４に強磁性層２８を重ねた構成である場合、図２１のイオンミリング処理では導電材層２４に達するようにミリングを行なうので、導電材層２４が発光検出の対象となる。いずれの場合にも、反強磁性層２６又は導電材層２４の露出面積が大きいため、発光検出に十分な信号強度が得られ、エッチング終点を高精度で検出可能で
ある。

図２１のイオンミリング工程では、分離溝６２の側壁にエッチング生成物としての側壁堆積膜ＤＰ_３１，ＤＰ_３２が形成される。側壁堆積膜ＤＰ_３１，ＤＰ_３２は、ハードマスク５８ａ，５８ｂの絶縁材成分、ハードマスク５６ａ，５６ｂの金属成分、層５０，５４の金属成分等を含むが、レジスト変性成分（有機物）を含まないので、容易に除去可能である。

図２２の工程では、図４に関して前述したように薬液処理を基板上面に施すことにより側壁堆積膜ＤＰ_３１，ＤＰ_３２を分離溝６２の側壁（特にトンネルバリア層５２ａ，５２ｂの端部）から除去する。この後、必要に応じて図４に関して前述したようなクリーニングミリング処理を追加してもよい。この処理により一層の清浄化が可能になると共に側壁形状は一層テーパー状となる。側壁堆積膜等のエッチング生成物を除去したので、５２ａ等のトンネルバリア層の上下の金属層間で電気的な短絡やリークが発生するのを防止することができる。

次に、ハードマスク５８ａ，５８ｂと磁気トンネル接合部ＡＴａ，ＡＴｂと分離溝６２とを覆って例えばＳｉＯ_２からなるハードマスク用絶縁材層６４をスパッタ法又はＣＶＤ法等により形成する。絶縁材層６４は、図４に関して前述した絶縁材層４０と同様にして形成することができ、膜厚は、５０〜３００ｎｍ（好ましくは２００ｎｍ）とすることができる。

次に、絶縁材層６４の上に図１３の２６ａに示すように四辺形状の電極パターンを有するレジスト層６６をホトリソグラフィ処理により形成する。レジスト層６６は、磁気トンネル接合部ＡＴａ，ＡＴｂを覆うように形成する。このときのレジスト厚さは、８０〜５００ｎｍ（好ましくは３００ｎｍ）とすることができる。

図２３の工程では、レジスト層６６を選択マスクとするイオンミリング処理又はドライエッチング処理により絶縁材層６４をパターニングしてハードマスク６４Ａを形成する。パターニング処理は、図５に関して前述した絶縁材層４０のパターニング処理と同様にして行なうことができる。

図２３の工程では、図３に関して前述したと同様の方法によりレジスト層６６を除去し、ハードマスク６４Ａを残存させる。このようなレジスト除去工程に加えて、希フッ酸処理＋純水洗浄処理等の堆積膜除去処理を施してもよい。このようにすると、レジスト除去面を一層清浄化することができる。

図２４の工程では、ハードマスク６４Ａを選択マスクとするイオンミリング処理により下磁性層５０に分離溝６８を絶縁膜２２に達するように形成する。この結果、ハードマスク６４Ａの厚さが減少する。ハードマスク５８ａ，５８ｂ，６４Ａは、残しておいて層間絶縁膜の一部として利用することができる。イオンミリング処理の結果、下磁性層５０の一部５０Ａが分離溝６８で取囲まれた形で残存する。残存する下磁性層５０ＡによるＴＭＲ素子Ｔａ，Ｔｂの接続形態は、図１８の工程での下磁性層５０の構成と図２１の工程での分離溝６２の深さとに応じて３通りありうる。

すなわち、図１８に示した下磁性層５０が図１に示したように下から順に導電材層２４、反強磁性層２６及び強磁性層２８を積層した構成である場合、図２１の工程で反強磁性層２６に達するように分離溝６２を形成したときは、下磁性層５０Ａは、図６に示したように層２４，２６の残存部分２４ａ，２６ａの積層からなり、この積層がＴＭＲ素子Ｔａ，Ｔｂを相互接続する形で残される。また、図２１の工程で導電材層２４に達するように分離溝６２を形成したときは、下磁性層５０Ａは、図１５に示したようにＴＭＲ素子Ｔａに関しては層２４，２６の残存部分２４ａ，２６ａ_１の積層からなると共にＴＭＲ素子Ｔｂに関しては層２４，２６の残存部分２４ａ，２６ａ_２の積層からなり、導電材層２４ａがＴＭＲ素子Ｔａ，Ｔｂを相互接続する形で残される。

図１８に示した下磁性層５０が図１６に関して前述したように導電材層２４に強磁性層２８を重ねた構成である場合、図２１の工程で導電材層２４に達するように分離溝６２を形成したときは、下磁性層５０Ａは、図１７に示したようにＴＭＲ素子Ｔａに関しては層２４、２８の残存部分２４ａ，２８ａの積層からなると共にＴＭＲ素子Ｔｂに関しては層２４、２８の残存部分２４ａ，２８ｂの積層からなり、導電材層２４ａがＴＭＲ素子Ｔａ，Ｔｂを相互接続する形で残される。

図２４のイオンミリング工程では、分離溝６２，６８の側壁にエッチング生成物としての側壁堆積膜（図示せず）が形成される。これらの側壁堆積膜は、レジスト変性成分等の有機物を含んでいないので、簡単に除去可能であり、図７に関して前述したと同様の方法により除去することができる。

この後は、図８，９に関して前述したと同様にして層間絶縁膜の形成、接続孔の形成、配線層の形成等の処理を行なう。

上記した第２の実施形態の製法によれば、図２０，２３の工程では薄いレジスト層を用いて寸法精度よくハードマスクを形成できること、図２１，２４の工程ではハードマスクを用いて寸法精度よく磁気トンネル接合部及びＴＭＲ素子を形成できること、図２２の工程では磁気トンネル接合部ＡＴａ，ＡＴｂの側壁が絶縁材層６４で覆われているためレジスト汚染を免れること、図２３，２４の工程では磁気トンネル接合部Ｔａ，Ｔｂの側壁がハードマスク６４Ａで覆われて側壁堆積膜の影響を受けないため５２ａ等のトンネルバリア層の上下の金属層間で電気的な短絡やリークを防げることなどの理由により磁気センサの製造歩留りが向上する。その上、絶縁膜２２が削られるのは図２４のイオンミリング処理時のみであるため、電極層５０Ａの端部の段差Ｄが低く、層間絶縁膜の欠陥に基づく配線の短絡不良を防止できる利点もある。

図２５，２６は、図２１〜２４の工程の変形例を示すもので、図２１〜２４と同様の部分には同様の符号を付して詳細な説明を省略する。

図２５は、図２１のイオンミリング工程に続く堆積膜除去工程を示すもので、この工程では、側壁堆積膜ＤＰ_３１，ＤＰ_３２のみならず、ハードマスク５８ａ，５８ｂをも除去する。ハードマスク５８ａ，５８ｂの除去法としては、
（ａ）図１８の工程で絶縁材層５８を形成する際にハードマスクの除去が容易になるように絶縁材層５８の厚さを調整しておき、クリーニングミリング等でハードマスクを除去する方法、
（ｂ）異方性ドライエッチング処理によりハードマスクを除去する方法、
（ｃ）ハードマスクをＡｌ_２Ｏ_３で構成した場合には、アルカリ液を用いる薬液処理によりハードマスクをエッチング（洗浄も兼ねる）して除去する方法
などを用いることができる。

図２６は、図２５の工程の後、図２２〜２４に関して前述したと同様にしてハードマスク６４Ａの形成処理及びイオンミリング処理を行なった状態を示す。ハードマスク６４Ａは、電極層５６ａ，５６ｂを直接的に覆う構成になっている。ハードマスク６４Ａを残しておいて層間絶縁膜の一部として使用する場合、ハードマスク６４Ａの下に５８ａ等のハードマスクが存在しないので、層間絶縁膜に設ける接続孔の深さ増大を回避することができる。

図２７〜３３は、この発明の第３の実施形態に係る磁気センサの製法を示すもので、図１８〜２４と同様の部分には同様の符号を付して詳細な説明を省略する。

図２７の工程では、図１８に関して前述したと同様にして基板２０の絶縁膜２２の上に下から順に下磁性層５０、トンネルバリア層５２及び上磁性層５４を積層状に形成する。そして、上磁性層５４の上には、例えばＷ又はＴｉＷからなるハードマスク用導電材層７０を形成する。導電材層７０は、図１に関して前述した導電材層３４と同様にしてスパッタ法又はＣＶＤ法等により形成することができ、膜厚は、１００〜４００ｎｍ（好ましくは２００ｎｍ）とすることができる。

導電材層７０の上には、図１３の２６ａに示すような四辺形状の電極パターンを有するレジスト層７２をホトリソグラフィ処理により形成する。このときのレジスト厚さは、１００〜７００ｎｍ（好ましくは３５０ｎｍ）とすることができる。

図２８の工程では、レジスト層７２を選択マスクとするイオンミリング処理又はドライエッチング処理により導電材層７０をパターニングしてハードマスク７０Ａを形成する。ハードマスク７０Ａは、レジスト層７２に対応した導電材層７０の残存部分からなる。パターニング処理をイオンミリング処理又はドライエッチング処理で行なう場合、処理条件は、図２に関して前述したと同様にすることができる。この後、図３に関して前述したと同様の方法によりレジスト層７２を除去し、ハードマスク７０Ａを残存させる。

図２９の工程では、ハードマスク７０Ａを選択マスクとするイオンミリング処理により層５０〜５４の積層に分離溝７４を絶縁膜２２に達するように形成して積層残存部Ｒａを得る。積層残存部Ｒａは、分離溝７４で囲まれた層５０〜５４の残存部分５０Ａ〜５４Ａからなる。イオンミリング処理では、分離溝７４の側壁に側壁堆積膜ＤＰ_４１が形成される。堆積膜ＤＰ_４１は、ハードマスク７０Ａの金属成分、層５０、５４の金属成分等を含むが、レジスト変性成分（有機物）を含まない。

堆積膜ＤＰ_４１は、図４に関して前述した薬液処理等により簡単に除去可能である。しかし、堆積膜ＤＰ_４１は、図３２のマスクパターニング処理や図３３のイオンミリング処理で除去されるので、残しておいてもよい。

図３０の工程では、ハードマスク７０Ａと積層残存部Ｒａと分離溝７４とを覆って例えばＳｉＯ_２からなる絶縁材層７６をスパッタ法又はＣＶＤ法等により形成する。絶縁材層７６は、図４に関して前述した絶縁材層４０と同様にして形成することができ、膜厚は、１００〜３００ｎｍ（好ましくは２００ｎｍ）とすることができる。

図３１の工程では、絶縁材層７６の上に図１３のＴａ，Ｔｂに示すような四辺形状の素子パターンを有するレジスト層７８ａ，７８ｂをホトリソグラフィ処理により形成する。このときのレジスト厚さは、８０〜５００ｎｍ（好ましくは３００ｎｍ）とすることができる。

図３２の工程では、レジスト層７８ａ，７８ｂをマスクとするイオンミリング処理又はドライエッチング処理によりハードマスク７０Ａと絶縁材層７６との積層をパターニングしてハードマスク７０ａ，７０ｂ，７６ａ，７６ｂを形成する。ハードマスク７０ａ，７０ｂは、それぞれレジスト層７８ａ，７８ｂに対応したハードマスク７０Ａの第１、第２の残存部分からなると共に、ハードマスク７６ａ，７６ｂは、それぞれレジスト層７８ａ，７８ｂに対応した絶縁材層７６の第１，第２の残存部分からなる。ハードマスク７０Ａ及び絶縁材層７６の積層のパターニング処理をイオンミリング処理又はドライエッチング処理で行なう場合、処理条件は、図２に関して前述したと同様にすることができる。

次に、図３に関して前述したと同様の方法によりレジスト層７８ａ，７８ｂを除去し、ハードマスク７０ａ，７６ａの積層とハードマスク７０ｂ，７６ｂの積層とを残存させる。このようなレジスト除去工程に加えて、希フッ酸処理＋純水洗浄処理等の堆積膜除去処理（トンネルバリア層に対してダメージを与えない処理）を施してもよい。

図３３の工程では、ハードマスク７０ａ，７６ａの積層とハードマスク７０ｂ，７６ｂの積層とを選択マスクとするイオンミリング処理により積層残存部Ｒａに分離溝８０を層５０Ａ内の反強磁性層（又は導電材層）に達するように形成することによりＴＭＲ素子Ｔａ，Ｔｂを得る。ＴＭＲ素子Ｔａは、層５２Ａ，５４Ａの残存部分５２ａ、５４ａを含むと共に、ＴＭＲ素子Ｔｂは、層５２Ａ，５４Ａの残存部分５２ｂ、５４ｂを含み、層５０Ａは、ＴＭＲ素子Ｔａ，Ｔｂに共通に配置された状態となる。残存する下磁性層５０ＡによるＴＭＲ素子Ｔａ，Ｔｂの接続形態は、図２７の工程での下磁性層５０の構成と図３３の工程での分離溝８０の深さとに応じて３通りありうるが、各々の接続形態の詳細については図２４の工程に関連して図６、図１５及び図１７を参照して前述したと同様である。

図３３のイオンミリング工程では、分離溝７４，８０の側壁にエッチング生成物としての側壁堆積膜（図示せず）が形成される。これらの側壁堆積膜は、レジスト変性成分等の有機物を含んでいないので、簡単に除去可能である。側壁堆積膜は、５２ａ等のトンネルバリア層の上下の金属層間で電気的な短絡やリークが発生する原因となるものであり、除去する必要がある。そこで、図７に関して前述したと同様の方法により分離溝７４，８０の側壁（特にトンネルバリア層５２ａ，５２ｂの端部）から側壁堆積膜を除去する。ハードマスク７０ａ，７０ｂは、残しておいて電極層の一部として使用する。また、ハードマスク７６ａ，７６ｂは、残しておいて層間絶縁膜の一部として利用してもよいが、図３３のイオンミリング処理の後、図２５に関して前述したと同様の除去処理により除去してもよい。

図３３の工程の後は、図８，９に関して前述したと同様にして層間絶縁膜の形成、接続孔の形成、配線層の形成等の処理を行なう。

上記した第３の実施形態の製法によれば、図２８，３２の工程では薄いレジスト層を用いて寸法精度よくハードマスクを形成できること、図２９，３３の工程ではハードマスクを用いて寸法精度よく積層残存部及びＴＭＲ素子を形成できること、図３３の工程では側壁堆積膜を簡単に除去できるため５２ａ等のトンネルバリア層の上下の金属層間で電気的な短絡やリークを防げることなどの理由により磁気センサの製造歩留りが向上する。その上、ハードマスク７０Ａは、図２９のイオンミリング処理のために材料及び厚さを最適化できると共に、ハードマスク７６ａ，７６ｂは、図３３のイオンミリング処理のために材料及び厚さを最適化できる利点もある。

図３４〜４１は、この発明の第４の実施形態に係る磁気センサの製法を示すもので、図２７〜３３と同様の部分には同様の符号を付して詳細な説明を省略する。

図３４の工程では、図１８に関して前述したと同様にして基板２０の絶縁膜２２の上に下から順に下磁性層５０、トンネルバリア層５２及び上磁性層５４を積層状に形成する。そして、上磁性層５４の上には、例えばＷ又はＴｉＷからなるハードマスク用導電材層９０を形成する。導電材層９０は、図１に関して前述した導電材層３４と同様にしてスパッタ法又はＣＶＤ法等により形成することができ、膜厚は、１００〜５００ｎｍ（好ましくは２００〜３００ｎｍ）とすることができる。

導電材層９０の上には、ハードマスク用絶縁材層９２を形成する。絶縁材層９２としては、１００〜３００ｎｍ（好ましくは２００ｎｍ）の厚さのＳｉＯ_２層をスパッタ法又はＣＶＤ法により形成することができる。スパッタ法又はＣＶＤ法によりＳｉＯ_２層を形成する際の処理条件は、図４に関して前述したと同様にすることができる。

図３５の工程では、絶縁材層９２の上に図１３の２６ａに示すような四辺形状の電極パターンを有するレジスト層９４をホトリソグラフィ処理により形成する。このときのレジスト厚さは、１００〜７００ｎｍ（好ましくは３５０ｎｍ）とすることができる。

図３６の工程では、レジスト層９４を選択マスクとするイオンミリング処理又はドライエッチング処理により導電材層９０及び絶縁材層９２の積層をパターニングしてハードマスク９０Ａ，９２Ａを形成する。ハードマスク９０Ａは、レジスト層９４に対応した導電材層９０の残存部分からなり、ハードマスク９２Ａは、レジスト層９４に対応した絶縁材層９２の残存部分からなる。パターニング処理をイオンミリング処理又はドライエッチング処理で行なう場合、処理条件は、図２に関して前述したと同様にすることができる。この後、図３に関して前述したと同様の方法によりレジスト層９４を除去し、ハードマスク９０Ａ，９２Ａを残存させる。

図３７の工程では、ハードマスク９０Ａ，９２Ａの積層を選択マスクとするイオンミリング処理により層５０〜５４の積層に分離溝９６を絶縁膜２２に達するように形成して積層残存部Ｒａを得る。積層残存部Ｒａは、分離溝９６で囲まれた層５０〜５４の残存部分５０Ａ〜５４Ａからなる。イオンミリング処理では、分離溝９６の側壁に側壁堆積膜ＤＰ_５１が形成される。堆積膜ＤＰ_５１は、ハードマスク９２Ａの絶縁材成分、ハードマスク９０Ａの金属成分、層５０、５４の金属成分等を含むが、レジスト変性成分（有機物）を含まない。

堆積膜ＤＰ_５１は、図４に関して前述した薬液処理等により簡単に除去可能である。しかし、堆積膜ＤＰ_５１は、図４０のマスクパターニング処理や図４１のイオンミリング処理で除去されるので、残しておいてもよい。

図３８の工程では、ハードマスク９２Ａと積層残存部Ｒａと分離溝９６とを覆って例えばＳｉＯ_２からなる絶縁材層９８をスパッタ法又はＣＶＤ法等により形成する。絶縁材層９８は、図４に関して前述した絶縁材層４０と同様にして形成することができ、膜厚は、５０〜３００ｎｍ（好ましくは２００ｎｍ）とすることができる。

図３９の工程では、絶縁材層９８の上に図１３のＴａ，Ｔｂに示すような四辺形状の素子パターンを有するレジスト層１００ａ，１００ｂをホトリソグラフィ処理により形成する。このときのレジスト厚さは、８０〜５００ｎｍ（好ましくは３００ｎｍ）とすることができる。

図４０の工程では、レジスト層１００ａ，１００ｂをマスクとするイオンミリング処理又はドライエッチング処理によりハードマスク９０Ａ，９２Ａと絶縁材層９８との積層をパターニングしてハードマスク９０ａ，９０ｂ，９２ａ，９２ｂ，９８ａ，９８ｂを形成する。ハードマスク９０ａ，９０ｂは、それぞれレジスト層１００ａ，１００ｂに対応したハードマスク９０Ａの第１、第２の残存部分からなると共に、ハードマスク９２ａ，９２ｂは、それぞれレジスト層１００ａ，１００ｂに対応した絶縁材層９２Ａの第１，第２の残存部分からなり、ハードマスク９８ａ，９８ｂは、それぞれレジスト層１００ａ，１００ｂに対応した絶縁材層９８の第１，第２の残存部分からなる。ハードマスク９０Ａ，９２Ａ及び絶縁材層９８の積層のパターニング処理をイオンミリング処理又はドライエッチング処理で行なう場合、処理条件は、図２に関して前述したと同様にすることができる。

次に、図３に関して前述したと同様の方法によりレジスト層１００ａ，１００ｂを除去し、ハードマスク９０ａ，９２ａ，９８ａの積層とハードマスク９０ｂ，９２ｂ，９８ｂの積層とを残存させる。このようなレジスト除去工程に加えて、希フッ酸処理＋純水洗浄処理等の堆積膜除去処理（トンネルバリア層に対してダメージを与えない処理）を施してもよい。

図４１の工程では、ハードマスク９０ａ，９２ａ，９８ａの積層とハードマスク９０ｂ，９２ｂ，９８ｂの積層とを選択マスクとするイオンミリング処理により積層残存部Ｒａに分離溝１０２を層５０Ａ内の反強磁性層（又は導電材層）に達するように形成することによりＴＭＲ素子Ｔａ，Ｔｂを得る。ＴＭＲ素子Ｔａは、層５２Ａ，５４Ａの残存部分５２ａ、５４ａを含むと共に、ＴＭＲ素子Ｔｂは、層５２Ａ，５４Ａの残存部分５２ｂ、５４ｂを含み、層５０Ａは、ＴＭＲ素子Ｔａ，Ｔｂに共通に配置された状態となる。残存する下磁性層５０ＡによるＴＭＲ素子Ｔａ，Ｔｂの接続形態は、図３４の工程での下磁性層５０の構成と図４１の工程での分離溝１０２の深さとに応じて３通りありうるが、各々の接続形態の詳細については図２４の工程に関連して図６、図１５及び図１７を参照して前述したと同様である。

図４１のイオンミリング工程では、分離溝９６，１０２の側壁にエッチング生成物としての側壁堆積膜（図示せず）が形成される。これらの側壁堆積膜は、レジスト変性成分等の有機物を含んでいないので、簡単に除去可能である。側壁堆積膜は、５２ａ等のトンネルバリア層の上下の金属層間で電気的な短絡やリークが発生する原因となるものであり、除去する必要がある。そこで、図７に関して前述したと同様の方法により分離溝９６，１０２の側壁（特にトンネルバリア層５２ａ，５２ｂの端部）から側壁堆積膜を除去する。ハードマスク９０ａ，９０ｂは、残しておいて電極層の一部として使用する。また、ハードマスク９２ａ，９２ｂは、残しておいて層間絶縁膜の一部として利用してもよいが、図３７のイオンミリング処理の後、ハードマスク９２Ａの状態で図２５に関して前述したと同様の除去処理により除去してもよい。さらに、ハードマスク９８ａ，９８ｂは、残しておいて層間絶縁膜の一部として利用してもよいが、図４１のイオンミリング処理の後、図２５に関して前述したと同様の除去処理により除去してもよい。

図４１の工程の後は、図８，９に関して前述したと同様にして層間絶縁膜の形成、接続孔の形成、配線層の形成等の処理を行なう。

上記した第４の実施形態の製法によれば、図３６，４０の工程では薄いレジスト層を用いて寸法精度よくハードマスクを形成できること、図３７，４１の工程ではハードマスクを用いて寸法精度よく積層残存部及びＴＭＲ素子を形成できること、図４１の工程では側壁堆積膜を簡単に除去できるため５２ａ等のトンネルバリア層の上下の金属層間で電気的な短絡やリークを防げることなどの理由により磁気センサの製造歩留りが向上する。その上、ハードマスク９２Ａは、図３７のイオンミリング処理のために材料及び厚さを最適化できると共に、ハードマスク９８ａ，９８ｂは、図４１のイオンミリング処理のために材料及び厚さを最適化できる利点もある。

上記した説明では、ハードマスク用の導電材料として、Ｗ，ＴｉＷを例示したが、この他にも種々の導電材料を使用可能である。イオンミリング装置において、ミリングレートは、イオン源のガスの種類（一般にＡｒ等の希ガスであるが、Ｏ_２，Ｃｌ_２，ＳＦ_６，ＣＦ_４等を用いることもある）、イオンエネルギー強度、イオンビームの密度、被加工物へのイオンビームの入射角度、被加工物の組成、結晶性、結晶方位、成膜方法等により大きく変化し、ミリング装置の運転状態（運転時間、メンテナンス状態、改修／改造状態）等によっても若干変化する。そこで、発明者は、ある一定条件の下で基準材料ＳｉＯ_２のミリングレートを１００としてこれに種々の導電材料のミリングレートを比較すると共に種々の導電材料の比抵抗を評価することにより使用可能な導電材料を求めて次のＡ〜Ｄグループに分類した。

Ａグループは、Ｗ，ＷＳｉ_ｘ（ｘ＝１〜３），Ｔｉ，ＴｉＷ，ＴｉＳｉ_ｘ（ｘ＝１〜３），Ｖを含む。

このグループの材料は、ミリングレートが小さく、比抵抗も小さい。膜厚を薄くしてもミリングにより削られ難く、また配線としても低抵抗であるため微細化に有利である。酸化に強く、上層に層間絶縁膜を形成しても安定である。揮発性（蒸気圧の低い）化合物が形成されやすいので、ドライエッチングによるパターニングが可能であり、成膜法としてもスパッタ法に限らずＣＶＤ法が使える。なお、Ａグループ中の材料の任意の組合せに係る合金も十分に利用可能と考えられる。

Ｂグループは、Ｍｏ，ＭｏＳｉ_ｘ（ｘ＝１〜３），Ｔａ，ＴａＳｉ_ｘ（ｘ＝１〜３），Ｚｒ，ＺｒＳｉ_ｘ（ｘ＝１〜３），Ｓｉ，Ａｌ（結晶性・配向性やドーパントによる）を含む。このグループの材料は、ミリングレートがＳｉＯ_２やＮｉ−Ｆｅ合金とほぼ同じレベルであり、比抵抗が小さい（但し、Ｚｒの比抵抗は、４０μΩｃｍと大きい）。ある程度ミリングにより削られ難いので、膜厚をそこそこ薄くできる。また、配線としても低抵抗であるため微細化に有利である。
酸化にも強く、上層に層間絶縁膜を形成しても安定である。揮発性（蒸気圧の低い）化合物が形成されやすく、ドライエッチングによるパターニングが可能である。

Ｂ’グループは、Ｆｅ，Ｃｒ，ＣｒＳｉ_ｘ（ｘ＝１〜３），Ｃｏ，ＣｏＳｉ_ｘ（ｘ＝１〜３），Ｎｉ，ＮｉＳｉ_ｘ（ｘ＝１〜３），Ｎｂ，Ｏｓ，Ｒｅ，Ｉｒを含む。このグループの材料は、ミリングレートがＳｉＯ_２やＮｉ−Ｆｅ合金とほぼ同じレベルであり、比抵抗が小さい。ある程度ミリングにより削られ難いので、膜厚をそこそこ薄くできる。また、配線としても低抵抗であるため微細化に有利である。白金族は酸化にも強く、上層に層間絶縁膜を形成しても安定である。
単独元素又は他の磁性金属との合金で強磁性を示すものが多く、ＴＭＲ素子の特性の妨げにならないよう配慮する必要がある。

Ｃグループは、Ｃｕ，Ｒｕ，Ｈｆ，Ｐｔ，Ｒｈ，Ｍｎを含む。このグループの材料は、ミリングレートが大きいので、ミリングマスク性が劣るが、比抵抗が小さい（但し、Ｍｎの比抵抗は、２５８μΩｃｍと大きい）。ミリングにより削られやすいので、膜厚を厚くする必要がある。配線としては低抵抗である。第２の実施形態で用いたハードマスク５６ａ，５６ｂ又は第４の実施形態で用いたハードマスク９０ａ，９０ｂのように低抵抗層として用いるには問題がない。

Ｄグループは、Ｙ，Ｐｄ，Ａｕ，Ｓｎ，Ａｇ，Ｐｂを含む。このグループの材料は、ミリングレートがＳｉＯ_２の３倍と大きいが、比抵抗が小さい（但し、Ｙの比抵抗は、５３μΩｃｍと大きい）。ミリングにより削られやすいので、膜厚を厚くする必要がある。配線としては低抵抗である。Ｃグループの材料と同様にハードマスク５６ａ，５６ｂ又は９０ａ，９０ｂとして用いるには問題がない。

上記したＡ〜Ｄグループのうちからハードマスクの導電材料として好ましい材料を選択すると、Ａ，Ｂ，Ｂ’グループの材料及びＣグループのＣｕ，Ｐｔ，Ｍｎを挙げることができる。Ｃグループ中の他の材料及びＤグループの材料は、ミリングレートが大きいので、ミリングマスクとしては使い難いが、ハードマスク５６ａ，５６ｂ又は９０ａ，９０ｂの材料として使用可能である。

一方、ハードマスク用の絶縁材料としては、先に例示したようにＳｉＯ_２が好適である。ＳｉＯ_２は、マスク性が良好であり、成膜方法や成膜装置について選択の幅が広い。成膜が容易で、量産性がある。使用可能な他の材料としては、Ａｌ_２Ｏ_３，ＳｉＮ（窒化シリコン），ＴｉＯ_２等があり、これらの材料とＳｉＯ_２とを含むグループ中の任意の組合せに係る材料も利用可能である。Ａｌ_２Ｏ_３は、ミリングレートがＳｉＯ_２の約１／３と非常にミリングレートが小さく、マスク性が良好である。成膜が容易で、量産性がある。ＳｉＮは、ＳｉＯ_２と同様であり、ＴｉＯ_２は、絶縁性が良好で、ミリングレートが小さい。

なお、参考のため、ホトレジストのミリングレートを示すと、１１５〜１３０であり、ＳｉＯ_２に比べてそれほど大きくはない。しかし、レジストは、ミリング粒子に叩かれることで変性し、非常に除去しにくいという性質をもっている。
レジストの再堆積物（エッチング生成物）は、特に厄介で、有機溶媒でも溶解せず、通常の方法で十分除去するのは難しい。

図４２は、この発明に係る磁気センサを備えたＬＳＩチップを示すものである。ＬＳＩチップＬＣは、例えばシリコンからなるＰ型の半導体基板１１０を備えており、基板１１０の一方の主面には、酸化シリコンからなるフィールド絶縁膜１１２が選択酸化法により形成されている。

基板１１０の一方の主面において、絶縁膜１１２の素子孔内には、ＭＯＳ型トランジスタが形成されており、１１４は、該トランジスタのＮ^＋型ドレイン領域である。絶縁膜１１２及びＭＯＳ型トランジスタを覆って層間絶縁膜１１６が形成されており、この絶縁膜１１６には、ドレイン領域１１４の一部に対応した第１の接続孔が形成されている。絶縁膜１１６の上には、第１の接続孔を介してドレイン領域１１４に接続されるように配線層１１８が形成されている。

絶縁膜１１６の上には、配線層１１８を覆って層間絶縁膜１２０が形成されており、この絶縁膜１２０には、配線層１１８の一部に対応した第２の接続孔が形成されている。絶縁膜１２０の上には、第２の接続孔を介して配線層１１８に接続されるように下磁性層５０ｃが形成されている。絶縁膜１２０の上には、下磁性層５０ｋ，５０Ａ，５０ｓも形成されている。下磁性層５０ｃ，５０ｋ，５０Ａ，５０ｓは、いずれも図１に関して前述したように下から順に導電材層２４、反強磁性層２６及び強磁性層２８を積層したもの又は図１６に関して前述したように導電材層２４に強磁性層２８を重ねたものである。

ＴＭＲ素子Ｔａ，Ｔｂは、図２４に関して前述したように下磁性層５０Ａの上にトンネルバリア層５２ａ，５２ｂをそれぞれ介して上磁性層５４ａ，５４ｂを配置すると共に上磁性層５４ａ，５４ｂの上にそれぞれ電極層（ハードマスク）５６ａ，５６ｂを配置したものである。ＴＭＲ素子Ｔｃは、下磁性層５０ｃの上にトンネルバリア層５２ｃを介して上磁性層５４ｃを配置すると共に上磁性層５４ｃの上に電極層（ハードマスク）５６ｃを配置したものである。ＴＭＲ素子Ｔｂ及びＴｃの間に配置された絶縁膜平坦化層Ｔｋは、下磁性層５０ｋの上にトンネルバリア層５２ｋを介して上磁性層５４ｋを配置すると共に上磁性層５４ｋの上に導電材層（ハードマスク）５６ｋを配置したものである。配線層Ｔｓは、下磁性層５０ｓの上にトンネルバリア層５２ｓを介して上磁性層５４ｓを配置する
と共に上磁性層５４ｓの上に導電材層（ハードマスク）５６ｓを配置したものである。上磁性層５４ａ，５４ｂ，５４ｃ，５４ｋ，５４ｓは、いずれも図１に関して前述したように強磁性層３２により構成されたもの又は図１６に関して前述したように強磁性層３２に反強磁性層を重ねたものである。

絶縁膜１２０の上には、絶縁膜平坦化層Ｔｋと実質的に同一の積層構成を有する絶縁膜剥離防止層（図示せず）を、例えばＭＯＳ型トランジスタ回路配置領域又はＴＭＲ素子配置領域を取囲むように配置してもよい。ＴＭＲ素子Ｔａ〜Ｔｃ、配線層Ｔｓ、絶縁膜平坦化層Ｔｋ及び絶縁膜剥離防止層は、前述した第１及び第２の実施形態（変形例も含む）のいずれかに係る製法により製作することができる。

ＴＭＲ素子Ｔａ，Ｔｂにおいて、頂部から側壁を経て下磁性層の上面に至る部分が、図２４に示したハードマスク６４Ａに相当するマスク絶縁材からなる保護膜５８Ａにより覆われている。ＴＭＲ素子Ｔｃ、配線層Ｔｓ、絶縁膜平坦化層Ｔｋにおいても、ＴＭＲ素子Ｔａ，Ｔｂと同様の部分が、保護膜５８Ａと同様の保護膜５８ｃ，５８ｋ，５８ｓによりそれぞれ覆われており、絶縁膜剥離防止層についても同様にして保護膜が設けられている。

絶縁膜１２０の上には、ＴＭＲ素子Ｔａ，Ｔｂ、ＴＭＲ素子Ｔｃ、配線層Ｔｓ、絶縁膜平坦化層Ｔｋ等を保護膜５８Ａ、５８ｃ、５８ｓ、５８ｋ等をそれぞれ介して覆うように層間絶縁膜１２２が形成されている。絶縁膜１２２には、電極層５６ｃ，５６ｂ，５６ａにそれぞれ対応した第３，第４，第５の接続孔が形成されると共に、導電材層５６ｓの一端近傍の第１の部分及び他端近傍の第２の部分にそれぞれ対応した第６及び第７の接続孔が形成されている。第３の接続孔は、電極層５６ｃの上方で保護膜５８ｃを貫通するように形成され、第４，第５の接続孔は、それぞれ電極層５６ｂ，５６ａの上方で保護膜５８Ａを貫通するように形成される。第６，第７の接続孔は、それぞれ導電材層５６ｓの第１，第２の部分の上方で保護膜５８ｓを貫通するように形成される。

絶縁膜１２２の上には、第３及び第４の接続孔を介して電極層５６ｃ及び５６ｂを相互接続するように配線層１２４が形成されると共に、第４及び第５の接続孔を介して電極層５６ａ及び導電材層５６ｓの第１の部分を相互接続するように配線層１２６が形成されている。絶縁膜１２２の上には、第７の接続孔を介して導電材層５６ｓの第２の部分に接続されるようにボンディング電極層１２８が形成されており、電極層１２８は、その下の配線層Ｔｓの一部と共にボンディングパッドを構成する。電極層１２８には、ボンディングワイヤ（図示せず）が接続される。なお、絶縁膜１２２の上には、配線層１２４，１２６を覆い且つ電極層１２８を露呈するように保護絶縁膜が形成されるが、図示を省略した。

配線層Ｔｓは、上磁性層５４ｓの上に導電材層（ハードマスク）５６ｓを配置した第１の配線路と、導電材層を含む下磁性層５０ｓからなる第２の配線路とを有し、第１及び第２の配線路は、トンネルバリア層５２ｓにより電気的に分離されている。第１及び第２の配線路は、いずれも導電材層を含んでいるので、低抵抗配線を実現可能である。第１の配線路は、例えばＴＭＲ素子Ｔａの電極層５６ａと同一のレベルの配線であるため、絶縁膜１２２を平坦化することにより配線層１２６を平坦化すると共に接続孔を浅くして接続孔の加工や埋込みを容易にすることができる。配線層Ｔｓを設けることで集積回路における配線設計の自由度が向上する。

絶縁膜平坦化層ＴｋをＴＭＲ素子Ｔｂ及びＴｃの間の空間に配置すると、絶縁膜１２２の平坦化が容易となり、配線層１２４を平坦状に延長させることができる。また、前述したように絶縁膜剥離防止層を設けると、絶縁膜１２２の剥離を防止することができると共にＬＳＩチップの内部への水分浸入を抑制することができる。

図４２の構成において、ＴＭＲ素子Ｔａ〜Ｔｃ、配線層Ｔｓ、絶縁膜平坦化層Ｔｋ及び絶縁膜剥離防止層は、配線層１１８と同じ配線レベル（絶縁膜１１６の上）に設けてもよく、あるいは図示した配置位置より上の任意の配線レベルに設けてもよい。

なお、この発明は、上記したような磁気センサに限らず、他の磁気センサ、磁気メモリ、磁気ヘッド等のＴＭＲ素子応用製品（磁気トンネル接合装置）の製造にも適用することができる。

この発明の第１の実施形態に係る磁気センサの製法における積層形成工程及びレジスト層形成工程を示す基板断面図である。 図１の工程に続くマスク形成工程を示す基板断面図である。 図２の工程に続くレジスト除去工程及びイオンミリング工程を示す基板断面図である。 図３の工程に続く側壁堆積膜除去工程、絶縁材層形成工程及びレジスト層形成工程を示す基板断面図である。 図４の工程に続くマスク形成工程を示す基板断面図である。 図５の工程に続くイオンミリング工程を示す基板断面図である。 図６の工程に続く側壁堆積膜除去工程を示す基板断面図である。 図７の工程に続く絶縁膜形成工程及び接続孔形成工程を示す基板断面図である。 図８の工程に続く配線形成工程を示す基板断面図である。 配線部における図１〜３対応の工程を示す基板断面図である。 配線部における図４，５対応の工程を示す基板断面図である。 配線部における図６，７対応の工程を示す基板断面図である。 ＴＭＲ素子の接続状況を示す上面図である。 第１の実施形態に関する第１の変形例を示す基板断面図である。 図１４の工程に続くマスク形成工程、イオンミリング工程及び側壁堆積膜除去工程を示す基板断面図である。 第１の実施形態に関する第２の変形例を示す基板断面図である。 図１６の工程に続くマスク形成工程、イオンミリング工程及び側壁堆積膜除去工程を示す基板断面図である。 この発明の第２の実施形態に係る磁気センサの製法における積層形成工程を示す基板断面図である。 図１８の工程に続くレジスト層形成工程を示す基板断面図である。 図１９の工程に続くマスク形成工程を示す基板断面図である。 図２０の工程に続くイオンミリング工程を示す基板断面図である。 図２１の工程に続く側壁堆積膜除去工程、絶縁材層形成工程及びレジスト層形成工程を示す基板断面図である。 図２２の工程に続くマスク形成工程を示す基板断面図である。 図２３の工程に続くイオンミリング工程及び側壁堆積膜除去工程を示す基板断面図である。 図２１の側壁堆積膜除去工程の変形例を示す基板断面図である。 図２５の変形例を採用した場合における図２４対応の工程を示す基板断面図である。 この発明の第３の実施形態に係る磁気センサの製法における積層形成工程及びレジスト層形成工程を示す基板断面図である。 図２７の工程に続くマスク形成工程を示す基板断面図である。 図２８の工程に続くイオンミリング工程を示す基板断面図である。 図２９の工程に続く側壁堆積膜除去工程及び絶縁材層形成工程を示す基板断面図である。 図３０の工程に続くレジスト層形成工程を示す基板断面図である。 図３１の工程に続くマスク形成工程を示す基板断面図である。 図３２の工程に続くイオンミリング工程及び側壁堆積膜除去工程を示す基板断面図である。 この発明の第４の実施形態に係る磁気センサの製法における積層形成工程を示す基板断面図である。 図３４の工程に続くレジスト層形成工程を示す基板断面図である。 図３５の工程に続くマスク形成工程を示す基板断面図である。 図３６の工程に続くイオンミリング工程を示す基板断面図である。 図３７の工程に続く側壁堆積膜除去工程及び絶縁材層形成工程を示す基板断面図である。 図３８の工程に続くレジスト層形成工程を示す基板断面図である。 図３９の工程に続くマスク形成工程を示す基板断面図である。 図４０の工程に続くイオンミリング工程及び側壁堆積膜除去工程を示す基板断面図である。 この発明に係る磁気センサを備えたＬＳＩチップを示す断面図である。 従来の磁気センサの製法における積層形成工程及びレジスト層形成工程を示す基板断面図である。 図４３の工程に続くイオンミリング工程及びレジスト除去工程を示す基板断面図である。 図４４の工程に続くレジスト層形成工程を示す基板断面図である。 図４５の工程に続くイオンミリング工程及びレジスト除去工程を示す基板断面図である。 図４６の工程に続く絶縁膜形成工程及び接続孔形成工程を示す基板断面図である。 図４７の工程に続く配線形成工程を示す基板断面図である。 図４４のイオンミリング工程における側壁堆積膜の形成状況を示す基板断面図である。 図４６のイオンミリング工程における側壁堆積膜の形成状況を示す基板断面図である。

符号の説明

２０，１１０：半導体基板、２２，４６，１１２，１１６，１２０，１２２：絶縁膜、４０，５８，６４，７６，９２，９８：絶縁材層、２４，３４，５６，７０，９０：導電材層、２６，３３ａ〜３３ｃ：反強磁性層、２８，３２：強磁性層、３０，５２：トンネルバリア層、３６ａ〜３６ｃ，４２ａ，４２ｂ，６０ａ，６０ｂ，６６，７２，７８ａ，７８ｂ，９４，１００ａ，１００ｂ：レジスト層、３８，４４，６２，６８，７４，８０，９６，１０２：分離溝、３４ａ〜３４ｃ，３４ｓ，４０ａ，４０ｂ，４０ｓ，５６ａ，５６ｂ，５８ａ，５８ｂ，６４Ａ，７０Ａ，７０ａ，７０ｂ，７６ａ，７６ｂ，９０Ａ，９０ａ，９０ｂ，９２Ａ，９２ａ，９２ｂ，９８ａ，９８ｂ：ハードマスク、４６ａ〜４６ｃ：接続孔、４８ａ，４８ｂ，１１８，１２４，１２６，Ｔｓ：配線層、５０：下磁性層、５４：上磁性層、１１４：ドレイン領域、１２８：ボンディング電極層、ＤＰ_１０〜ＤＰ_２１，ＤＰ_３１，ＤＰ_３２，ＤＰ_４１，ＤＰ_５１，：側壁堆積膜、Ｒａ：積層残存部、Ｔａ〜Ｔｃ：ＴＭＲ素子、ＡＴａ〜ＡＴｃ：磁気トンネル接合部、ＬＣ：ＬＳＩチップ、Ｔｋ：絶縁膜平坦化層。

Claims (4)

1. 基板の絶縁性の一主面に第１の導電材層を介して磁気トンネル接合積層を形成する工程であって、前記第１の導電材層の上に下から順に反強磁性層、第１の磁性層、トンネルバリア層及び第２の磁性層を重ねて前記磁気トンネル接合積層を形成するものと、
   前記磁気トンネル接合積層を覆って第２の導電材層を形成する工程と、
   前記磁気トンネル接合積層を所望の電極パターンに従って覆うように前記第２の導電材層を残存させるべく前記第２の導電材層に第１の選択エッチング処理を施すことにより前記第２の導電材層の残存部部分からなる第１のハードマスクを形成する工程と、
   前記磁気トンネル接合積層に前記第１のハードマスクを選択マスクとし、前記絶縁膜に達するように第２の選択エッチング処理を施すことにより前記電極パターンに従って前記磁気トンネル接合積層を残存させる工程と、
   前記第１のハードマスクと前記磁気トンネル接合積層の残存部とを覆って絶縁材層を形成する工程と、
   前記磁気トンネル接合積層の残存部を所望の素子パターンに従って覆うように前記第１のハードマスク及び前記絶縁材層を残存させるべく前記第１のハードマスク及び前記絶縁材層に第３の選択エッチング処理を施すことにより前記第１のハードマスク及び前記絶縁材層の各々の残存部分からなる第２のハードマスクを形成する工程と、
   前記磁気トンネル接合積層の残存部に前記第２のハードマスクを選択マスクとする第４の選択エッチング処理を施して前記磁気トンネル接合積層の残存部を前記反強磁性層に達するまでエッチングすることにより前記第１の磁性層、前記トンネルバリア層及び前記第２の磁性層の各々の残存部分からなる磁気トンネル接合部を形成すると共にこの磁気トンネル接合部の下に前記第１の導電材層及び前記反強磁性層の各々の残存部分からなる第１の電極層を残存させ、しかも前記第２のハードマスクとしての前記第２の導電材層の残存部分を第２の電極層として残存させる工程と、
   前記磁気トンネル接合部において前記トンネルバリア層の端部に前記第４の選択エッチング処理の際に堆積した堆積物を除去する工程とを含む磁気トンネル接合素子の製法。
2. 基板の絶縁性の一主面に第１の導電材層を介して磁気トンネル接合積層を形成する工程であって、前記第１の導電材層の上に下から順に反強磁性層、第１の磁性層、トンネルバリア層及び第２の磁性層を重ねるか又は前記第１の導電材層の上に下から順に第１の磁性層、トンネルバリア層、第２の磁性層及び反強磁性層を重ねて前記磁気トンネル接合積層を形成するものと、
   前記磁気トンネル接合積層を覆って第２の導電材層を形成する工程と、
   前記磁気トンネル接合積層を所望の電極パターンに従って覆うように前記第２の導電材層を残存させるべく前記第２の導電材層に第１の選択エッチング処理を施すことにより前記第２の導電材層の残存部部分からなる第１のハードマスクを形成する工程と、
   前記磁気トンネル接合積層に前記第１のハードマスクを選択マスクとし、前記絶縁膜に達するように第２の選択エッチング処理を施すことにより前記電極パターンに従って前記磁気トンネル接合積層を残存させる工程と、
   前記第１のハードマスクと前記磁気トンネル接合積層の残存部とを覆って絶縁材層を形成する工程と、
   前記磁気トンネル接合積層の残存部を所望の素子パターンに従って覆うように前記第１のハードマスク及び前記絶縁材層を残存させるべく前記第１のハードマスク及び前記絶縁材層に第３の選択エッチング処理を施すことにより前記第１のハードマスク及び前記絶縁材層の各々の残存部分からなる第２のハードマスクを形成する工程と、
   前記磁気トンネル接合積層の残存部に前記第２のハードマスクを選択マスクとする第４の選択エッチング処理を施して前記磁気トンネル接合積層の残存部を前記第１の導電材層に達するまでエッチングすることにより前記反強磁性層、前記第１の磁性層、前記トンネルバリア層及び前記第２の磁性層の各々の残存部分又は前記第１の磁性層、前記トンネルバリア層、前記第２の磁性層及び前記反強磁性層の各々の残存部分からなる磁気トンネル接合部を形成すると共にこの磁気トンネル接合部の下に前記第１の導電材層の残存部分からなる第１の電極層を残存させ、しかも前記第２のハードマスクとしての前記第２の導電材層の残存部分を第２の電極層として残存させる工程と、
   前記磁気トンネル接合部において前記トンネルバリア層の端部に前記第４の選択エッチング処理の際に堆積した堆積物を除去する工程とを含む磁気トンネル接合素子の製法。
3. 基板の絶縁性の一主面に第１の導電材層を介して磁気トンネル接合積層を形成する工程であって、前記第１の導電材層の上に下から順に反強磁性層、第１の磁性層、トンネルバリア層及び第２の磁性層を重ねて前記磁気トンネル接合積層を形成するものと、 前記磁気トンネル接合積層の上に第２の導電材層を介して第１の絶縁材層を形成する工程と、
   前記磁気トンネル接合積層を所望の電極パターンに従って覆うように前記第２の導電材層と前記第１の絶縁材層との第１の積層膜を残存させるべく該第１の積層膜に第１の選択エッチング処理を施すことにより該第１の積層膜の残存部部分からなる第１のハードマスクを形成する工程と、
   前記磁気トンネル接合積層に前記第１のハードマスクを選択マスクとし、前記絶縁膜に達するように第２の選択エッチング処理を施すことにより前記電極パターンに従って前記磁気トンネル接合積層を残存させる工程と、
   前記第１のハードマスクのうち少なくとも前記第２の導電材層の残存部分と前記磁気トンネル接合積層の残存部とを覆って第２の絶縁材層を形成する工程と、
   前記磁気トンネル接合積層の残存部を所望の素子パターンに従って覆うように前記第１のハードマスクのうち少なくとも前記第２の導電材層の残存部分と前記第２の絶縁材層との第２の積層膜を残存させるべく該第２の積層膜に第３の選択エッチング処理を施すことにより該第２の積層膜の残存部分からなる第２のハードマスクを形成する工程と、
   前記磁気トンネル接合積層の残存部に前記第２のハードマスクを選択マスクとする第４の選択エッチング処理を施して前記磁気トンネル接合積層の残存部を前記反強磁性層に達するまでエッチングすることにより前記第１の磁性層、前記トンネルバリア層及び前記第２の磁性層の各々の残存部分からなる磁気トンネル接合部を形成すると共にこの磁気トンネル接合部の下に前記第１の導電材層及び前記反強磁性層の各々の残存部分からなる第１の電極層を残存させ、しかも前記第２のハードマスクとしての前記第２の導電材層の残存部分を第２の電極層として残存させる工程と、
   前記磁気トンネル接合部において前記トンネルバリア層の端部に前記第４の選択エッチング処理の際に堆積した堆積物を除去する工程とを含む磁気トンネル接合素子の製法。
4. 基板の絶縁性の一主面に第１の導電材層を介して磁気トンネル接合積層を形成する工程であって、前記第１の導電材層の上に下から順に反強磁性層、第１の磁性層、トンネルバリア層及び第２の磁性層を重ねるか又は前記第１の導電材層の上に下から順に第１の磁性層、トンネルバリア層、第２の磁性層及び反強磁性層を重ねて前記磁気トンネル接合積層を形成するものと、
   前記磁気トンネル接合積層の上に第２の導電材層を介して第１の絶縁材層を形成する工程と、
   前記磁気トンネル接合積層を所望の電極パターンに従って覆うように前記第２の導電材層と前記第１の絶縁材層との第１の積層膜を残存させるべく該第１の積層膜に第１の選択エッチング処理を施すことにより該第１の積層膜の残存部分からなる第１のハードマスクを形成する工程と、
   前記磁気トンネル接合積層に前記第１のハードマスクを選択マスクとし、前記絶縁膜に達するように第２の選択エッチング処理を施すことにより前記電極パターンに従って前記磁気トンネル接合積層を残存させる工程と、
   前記第１のハードマスクのうち少なくとも前記第２の導電材層の残存部分と前記磁気トンネル接合積層の残存部とを覆って第２の絶縁材層を形成する工程と、
   前記磁気トンネル接合積層の残存部を所望の素子パターンに従って覆うように前記第１のハードマスクのうち少なくとも前記第２の導電材層の残存部分と前記第２の絶縁材層との第２の積層膜を残存させるべく該第２の積層膜に第３の選択エッチング処理を施すことにより該第２の積層膜の残存部分からなる第２のハードマスクを形成する工程と、
   前記磁気トンネル接合積層の残存部に前記第２のハードマスクを選択マスクとする第４の選択エッチング処理を施して前記磁気トンネル接合積層の残存部を前記第１の導電材層に達するまでエッチングすることにより前記反強磁性層、前記第１の磁性層、前記トンネルバリア層及び前記第２の磁性層の各々の残存部分又は前記第１の磁性層、前記トンネルバリア層、前記第２の磁性層及び前記反強磁性層の各々の残存部分からなる磁気トンネル接合部を形成すると共にこの磁気トンネル接合部の下に前記第１の導電材層の残存部分からなる第１の電極層を残存させ、しかも前記第２のハードマスクとしての前記第２の導電材層の残存部分を第２の電極層として残存させる工程と、
   前記磁気トンネル接合部において前記トンネルバリア層の端部に前記第４の選択エッチング処理の際に堆積した堆積物を除去する工程と
   を含む磁気トンネル接合素子の製法。

Images