JP2015216360A - 不揮発性金属材料をエッチングする方法 - Google Patents

不揮発性金属材料をエッチングする方法 Download PDF

Info

Publication number
JP2015216360A
JP2015216360A JP2015063653A JP2015063653A JP2015216360A JP 2015216360 A JP2015216360 A JP 2015216360A JP 2015063653 A JP2015063653 A JP 2015063653A JP 2015063653 A JP2015063653 A JP 2015063653A JP 2015216360 A JP2015216360 A JP 2015216360A
Authority
JP
Japan
Prior art keywords
etching
layer
mtj
stack
mtj stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015063653A
Other languages
English (en)
Other versions
JP6789614B2 (ja
JP2015216360A5 (ja
Inventor
サマンサ・エス.・エイチ.・タン
S H Tan Samantha
ウェンビン・ヤン
Wenbing Yang
メイファ・シェン
Shen Meihua
リチャード・ピー.・ジャネク
P Janek Richard
ジェフリー・マークス
Marks Jeffrey
ハーミート・シン
Harmeet Singh
トルステン・リル
Lill Thorsten
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2015216360A publication Critical patent/JP2015216360A/ja
Publication of JP2015216360A5 publication Critical patent/JP2015216360A5/ja
Application granted granted Critical
Publication of JP6789614B2 publication Critical patent/JP6789614B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/08Apparatus, e.g. for photomechanical printing surfaces
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/12Gaseous compositions
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02554Oxides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/063Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

【課題】ハードマスクの下にかつピン止め層を伴う磁気トンネル接合(MTJ)スタックの上にRu含有層を配されたスタックをエッチングする方法を提供する。
【解決手段】ハードマスク256は、ドライエッチングによってエッチングされる。Ru含有層252は、ヒポクロリットおよび/またはO3ベースの化学剤を使用してエッチングされる。MTJスタック200は、エッチングされる。MTJスタック200には、誘電体材料260,264が被せられる。ピン止め層270は、MTJ268への被せに続いてエッチングされる。
【選択図】図2A

Description

[関連出願の相互参照]
本出願は、米国特許法第119条(e)に基づいて、2014年3月27日に出願され発明の名称を「METHODS TO ETCH AND TO REMOVE POST ETCH METALLIC RESIDUE(エッチングの方法およびエッチング後の金属残留物を除去する方法)」とする米国仮特許出願第61/971,032号の優先権を主張する。該出願は、あらゆる目的のために、参照によって本明細書に組み込まれる。
本発明は、半導体素子の製造中にマスクを通して不揮発性材料の層をエッチングすることに関する。本発明は、特に、金属磁気トンネル接合(MTJ)スタックをエッチングすることに関する。
半導体ウエハの処理中は、金属を含有する層に特徴がエッチングされることがある。磁気ランダムアクセスメモリ(MRAM)または抵抗性ランダムアクセスメモリ(RRAM(登録商標))素子の形成では、複数の薄い金属層または金属膜を順次エッチングすることができる。MRAMの場合は、磁気トンネル接合スタックを形成するために、複数の薄い金属層を形成することができる。
上記を実現するためにおよび本発明の目的にしたがって、ハードマスクの下にかつピン止め層を伴う磁気トンネル接合(MTJ)スタックの上にRu含有層を配されたスタックをエッチングする方法が提供される。ハードマスクは、ドライエッチングによってエッチングされる。Ru含有層は、ヒポクロリット(次亜鉛素酸塩)および/またはO3ベースの化学剤を使用してエッチングされる。MTJスタックは、エッチングされる。MTJスタックには、誘電体材料が被せられる。ピン止め層は、MTJへの被せに続いてエッチングされる。
本発明の別の一顕現では、ピン止め層上の磁気トンネル接合(MTJ)スタック上のRu含有層上のハードマスクを含むスタックをエッチングする方法が提供される。ハードマスク、Ru含有層、およびMTJスタックは、エッチングされる。MTJスタックは、密封される。ピン止め層は、エッチングされる。
本発明の別の一顕現では、ハードマスク層の下に配されたRu含有層の下に配されたMTJスタックの下にピン止め層を配されたスタックをエッチングする方法が提供される。ハードマスクは、ドライエッチングによってエッチングされる。Ru含有層は、エッチングされる。MTJスタックは、エッチングされる。MTJスタックには、誘電体材料が被せられる。ピン止め層は、SOCl2/ピリジン混合物、HBr/DMSO混合物、またはCCl4とDMSO、アセトニトリル、ベンゾニトリル、またはジメチルホルムアミド(DMF)の少なくとも1つとの混合物を含む、貴金属に対して選択性の化学剤によってエッチングされる。
本発明のこれらのおよびその他の特徴は、下記の図面と併せて以下の発明の詳細な説明のなかでさらに詳しく説明される。
本発明は、添付の図面において、限定的なものではなく例示的なものとして示され、図中、類似の参照符号は、同様の要素を指すものとする。
本発明の一実施形態を示したハイレベルフローチャートである。
本発明の一実施形態にしたがって処理されるスタックを示した概略図である。 本発明の一実施形態にしたがって処理されるスタックを示した概略図である。 本発明の一実施形態にしたがって処理されるスタックを示した概略図である。 本発明の一実施形態にしたがって処理されるスタックを示した概略図である。 本発明の一実施形態にしたがって処理されるスタックを示した概略図である。 本発明の一実施形態にしたがって処理されるスタックを示した概略図である。 本発明の一実施形態にしたがって処理されるスタックを示した概略図である。
エッチングに使用可能なエッチングリアクタを示した概略図である。
本発明の実施形態において使用されるコントローラを実現するのに適したコンピュータシステムを示した図である。
次に、本発明は、添付の図面に示されたその幾つかの好ましい実施形態を参照にして、詳細に説明される。以下の説明では、本発明の完全な理解を与えるために、数々の具体的詳細が明記されている。しかしながら、当業者にならば、本発明が、これらの詳細の一部または全部を伴わなくても実施可能であることが明らかである。また、本発明を不必要に不明瞭にしないために、周知のプロセス工程および/または構造の詳細な説明は、省略されている。
理解を促すために、図1は、本発明の一実施形態において使用されるプロセスを示したハイレベルフローチャートである。ハードマスクの下にかつ磁気トンネル接合(MTJ)スタックの上にRu含有層を配されたスタックを伴う基板が提供される。ハードマスクは、エッチングされるまたは開口される(工程104)。Ru含有層は、ヒポクロリットおよび/またはオゾンベースの化学剤を使用してエッチングされる(工程108)。MTJスタックは、エッチングされる(工程112)。エッチングされたMTJスタックは、密封される(工程116)。磁気ピン止め層は、エッチングされる(工程120)。このような磁気ピン止め層は、あらゆる目的のために参照によって本明細書に組み込まれるDevelopment of the magnetic tunnel junction MRAM at IBM: From first junctions to a 16-Mb MRAM demonstrator chip, IBM J. RES. & DEV. VOL. 50 NO. 1 JANUARY 2006で説明されている。
実施例
図2Aは、スタック200を示した断面図であり、このスタックは、この実施例では、磁気ランダムアクセスメモリ(MRAM)のために使用される。この実施例では、スタック200のボトム層は、基板を覆って形成されるタンタルベリリウム(TaBe)層204である。TaBe層204を覆ってプラチナマンガン(PtMn)層208が形成される。PtMn層208を覆って第1のコバルト鉄(CoFe)層212が形成される。第1のCoFe層212を覆って第1のルテニウム(Ru)層216が形成される。第1のRu層216を覆って第2のCoFe層220が形成される。第2のCoFe層220を覆って第1の酸化マグネシウム(MgO)層224が形成される。第1のMgO層224を覆って第3のCoFe層228が形成される。第3のCoFe層228を覆って第2のMgO層232が形成される。第2のMgO層232を覆ってチタン(Ti)層236が形成される。Ti層236を覆って第4のCoFe層240が形成される。第4のCoFe層240を覆って第1のタンタル(Ta)層248が形成される。第1のTa層248を覆って第2のRu層252が形成される。第2のRu層252を覆って第2のTa層256が形成される。第2のTa層256を覆って窒化チタン(TiN)層260および窒化シリコン(SiN)層264を含むマスクがパターン形成される。この実施例では、第1のCoFe層212および第1のTa層248を含むこれら両者の間の層が、磁気トンネル接合(MTJ)層268を形成する。PtMn層208およびTaBe層204は、ピン止め層270を形成する。ピン止め層270は、その他の材料で形成されてもよい。
一実施形態では、1つのプラズマエッチングチャンバの中で、全ての処理を実施することができる。図3は、このような一実施形態を実施するために使用可能なエッチングリアクタを示した概略図である。本発明の1つ以上の実施形態において、エッチングリアクタ300は、チャンバ壁350によって囲われたエッチングチャンバ349内に、ガス入口を提供するガス分配板306と、チャック308とを含んでいる。エッチングチャンバ349内において、スタックを上に形成される基板304が、チャック308の上に位置決めされる。チャック308は、基板304を保持するために、静電チャック(ESC)としてESC源348からのバイアスを提供することができる、または基板304を保持するために、別の把持力を使用することができる。加熱ランプなどの熱源310が、金属層を加熱するために提供される。エッチングチャンバ349には、分配板306を通じて前駆体ガス源324がつながれる。
図4は、本発明の実施形態において使用されるコントローラ335を実現するのに適したコンピュータシステム400を示したハイレベルブロック図である。コンピュータシステムは、集積回路、プリント回路基板、および小型携帯用端末から巨大スーパコンピュータに至る数多くの物理的形態をとることができる。コンピュータシステム400は、1つ以上のプロセッサ402を含み、さらに、(グラフィックス、テキスト、およびその他のデータを表示するための)電子ディスプレイ装置404と、メインメモリ406(例えばランダムアクセスメモリ(RAM))と、記憶装置408(例えばハードディスクドライブ)と、着脱式記憶装置410(例えば光ディスクドライブ)と、ユーザインターフェース装置412(例えばキーボード、タッチ画面、キーパッド、マウス、またはその他のポインティングデバイスなど)と、通信インターフェース414(例えばワイヤレスネットワークインターフェース)とを含むことができる。通信インターフェース414は、リンクを通じてコンピュータシステム400と外部装置との間でソフトウェアおよびデータが移行されることを可能にする。システムは、また、上記の装置/モジュールを接続された通信インフラストラクチャ416(例えば通信バス、クロスオーバー、またはネットワーク)も含んでいてよい。
通信インターフェース414を通じて伝達される情報は、ワイヤもしくはケーブル、光ファイバ、電話回線、携帯電話リンク、無線周波数リンク、および/またはその他の通信チャネルを使用して具現化可能な信号搬送通信リンクを通じて通信インターフェース414によって受信可能である電子信号、電磁信号、光信号、またはその他の信号などの信号の形態をとることができる。このような通信インターフェースによって、1つ以上のプロセッサ402は、上述された方法の工程を実施する過程においてネットワークから情報を受信するまたはネットワークに情報を出力することができると考えられる。さらに、本発明の方法の実施形態は、プロセッサ上のみで実行することができる、または処理の一部分を共有する遠隔プロセッサと連携してインターネットなどのネットワークを通じて実行することができる。
「非一時的なコンピュータ読み取り可能媒体」という用語は、一般に、メインメモリ、二次メモリ、着脱式記憶装置、ならびにハードディスク、フラッシュメモリ、ディスクドライブメモリ、CD−ROM、およびその他の形態の永続メモリのような記憶装置などの媒体を言い、搬送波または信号などの一過性の対象を含むと見なされてはならない。コンピュータコードの例には、コンパイラによって作成されるなどのマシンコード、およびインタープリタを使用してコンピュータによって実行される高水準コードを含むファイルがある。コンピュータ読み取り可能媒体は、搬送波に盛り込まれたコンピュータデータ信号によって伝送されプロセッサによって実行可能である一連の命令を表すコンピュータコードであってもよい。
ハードマスクが、エッチングされるまたは開口される(工程104)。この実施例では、ハードマスクは、Ta層256である。Ta層256をエッチングするためのマスクとして、SiN層264およびTiN層260が使用される。この実施形態では、Ta層256をエッチングするために、プラズマエッチングが使用される。この実施形態では、エッチングガスとしてCl2を使用するドライエッチングを使用することができる。図2Bは、Ta層256がエッチングされた後のスタック200を示した断面図である。
第2のRu層252が、ヒポクロリットおよび/またはオゾンベースの化学剤を使用してエッチングされる(工程108)。一実施形態では、ヒポクロリットおよびオゾン化学剤をベースにしたエッチングを提供するために、プラズマエッチングを使用することができる。別の一実施形態では、ヒポクロリットおよびオゾンベースの化学剤は、ウェットエッチングに使用することができる。このような一実施形態では、第2のRu層252をエッチングする前に、酸化シリコン残留物を除去するために希釈フッ化水素(dHF)による事前洗浄を使用することができる。第2のRu層252をエッチングするためのウェットエッチングでは、NaClO水溶液を使用することができる。この実施例では、Ruエッチングは、NaClO水溶液を使用してウェットエッチングされる。その他のヒポクロリットエッチングプロセスには、pH>12であるNaフリー溶液中のHClO、有機溶媒中の有機ヒポクロリットR−OCl、Rを含むアルキル(−CH3、−CH2CH3、−C(CH33など)、シクロアルキル、または芳香族カルボニルがある。図2Cは、第2のRu層252がエッチングされた後のスタック200を示した断面図である。pH>12であるオゾン含有水溶液を使用したRuウェットエッチングの例には、オゾン飽和NaOH、NH4OH、または水酸化テトラメチルアンモニウム溶液がある。
MTJスタック268は、ピン止め層内への落ち込みを伴ってエッチングされる(工程112)。落ち込みは、MTJとピン止め層との境界を密閉するために、引き続き誘電体による被せを行うことを可能にする。この実施形態では、MTJスタック268をエッチングするために、低バイアスイオンスパッタリングが使用される。この実施形態では、この工程中に使用されるガスは、基本的にアルゴン(Ar)からなる。好ましくは、低バイアスは、10ボルトから500ボルトの間のバイアスを提供する。より好ましくは、低バイアスは、20ボルトから300ボルトの間である。最も好ましくは、低バイアスは、100ボルトから200ボルトの間である。化学エッチャントガスを伴わずに不活性衝撃ガスのみを伴う低バイアスイオンスパッタリングは、MTJ堆積が少ないMTJエッチングを提供することが、予期せず見いだされた。化学エッチャントガスは、化学反応を使用してエッチングを行う成分を伴うガスである。不活性衝撃ガスは、エッチングのために化学反応を使用するのではなく、物理的衝撃のみを使用する。図2Dは、第2のMTJスタック268がエッチングされた後のスタック200を示した断面図である。
エッチングされたMTJスタック268は、誘電体材料からなる共形絶縁層272を堆積させることによって密封される(工程116)。この被せ層272は、底部層をエッチングするための後続プロセスによって引き起こされていただろう損傷をMTJスタックが受けないようにするために、開口されたMTJスタックを封じ込める。等しく重要なのは、被せ層が、後続の層をエッチングするプロセスを、MTJスタック268をエッチングするプロセスからも隔離することである。MTJの損傷として共通する2つのカテゴリには、MTJ不足の原因となる、MTJ側壁に再堆積するエッチング生成物、およびMTJ層と反応して磁気特性を低下させる、エッチング化学剤がある。したがって、被せ層を伴うことなくスタック全体がエッチングされていた従来のプロセスでは、MTJスタックが損傷された。H2O、酸素、ハロゲンベースの化学剤によるエッチング、またはプラズマシステムによるエッチングなど、MgOまたはCoFeBを損傷させるいかなるエッチングプロセスも許容不可能である。適切な被せ層の選択は、開口されたMTJを、後続のプロセスフローにおける不具合または劣化から隔離することを可能にする。理想的な被せ層は、したがって、後続の層をエッチングするためにおよびMTJの電気/磁気特性を劣化から維持するためにMgO/CoFeBと相溶性のないものを含む多岐にわたるプロセスを活用するための窓を開くものである。SiN、SiC、SiCN、SiO2、SiOC、SiOCH3、SiOCHxCH3、Si,シリコンベースの誘電体膜、炭素ベースの誘電体膜(炭素、ポリマ)、窒化化合物(BN)など、多岐にわたる絶縁性被せ層が選択可能である。この実施例では、SiO2およびSiNを伴う被せ層が、実例として挙げられている。エッチングされたスタックを覆ってSiO2の層を堆積させるために、SiH4およびO2からプラズマが形成される。別の一実施形態では、SiNの層が堆積される。図2Eは、SiO2の堆積層272が堆積された後のスタック200を示した断面図である。
堆積層272は、MTJスタック268の側壁が密封された状態で下位のPtMn層208を露出させるために、エッチバック(開口)される。この実施形態では、堆積層を開口させるために、CF4およびArによるプラズマ開口プロセスが使用される。図2Fは、堆積層272が開口された後のスタック200を示した断面図である。堆積層272の底部は、完全に除去されている。堆積層272の側壁は、薄くはなるかもしれないが、依然、MTJスタック268を密封したままである。
ピン止め層270は、エッチングされる(工程120)。一実施形態では、ピン止め層270は、ドライプラズマエッチングによってエッチングされる。別の一実施形態では、ピン止め層270は、ウェットエッチングを使用してエッチングされる。例として、様々な比率で塩化チオニル(SOCl2)を伴うピリジン混合物、およびアセトニトリルが例として挙げられるがそれには限定されない有機溶媒に希釈された混合物が挙げられる。PtMnおよびその他の貴金属含有ピン止め層をエッチングするために、HBrとDMSOとの混合物も使用される。PtMnおよびその他の貴金属含有ピン止め層をエッチングするために、CCl4と、DMSO、アセトニトリル、ベンゾニトリル、またはジメチルホルムアミド(DMF)の少なくとも1つとの混合物も使用される。図2Gは、ピン止め層270がエッチングされた後のスタック200を示した断面図である。スタック202をMRAMにするためには、堆積層272を除去するなどのさらなる処理工程を使用することができる。
本発明の一部の実施形態は、従来の技術に勝る多くの利点をもたらす。例えば、MTJスタック268を密封することによって、ピン止め層のエッチング中(工程120)におけるMTJスタック268の損傷が回避される。また、MTJスタック268のエッチングのために、化学エッチングまたは高バイアスイオンスパッタリングに代わって低バイアスイオンスパッタリングを使用することによって、MTJスタック268の損傷がさらに軽減される。MTJスタック268の化学エッチングは、MTJスタック268層の一部を損なうだろう。低バイアスイオンスパッタリングは、MTJスタック268材料の再堆積を抑えられることが、予期せず見いだされた。再堆積される材料は、層間の短絡を引き起こす恐れがあるので、再堆積されるMTJ材料の低減は、デバイスの品質を向上させる。このような再堆積材料の除去は、MTJ層を損傷させる恐れがある。MTJスタック268の損傷は、MRAMの磁気特性に対し、望ましくない変化を引き起こすだろう。第2のRu層248のエッチングのためにヒポクロリットおよび/またはオゾンベースの化学剤を使用すると、Ru層284に対する選択エッチングが向上されることが、予期せず見いだされた。これは、MTJスタック268のエッチングに使用されるものとは異なるエッチングレシピを必要とする。Ruは、極めて不活性である。ヒポクロリットは、不活性なRuを酸化させるために必要とされる強い酸化剤である。これら2つの工程における異なる選択エッチングは、結果として、MTJスタック268の損傷および再堆積を低減させる。その他の実施形態では、MTJスタック268は、その他の層を含んでいてよい、または別の順番であってよい、またはさらに多いもしくは少ない層を有していてよい。MTJスタック268は、MRAMを形成するために不可欠な形態である。
本発明は、幾つかの好ましい実施形態の観点から説明されているが、本発明の範囲に含まれるものとして、代替形態、置換形態、変更形態、および代わりとなる様々な均等物がある。また、本発明の方法および装置を実現する多くの代替のやり方があることも、留意されるべきである。したがって、以下の添付の特許請求の範囲は、本発明の真の趣旨および範囲に含まれるものとして、このようなあらゆる代替形態、置換形態、および代わりとなる様々な均等物を含むことを意図される。

Claims (20)

  1. ハードマスクの下に、かつピン止め層を伴う磁気トンネル接合(MTJ)スタックの上に、Ru含有層を配されたスタックをエッチングする方法であって、
    ドライエッチングによって前記ハードマスクをエッチングすることと、
    前記Ru含有層をエッチングすることであって、該エッチングは、ヒポクロリットおよび/またはO3ベースの化学剤を使用する、ことと、
    前記MTJスタックをエッチングすることと、
    前記MTJスタックに誘電体材料を被せることと、
    前記MTJへの被せに続いて、前記ピン止め層をエッチングすることと、
    を備える方法。
  2. 請求項1に記載の方法であって、
    前記MTJのエッチングは、化学エッチャントガスに代わり、不活性ガスから形成されるプラズマによる低バイアススパッタリングを使用する、方法。
  3. 請求項2に記載の方法であって、
    前記低バイアススパッタリングは、10ボルトから500ボルトのバイアスを提供する、方法。
  4. 請求項3に記載の方法であって、
    前記Ru含有層をエッチングすることは、ウェットエッチングを提供する、方法。
  5. 請求項4に記載の方法であって、
    前記MTJスタックは、少なくとも1枚のCoFe層と、少なくとも1枚のMgO層とを含む、方法。
  6. 請求項5に記載の方法であって、
    前記ピン止め層は、少なくとも1枚のPtMn層を含む、方法。
  7. 請求項6に記載の方法であって、
    前記ハードマスクをエッチングすること、前記Ru含有層をエッチングすること、前記MTJ層をエッチングすること、前記MTJ層への被せを行うこと、および前記ピン止め層をエッチングすることは、1つのプラズマ処理チャンバの中で実施される、方法。
  8. 請求項7に記載の方法であって、
    前記MTJスタックをエッチングすることは、不活性衝撃ガスを使用し、これは、化学エッチャントガスを伴うことなく物理的衝撃を提供する、方法。
  9. 請求項8に記載の方法であって、
    前記被せの誘電体材料は、シリコンベースの誘電体材料である、方法。
  10. 請求項1に記載の方法であって、
    前記Ru含有層をエッチングすることは、ウェットエッチングを提供する、方法。
  11. 請求項1に記載の方法であって、
    前記MTJスタックは、少なくとも1枚のCoFe層と、少なくとも1枚のMgO層とを含む、方法。
  12. 請求項1に記載の方法であって、
    前記ピン止め層は、少なくとも1枚のPtMn層を含む、方法。
  13. 請求項1に記載の方法であって、
    前記ハードマスクをエッチングすること、前記Ru含有層をエッチングすること、前記MTJ層をエッチングすること、前記MTJ層への被せを行うこと、および前記ピン止め層をエッチングすることは、1つのプラズマ処理チャンバの中で実施される、方法。
  14. 請求項1に記載の方法であって、
    前記MTJスタックをエッチングすることは、不活性衝撃ガスを使用し、これは、化学エッチャントガスを伴うことなく物理的衝撃を提供する、方法。
  15. 請求項1に記載の方法であって、
    前記被せの誘電体材料は、シリコンベースの誘電体材料である、方法。
  16. ピン止め層上の磁気トンネル接合(MTJ)スタック上のRu含有層上のハードマスクを含むスタックをエッチングする方法であって、
    前記ハードマスク、前記Ru含有層、および前記MTJスタックをエッチングすることと、
    前記MTJスタックを密封することと、
    前記ピン止め層をエッチングすることと、
    を備える方法。
  17. 請求項16に記載の方法であって、
    前記MTJをエッチングすることは、化学エッチャントガスに代わり、不活性ガスから形成されるプラズマによる低バイアススパッタリングを使用し、前記低バイアススパッタリングは、10ボルトから500ボルトのバイアスを提供する、方法。
  18. 請求項16に記載の方法であって、
    前記MTJスタックは、少なくとも1枚のCoFe層と、少なくとも1枚のMgO層とを含む、方法。
  19. 請求項16に記載の方法であって、
    前記MTJスタックを密封することは、シリコンベースの誘電体材料によって前記MTJスタックを密封する、方法。
  20. ハードマスク層の下に配されたRu含有層の下に配されたMTJスタックの下にピン止め層を配されたスタックをエッチングする方法であって、
    前記ハードマスクをドライエッチングによってエッチングすることと、
    前記Ru含有層をエッチングすることと、
    前記MTJスタックをエッチングすることと、
    前記MTJスタックに誘電体材料を被せることと、
    SOCl2/ピリジン混合物、HBr/DMSO混合物、またはCCl4と、DMSO、アセトニトリル、ベンゾニトリル、またはジメチルホルムアミド(DMF)の少なくとも1つと、の混合物を含む、貴金属に対して選択性の化学剤によって前記ピン止め層をエッチングすることと、
    を備える方法。
JP2015063653A 2014-03-27 2015-03-26 不揮発性金属材料をエッチングする方法 Active JP6789614B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201461971032P 2014-03-27 2014-03-27
US61/971,032 2014-03-27
US14/325,190 US9257638B2 (en) 2014-03-27 2014-07-07 Method to etch non-volatile metal materials
US14/325,190 2014-07-07

Publications (3)

Publication Number Publication Date
JP2015216360A true JP2015216360A (ja) 2015-12-03
JP2015216360A5 JP2015216360A5 (ja) 2018-05-10
JP6789614B2 JP6789614B2 (ja) 2020-11-25

Family

ID=54012662

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015063656A Active JP6557490B2 (ja) 2014-03-27 2015-03-26 不揮発性金属材料のエッチング方法
JP2015063653A Active JP6789614B2 (ja) 2014-03-27 2015-03-26 不揮発性金属材料をエッチングする方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015063656A Active JP6557490B2 (ja) 2014-03-27 2015-03-26 不揮発性金属材料のエッチング方法

Country Status (6)

Country Link
US (3) US9257638B2 (ja)
JP (2) JP6557490B2 (ja)
KR (2) KR102377668B1 (ja)
CN (2) CN108682737A (ja)
SG (2) SG10201502437TA (ja)
TW (2) TWI651773B (ja)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9240547B2 (en) 2013-09-10 2016-01-19 Micron Technology, Inc. Magnetic tunnel junctions and methods of forming magnetic tunnel junctions
US9257638B2 (en) * 2014-03-27 2016-02-09 Lam Research Corporation Method to etch non-volatile metal materials
US9373779B1 (en) 2014-12-08 2016-06-21 Micron Technology, Inc. Magnetic tunnel junctions
US9576811B2 (en) 2015-01-12 2017-02-21 Lam Research Corporation Integrating atomic scale processes: ALD (atomic layer deposition) and ALE (atomic layer etch)
US9502642B2 (en) 2015-04-10 2016-11-22 Micron Technology, Inc. Magnetic tunnel junctions, methods used while forming magnetic tunnel junctions, and methods of forming magnetic tunnel junctions
US9530959B2 (en) * 2015-04-15 2016-12-27 Micron Technology, Inc. Magnetic tunnel junctions
US9520553B2 (en) * 2015-04-15 2016-12-13 Micron Technology, Inc. Methods of forming a magnetic electrode of a magnetic tunnel junction and methods of forming a magnetic tunnel junction
US9806252B2 (en) 2015-04-20 2017-10-31 Lam Research Corporation Dry plasma etch method to pattern MRAM stack
US9870899B2 (en) 2015-04-24 2018-01-16 Lam Research Corporation Cobalt etch back
US9257136B1 (en) 2015-05-05 2016-02-09 Micron Technology, Inc. Magnetic tunnel junctions
US9960346B2 (en) 2015-05-07 2018-05-01 Micron Technology, Inc. Magnetic tunnel junctions
US9449843B1 (en) * 2015-06-09 2016-09-20 Applied Materials, Inc. Selectively etching metals and metal nitrides conformally
US9972504B2 (en) 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US10096487B2 (en) 2015-08-19 2018-10-09 Lam Research Corporation Atomic layer etching of tungsten and other metals
US9984858B2 (en) 2015-09-04 2018-05-29 Lam Research Corporation ALE smoothness: in and outside semiconductor industry
CN106548936B (zh) * 2015-09-23 2022-04-22 北京北方华创微电子装备有限公司 一种金属层的刻蚀方法
KR102652512B1 (ko) 2015-11-10 2024-03-28 레르 리키드 쏘시에떼 아노님 뿌르 레드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 에칭 반응물 및 이를 사용한 플라즈마-부재 옥사이드 에칭 공정
US10157742B2 (en) * 2015-12-31 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method for mandrel and spacer patterning
US10727073B2 (en) 2016-02-04 2020-07-28 Lam Research Corporation Atomic layer etching 3D structures: Si and SiGe and Ge smoothness on horizontal and vertical surfaces
US10229837B2 (en) * 2016-02-04 2019-03-12 Lam Research Corporation Control of directionality in atomic layer etching
US9991128B2 (en) 2016-02-05 2018-06-05 Lam Research Corporation Atomic layer etching in continuous plasma
US9953843B2 (en) * 2016-02-05 2018-04-24 Lam Research Corporation Chamber for patterning non-volatile metals
US10256108B2 (en) * 2016-03-01 2019-04-09 Lam Research Corporation Atomic layer etching of AL2O3 using a combination of plasma and vapor treatments
US10230042B2 (en) 2016-03-03 2019-03-12 Toshiba Memory Corporation Magnetoresistive element and method of manufacturing the same
US10269566B2 (en) 2016-04-29 2019-04-23 Lam Research Corporation Etching substrates using ale and selective deposition
US9680089B1 (en) 2016-05-13 2017-06-13 Micron Technology, Inc. Magnetic tunnel junctions
US9799519B1 (en) * 2016-06-24 2017-10-24 International Business Machines Corporation Selective sputtering with light mass ions to sharpen sidewall of subtractively patterned conductive metal layer
US9837312B1 (en) 2016-07-22 2017-12-05 Lam Research Corporation Atomic layer etching for enhanced bottom-up feature fill
KR102511914B1 (ko) 2016-08-04 2023-03-21 삼성전자주식회사 자기 기억 소자 및 이의 제조 방법
US10103196B2 (en) 2016-08-30 2018-10-16 Micron Technology, Inc. Methods of forming magnetic memory cells, and methods of forming arrays of magnetic memory cells
KR102410571B1 (ko) * 2016-12-09 2022-06-22 에이에스엠 아이피 홀딩 비.브이. 열적 원자층 식각 공정
US10566212B2 (en) 2016-12-19 2020-02-18 Lam Research Corporation Designer atomic layer etching
US10283319B2 (en) 2016-12-22 2019-05-07 Asm Ip Holding B.V. Atomic layer etching processes
KR102638610B1 (ko) 2017-01-11 2024-02-22 삼성전자주식회사 자기 메모리 장치
US10297746B2 (en) 2017-04-05 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Post treatment to reduce shunting devices for physical etching process
SG11201908113WA (en) 2017-04-13 2019-10-30 Basf Se Process for the etching metal- or semimetal-containing materials
US10559461B2 (en) 2017-04-19 2020-02-11 Lam Research Corporation Selective deposition with atomic layer etch reset
US9997371B1 (en) 2017-04-24 2018-06-12 Lam Research Corporation Atomic layer etch methods and hardware for patterning applications
US10832909B2 (en) 2017-04-24 2020-11-10 Lam Research Corporation Atomic layer etch, reactive precursors and energetic sources for patterning applications
US10242885B2 (en) * 2017-05-26 2019-03-26 Applied Materials, Inc. Selective dry etching of metal films comprising multiple metal oxides
CN110741488B (zh) * 2017-06-13 2024-02-02 东京毅力科创株式会社 用于图案化磁隧道结的方法
WO2019118684A1 (en) * 2017-12-14 2019-06-20 Applied Materials, Inc. Methods of etching metal oxides with less etch residue
EP3776636A4 (en) 2018-03-30 2021-12-22 Lam Research Corporation ATOMIC LAYER ENGRAVING AND SMOOTHING OF REFRACTORY METALS AND OTHER HIGH SURFACE BOND ENERGY MATERIALS
US10714681B2 (en) * 2018-10-19 2020-07-14 International Business Machines Corporation Embedded magnetic tunnel junction pillar having reduced height and uniform contact area
JP7310146B2 (ja) * 2019-01-16 2023-07-19 東京エレクトロン株式会社 ハードマスク付き半導体デバイスの製造用の基板及び半導体デバイスの製造方法
CN109786241B (zh) * 2019-02-03 2022-09-27 南通大学 一种微损伤减缓铝刻蚀侧腐的方法
CN109801844A (zh) * 2019-02-03 2019-05-24 南通大学 一种金属刻槽方法
KR20210123409A (ko) 2019-02-28 2021-10-13 램 리써치 코포레이션 측벽 세정을 사용한 이온 빔 에칭
US10971500B2 (en) * 2019-06-06 2021-04-06 Micron Technology, Inc. Methods used in the fabrication of integrated circuitry
JP2021019201A (ja) 2019-07-18 2021-02-15 エーエスエム アイピー ホールディング ビー.ブイ. 半導体処理システム用シャワーヘッドデバイス
JP7548740B2 (ja) 2019-07-18 2024-09-10 エーエスエム・アイピー・ホールディング・ベー・フェー 中間チャンバーを備える半導体気相エッチング装置
CY2004010I1 (el) 2019-08-29 2009-11-04 Novartis Ag Phenyl carbamate
US11424134B2 (en) * 2019-09-19 2022-08-23 Applied Materials, Inc. Atomic layer etching of metals
US11574813B2 (en) 2019-12-10 2023-02-07 Asm Ip Holding B.V. Atomic layer etching
US11502246B2 (en) 2020-06-04 2022-11-15 Samsung Electronics Co., Ltd. Magnetoresistive device, magnetic memory, and method of fabricating a magnetoresistive device
US11737289B2 (en) 2020-12-09 2023-08-22 International Business Machines Corporation High density ReRAM integration with interconnect
US20230420267A1 (en) * 2022-05-27 2023-12-28 Tokyo Electron Limited Oxygen-free etching of non-volatile metals

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001240985A (ja) * 1999-12-20 2001-09-04 Hitachi Ltd 固体表面の処理方法及び処理液並びにこれらを用いた電子デバイスの製造方法
JP2004332045A (ja) * 2003-05-07 2004-11-25 Renesas Technology Corp 多層膜材料のドライエッチング方法
JP2006060172A (ja) * 2004-08-24 2006-03-02 Sony Corp 金属膜のエッチング方法および磁気記憶装置の製造方法
JP2007158361A (ja) * 2007-01-09 2007-06-21 Yamaha Corp 磁気トンネル接合素子の製法
JP2009253303A (ja) * 2008-04-09 2009-10-29 Magic Technologies Inc Mtj素子およびその形成方法、stt−ramの製造方法
JP2012038815A (ja) * 2010-08-04 2012-02-23 Toshiba Corp 磁気抵抗素子の製造方法
JP2012508471A (ja) * 2008-11-11 2012-04-05 シーゲイト テクノロジー エルエルシー 円筒状バリアを有する磁気メモリセル
JP2013016587A (ja) * 2011-07-01 2013-01-24 Toshiba Corp 磁気抵抗効果素子及びその製造方法
JP2013524515A (ja) * 2010-03-29 2013-06-17 クアルコム,インコーポレイテッド 磁気トンネル接合記憶素子の製造

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0433983B1 (en) * 1989-12-20 1998-03-04 Texas Instruments Incorporated Copper etch process using halides
JPH04208526A (ja) * 1990-11-30 1992-07-30 Nisshin Hightech Kk ドライエッチング方法および装置
KR0155785B1 (ko) * 1994-12-15 1998-10-15 김광호 핀형 커패시터 및 그 제조방법
DE19681602T1 (de) * 1995-10-19 1998-11-26 Massachusetts Inst Technology Verfahren zum Entfernen von Metall
US6010966A (en) * 1998-08-07 2000-01-04 Applied Materials, Inc. Hydrocarbon gases for anisotropic etching of metal-containing layers
FR2820417B1 (fr) 2001-02-08 2003-05-30 Commissariat Energie Atomique Procede de dissolution et de decontamination
KR100421219B1 (ko) * 2001-06-14 2004-03-02 삼성전자주식회사 β-디케톤 리간드를 갖는 유기 금속 착물을 이용한 원자층증착방법
AU2003253610A1 (en) * 2002-06-28 2004-01-19 Tokyo Electron Limited Anisotropic dry etching of cu-containing layers
US20060017043A1 (en) * 2004-07-23 2006-01-26 Dingjun Wu Method for enhancing fluorine utilization
JP4769002B2 (ja) * 2005-03-28 2011-09-07 株式会社アルバック エッチング方法
JP5481547B2 (ja) * 2006-08-24 2014-04-23 富士通セミコンダクター株式会社 金属付着物の除去方法、基板処理装置、および記録媒体
JP2010010175A (ja) * 2008-06-24 2010-01-14 Konica Minolta Holdings Inc 薄膜トランジスタおよび薄膜トランジスタの製造方法
US20140147353A1 (en) * 2010-09-03 2014-05-29 Georgia Tech Research Corporation Compositions and methods for the separation of metals
KR101850510B1 (ko) * 2011-03-22 2018-04-20 삼성디스플레이 주식회사 산화물 반도체의 전구체 조성물 및 이를 이용한 박막 트랜지스터 표시판의 제조 방법
US8546263B2 (en) * 2011-04-27 2013-10-01 Applied Materials, Inc. Method of patterning of magnetic tunnel junctions
US8784676B2 (en) * 2012-02-03 2014-07-22 Lam Research Corporation Waferless auto conditioning
US20130270227A1 (en) * 2012-04-13 2013-10-17 Lam Research Corporation Layer-layer etch of non volatile materials
US9129690B2 (en) * 2012-07-20 2015-09-08 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having improved characteristics
US9257638B2 (en) * 2014-03-27 2016-02-09 Lam Research Corporation Method to etch non-volatile metal materials

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001240985A (ja) * 1999-12-20 2001-09-04 Hitachi Ltd 固体表面の処理方法及び処理液並びにこれらを用いた電子デバイスの製造方法
JP2004332045A (ja) * 2003-05-07 2004-11-25 Renesas Technology Corp 多層膜材料のドライエッチング方法
JP2006060172A (ja) * 2004-08-24 2006-03-02 Sony Corp 金属膜のエッチング方法および磁気記憶装置の製造方法
JP2007158361A (ja) * 2007-01-09 2007-06-21 Yamaha Corp 磁気トンネル接合素子の製法
JP2009253303A (ja) * 2008-04-09 2009-10-29 Magic Technologies Inc Mtj素子およびその形成方法、stt−ramの製造方法
JP2012508471A (ja) * 2008-11-11 2012-04-05 シーゲイト テクノロジー エルエルシー 円筒状バリアを有する磁気メモリセル
JP2013524515A (ja) * 2010-03-29 2013-06-17 クアルコム,インコーポレイテッド 磁気トンネル接合記憶素子の製造
JP2012038815A (ja) * 2010-08-04 2012-02-23 Toshiba Corp 磁気抵抗素子の製造方法
JP2013016587A (ja) * 2011-07-01 2013-01-24 Toshiba Corp 磁気抵抗効果素子及びその製造方法

Also Published As

Publication number Publication date
JP6789614B2 (ja) 2020-11-25
JP2015192150A (ja) 2015-11-02
TWI650886B (zh) 2019-02-11
US9130158B1 (en) 2015-09-08
CN104953027B (zh) 2018-05-22
US20150280114A1 (en) 2015-10-01
KR20150112757A (ko) 2015-10-07
US20150340603A1 (en) 2015-11-26
TWI651773B (zh) 2019-02-21
CN108682737A (zh) 2018-10-19
KR102318520B1 (ko) 2021-10-28
SG10201502438RA (en) 2015-10-29
JP6557490B2 (ja) 2019-08-07
CN104953027A (zh) 2015-09-30
US9257638B2 (en) 2016-02-09
KR102377668B1 (ko) 2022-03-22
US20150280113A1 (en) 2015-10-01
US9391267B2 (en) 2016-07-12
KR20150112896A (ko) 2015-10-07
TW201603135A (zh) 2016-01-16
TW201608748A (zh) 2016-03-01
SG10201502437TA (en) 2015-10-29

Similar Documents

Publication Publication Date Title
KR102377668B1 (ko) 비-휘발성 금속 재료들을 에칭하는 방법
US9659783B2 (en) High aspect ratio etch with combination mask
JP2015216360A5 (ja)
TWI651805B (zh) 具有高角落選擇性的自我對準接觸窗/導通孔之形成方法
TWI774790B (zh) 氧化物-金屬-氧化物-金屬堆疊之高深寬比蝕刻
KR20130135767A (ko) 플라즈마를 이용한 비휘발성 재료들의 층-층 에칭
TW201801184A (zh) 蝕刻介電層中之特徵部的方法
TW201841246A (zh) 介層接觸窗蝕刻
KR102516921B1 (ko) 구리 배리어 막을 에칭하기 위한 새로운 방법
KR20140147133A (ko) 비 휘발성 재료의 층별 에칭
CN104953026B (zh) 蚀刻非挥发性金属材料的方法
KR20120122908A (ko) 3 중층 마스크를 이용하는 에칭에 대한 라인 벤딩 및 틸팅 예방
TW202338975A (zh) 使用類金屬或金屬之基於氟碳化合物之沉積的選擇性蝕刻
US20050037622A1 (en) [method of reworking integrated circuit device]
TW200807619A (en) Method of fabricating dual damascene structure
KR20070001552A (ko) 반도체소자의 금속배선 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180323

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191224

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201013

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201104

R150 Certificate of patent or registration of utility model

Ref document number: 6789614

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250