JP7310146B2 - ハードマスク付き半導体デバイスの製造用の基板及び半導体デバイスの製造方法 - Google Patents

ハードマスク付き半導体デバイスの製造用の基板及び半導体デバイスの製造方法 Download PDF

Info

Publication number
JP7310146B2
JP7310146B2 JP2019005444A JP2019005444A JP7310146B2 JP 7310146 B2 JP7310146 B2 JP 7310146B2 JP 2019005444 A JP2019005444 A JP 2019005444A JP 2019005444 A JP2019005444 A JP 2019005444A JP 7310146 B2 JP7310146 B2 JP 7310146B2
Authority
JP
Japan
Prior art keywords
film
hard mask
mask
etching
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019005444A
Other languages
English (en)
Other versions
JP2020112755A (ja
Inventor
宏至 戸島
真司 古川
翔太 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2019005444A priority Critical patent/JP7310146B2/ja
Priority to TW109100022A priority patent/TW202101532A/zh
Priority to KR1020200004758A priority patent/KR102379359B1/ko
Priority to US16/743,466 priority patent/US20200227273A1/en
Publication of JP2020112755A publication Critical patent/JP2020112755A/ja
Application granted granted Critical
Publication of JP7310146B2 publication Critical patent/JP7310146B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/352—Sputtering by application of a magnetic field, e.g. magnetron sputtering using more than one target
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本開示は、ハードマスク付き半導体デバイスの製造用の基板及び半導体デバイスに関する。
半導体デバイスの製造工程においては、基板である半導体ウエハ（以下、ウエハと記載する）に設けられる被エッチング膜に配線を形成するためにエッチングガスによるエッチングが行われる。このエッチングについては、ハードマスクが用いられる場合が有る。
特許文献１にはフォトマスクを構成する基板上に形成された遮光膜にパターンを形成するにあたり、ルテニウム、タンタル、チタンなどを含む金属群から選択される少なくとも一種の金属を含む材料により構成されるハードマスクを用いることが記載されている。特許文献２には、ＥＵＶリソグラフィー用の反射型マスク（フォトマスク）を製造するにあたり当該フォトマスクを構成する基板上に、シリコン膜である多層反射膜、ルテニウム及びチタンからなる合金膜をこの順に上側に向けて形成することについて記載されている。上記の合金膜は、フォトマスクの製造のための洗浄時及びエッチング時において、酸化シリコンの生成を防ぐ保護膜をなすことが示されている。
特開２０１８－１００８０号公報 ＷＯ２０１５／０３７５６４号公報
本開示は、半導体デバイスの製造用の基板に形成された被エッチング膜をエッチングしてパターンを形成するにあたり、当該エッチングのための基板の位置合わせに不具合が生じることなく、当該パターンの微細化を図ることができる技術を提供する。
本開示のハードマスク付き半導体デバイスの製造用の基板は、Ｒｕと、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ及びＳｉの中から選択された元素と、により構成される化合物からなる第１の膜を備えるハードマスクが形成された基板であり、
前記化合物は窒化、酸化あるいは炭化された化合物であり、
前記第１の膜と、前記第１の膜に対して基板側の方向である下方に積層されるＲｕを含まない第２の膜と、により構成される。
本開示によれば、半導体デバイスの製造用の基板に形成された被エッチング膜をエッチングしてパターンを形成するにあたり、当該エッチングのための基板の位置合わせに不具合が生じることなく、当該パターンの微細化を図ることができる。
本開示の一実施形態である半導体デバイスの製造工程図である。 本開示の一実施形態である半導体デバイスの製造工程図である。 本開示の一実施形態である半導体デバイスの製造工程図である。 本開示の一実施形態である半導体デバイスの製造工程図である。 本開示の一実施形態である半導体デバイスの製造工程図である。 本開示の一実施形態である半導体デバイスの製造工程図である。 本開示の一実施形態である半導体デバイスの製造工程図である。 前記半導体デバイスの製造工程を実施するシステムの概略構成図である。 前記システムに含まれる露光装置の概略構成図である。 前記システムに含まれる成膜装置の縦断側面図である。 本開示の他の実施形態である半導体デバイスの製造工程図である。 本開示の他の実施形態である半導体デバイスの製造工程図である。 評価試験の結果を示すグラフ図である。 評価試験の結果を示すグラフ図である。
本開示の一実施の形態である半導体デバイスの製造工程について、図１Ａ～図１Ｃ、図２Ａ～図２Ｃ、図３を参照しながら説明する。これらの各図は、半導体デバイスの製造用の基板であるウエハ１の縦断側面図である。図１Ａに示すように、ウエハ１の表面には下層膜１１、上層膜１２がこの順に上側に向けて形成されており、下層膜１１には半導体デバイスを構成する配線１３が形成済みとなっている。また、下層膜１１には後述するウエハ１の位置合せを行うためのアライメントマーク１４が設けられている。上層膜１２は、この例ではＳｉＯ２（酸化シリコン）により構成される。
先ず、上記の上層膜１２上にマスク膜１５が形成される（図１Ｂ）。このマスク膜１５は被エッチング膜である上層膜１２をエッチングするためのハードマスク形成用の膜であり、その材料については後に詳しく述べる。続いて、マスク膜１５上にレジスト膜１６が形成される（図１Ｃ）。そして、レジスト膜１６上から、アライメントマーク１４の光学的な検出が行われ、検出された位置に基づいてウエハ１の位置合わせがなされた上で、レジスト膜１６に露光が行われる。
露光されたレジスト膜１６は現像されて、レジストパターンをなす開口部１６Ａが形成され、当該レジスト膜１６がレジストマスクとして構成される（図２Ａ）。然る後、ウエハ１にマスク膜１５のエッチング用のエッチングガスが供給される。それにより、開口部１６Ａに沿ってマスク膜１５にマスクパターンをなす開口部１５Ａが形成されて、マスク膜１５がハードマスクとして構成される（図２Ｂ）。
その後、ウエハ１に例えばＣ４Ｆ８（パーフルオロシクロブタン）ガスなどのフッ素を含有する、上層膜１２のエッチング用のエッチングガスが供給される。それによりレジスト膜１６が残留しているうちは当該レジスト膜１６をマスクとし、レジスト膜１６のエッチングによる消失後はマスク膜１５をマスクとして、上層膜１２のエッチングが進行する。既述のようにウエハ１が位置合せされているので、このエッチングによって上層膜１２には開口部１２Ａが、配線１３上の所定の位置に形成される。
さらにエッチングが進行して開口部１２Ａの底部に配線１３が露出するとエッチングが停止する（図２Ｃ）。その後、マスク膜１５を選択的に除去するための薬液にウエハ１が浸漬され、不要となった当該マスク膜１５がウエットエッチングされる（図３）。開口部１２Ａには、後の工程において半導体デバイスを構成する配線が埋め込まれる。上記のように開口部１２Ａは配線１３上に形成されているため、開口部１２Ａに埋め込まれた配線と配線１３とは電気的に接続される。
ところで、既述の処理例のようにドライエッチングによって被エッチング膜にパターニングを行う処理を行う場合、従来はマスクとしてレジストマスク及びハードマスクのうち、レジストマスクのみが用いられていた。しかしその場合、半導体デバイスの配線の微細化に伴い、エッチング選択比、即ちマスクのエッチング量に対する被エッチング膜のエッチング量について、十分に大きくすることができなくなった。
その結果、エッチング処理中におけるマスク形状の変化による被エッチング膜の加工形状の劣化や、エッチング処理中におけるマスクの消失のおそれが発生するようになった。そこで既述の例のように、レジストマスクよりも上記のエッチング選択比が大きいハードマスクを用いて、エッチングガスによるエッチング処理中のマスクの変形を抑えることで、被エッチング膜の加工形状を良好にすることが図られるようになった。
ところで、半導体デバイスの製造工程では図１～図３で例示したように、被エッチング膜及びマスクの下方には、既に加工された構造物が形成されており、被エッチング膜の加工はこの加工済みの構造物に対して位置が合うように行われる必要がある。そのために、上記の処理例で示したように、マスクの下方に設けられるウエハ１の位置合せ用のアライメントマーク１４を、光学的に検出することが求められる。レジスト膜１６については一般に比較的良好な光透過性を有するため、この光学的な検出を行うことができるか否かはハードマスクの性質に依ることになる。従って、ハードマスクについては高いエッチング選択比且つ高い光透過性を有することが求められる。なお、ここでいう光とは可視光である。さらに、ハードマスクについては被エッチング膜のパターニング後は不要になるため、既述の処理例のようにウエットエッチングによって除去（剥離）することも求められる。
これまでは、比較的高いエッチング選択比及び比較的高い光透過性を有することに加えて、エッチング処理前後での成膜のしやすさと、剥離のしやすさとを有することから、ハードマスクの材料としてはＴｉＮ（窒化チタン）またはＳｉＮ（窒化シリコン）が選択されていた。なお、このように金属またはシリコンを含むハードマスクについては、その厚さが大きくなると光沢、即ち光反射性が大きくなり、上記の光透過性は低下してしまう。従って当該ハードマスクの厚さには制約が有る。
ところが近年においては、半導体デバイスの配線がさらに微細化している。従って、被エッチング膜に形成するパターンの開口はより小さくなり、それによって当該被エッチング膜を必要な深さまでエッチングするためのエッチング時間が比較的長くなる傾向が有る。そのために、ハードマスクについては、その厚さを抑えて十分な光透過性を確保しつつ、さらに大きなエッチング選択比を有するように構成することが求められている。
そこで、ハードマスクである上記のマスク膜１５としては、Ｒｕと、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ及びＳｉの中から選択される少なくとも一つの元素と、により構成される化合物を用いる。Ｒｕはルテニウム、Ｔｉはチタン、Ｚｒはジルコニウム、Ｈｆはハフニウム、Ｖはバナジウム、Ｎｂはニオブ、Ｔａはタンタル、Ｍｏはモリブデン、Ｗはタングステン、Ｓｉはシリコンである。このような化合物によりハードマスクを構成することで、良好なエッチング選択比と良好な光透過性とを両立し得ることが、実験及び研究により明らかになった。
このようにＲｕと、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ及びＳｉの中から選択される少なくとも一つの元素とにより構成される化合物（以降は、Ｒｕ含有ハードマスク化合物と記載する場合が有る）については、アモルファスとなっていることが確認された。当該Ｒｕ含有ハードマスク化合物について、比較的高いエッチング選択比が得られることが実験により確認されているが、そのようにアモルファスとなることが影響していると考えられる。また、後述の評価試験でも示されるようにハードマスクをＲｕ単体により構成した場合は、光透過性については比較的低い。しかし、このＲｕに上記の各元素が添加されてハードマスクが構成されることで、当該ハードマスクにおけるＲｕによる光透過性を低くする作用が弱まり、当該光透過性を向上させることができる。なお、説明の煩雑化を避けるためにＴｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ及びＳｉについて、以降はＲｕに対する添加元素と表記する場合が有る。
ところで、マスク膜１５がＲｕにより構成されるとは、不純物としてＲｕを含むという意味ではなく、意図してＲｕが含まれるようにマスク膜１５を形成することである。同様に、マスク膜１５がＴｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ及びＳｉのうちの少なくとも一つの元素を含むとは、不純物として当該元素を含むという意味ではなく、意図して当該元素が含まれるようにマスク膜１５を形成することである。Ｒｕ含有ハードマスク化合物において、Ｒｕに対するＴｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ及びＳｉの組成の割合（元素成分比率）としては特に制限は無いが、例えば１％～９９％である。
ところで上記のＲｕ含有ハードマスク化合物については窒化してもよい。この窒化について詳しく説明すると、窒化処理を行ってもＲｕは窒素と結合せず、窒化されない。その一方で、上記のＲｕに対する添加元素については各々窒素と結合して窒化物となる。この窒化された元素については、窒化前よりも高い光透過性を有する。つまり、窒化したＲｕ含有ハードマスク化合物を用いることで、マスク膜１５は、より高い光透過性を有するため好ましい。
Ｒｕ含有ハードマスク化合物を窒化した場合について述べたが、当該Ｒｕ含有ハードマスク化合物を酸化した場合あるいは炭化した場合についても、窒化した場合と同様にＲｕ及び上記のＲｕに対する添加元素のうち、Ｒｕに対する添加元素のみが酸化または炭化される。それにより、Ｒｕに対する添加元素については光透過性が向上し、ひいてはマスク膜１５の光透過性が向上するため好ましい。なおマスク膜１５については、例えば可視光である１８０ｎｍ～８００ｎｍの光を膜の表面に対して垂直に照射したとき、これらの各波長の光の透過率が１０％～６０％となるように構成されることが、実用上好ましい。
ところで、ハードマスクであるマスク膜１５は少なくとも金属としてＲｕを含むため、図１Ｂに示すマスク膜１５の膜厚Ｈ１が大きいと、上記のように金属光沢が現れて光透過性が低下してしまう。この膜厚Ｈ１は、後述の評価試験でも説明するように例えば１０ｎｍ以下とすることが好ましい。また、膜厚Ｈ１が小さすぎると開口部１５Ａの形状が、ボーイング形状と呼ばれる側壁の垂直性が低い異常な形状になってしまうおそれが有る。それを防ぐために膜厚Ｈ１は、例えば５ｎｍ以上とすることが好ましい。
また、図２Ｃに示す開口部１２Ａの上端の開口径Ｌ１は例えば４０ｎｍ以下であり、アスペクト比である開口部１２Ａの高さＨ２/開口径Ｌ１は、例えば２以上である。このような開口部１２Ａをエッチングによって形成する場合に、上記のようにエッチング時間が長くなるため、Ｒｕ含有ハードマスク化合物によりマスク膜１５を形成することが特に有効である。
後述の評価試験で示すように、Ｒｕ含有ハードマスク化合物については、Ｒｕと、上記したＲｕに対する添加元素のうちのＷとを含む化合物、つまりＲｕとＷとの合金とすることで、エッチング選択比を比較的高くすることができるので好ましい。そしてこのＲｕとＷとの合金について窒化することで、さらにエッチング選択比をさらに高くすることができるためより好ましい。上記のようにＲｕ及びＷのうちのＷのみが窒化されるので、そのように窒化した化合物はＲｕとＷＮ（窒化タングステン）との合金であり、既述したようにアモルファス状態であるが、その元素の配列については、より無秩序性が高いことが確認されている。このＲｕとＷとの合金を窒化した化合物について、ＲｕＷＮとして表記する。以降、マスク膜１５を構成するＲｕＷＮ以外の化合物について表記する場合も、このＲｕＷＮと同様の表記の仕方で示す。即ちＲｕとＲｕに対する添加元素の中から選ばれた元素と、を並べて示す。そして、選ばれた元素が窒化されている場合にはＮを付し、窒化されていない場合にはＮを付さない。
続いて、図４に示した処理システム２０について説明する。処理システム２０は、図１～図３で説明した一連の処理を行うために、例えば成膜装置４、レジストパターン形成装置２１、エッチング装置３１及びウエットエッチング装置３２を含み、搬送容器に格納されたウエハ１が、この順に装置間を搬送されて処理される。
成膜装置４は、この例ではＰＶＤ（Physical Vapor Deposition）により、図１Ｂで説明したようにマスク膜１５としてＲｕＷＮ膜を形成する。この成膜装置４の構成例については、後に詳しく説明する。レジストパターン形成装置２１は、図１Ｃで説明したレジスト膜１６の形成及び図２Ａで説明した現像による開口部１６Ａの形成を、液処理により夫々行う塗布、現像装置２２と、現像前にレジスト膜１６の露光を行う露光装置２３と、を含む。
既述した露光時のウエハ１の位置合せについて説明しておく。図５は露光装置２３の概略図である。露光装置２３は、ウエハ１を載置するステージ２４と、ステージ２４の上方に設けられる露光部２５と、を備える。ステージ２４は前後左右に移動自在且つ回転自在に構成される。露光部２５はフォトマスクを介して露光ビーム２６をウエハ１に照射するように構成されている。図中２７はカメラであり、ウエハ１の表面を撮像する。この撮像によりアライメントマーク１４が検出され、検出されたアライメントマーク１４に基づいて露光部２５に対して所定の位置にウエハ１が位置するように、ステージ２４が移動する。そのようにウエハ１が位置合せされた後に、露光が行われる。
エッチング装置３１は、内部にウエハ１を格納すると共に真空雰囲気を形成する真空容器と、例えばシャワーヘッドのように真空容器内にエッチングガスを供給するガス供給部と、を備える。そして、図２Ｂ、図２Ｃで説明したようにマスク膜１５における開口部１５Ａの形成、上層膜１２における開口部１２Ａの形成を行う。ウエットエッチング装置３２は、ウエットエッチング液の貯留槽を備えている。このウエットエッチング液にウエハ１が浸漬され、図３で説明したようにマスク膜１５が除去される。
続いて、マスク膜１５を形成する上記の成膜装置４の構成の一例について、図６を参照して説明する。図中４１は真空容器であり、金属製であり且つ接地されている。図中４２は、真空容器４１内を排気して所望の圧力の真空雰囲気とする排気機構である。図中４３は、ウエハ１を吸着する静電チャックであり、図中４４は、当該静電チャック４３を構成するウエハ１の吸着用の電極である。図中４５は静電チャック４３に設けられたウエハ１を加熱するヒーターであり、図中４６は静電チャック４３の表面に開口したガス供給孔である。ガス供給孔４６は、不活性ガス供給源４７から供給される不活性ガスを、静電チャック４３の熱をウエハ１に伝える伝熱用ガスとしてウエハ１の裏面に供給する。
図中４８は静電チャック４３を支持する支柱であり、真空容器４１の底部を貫通し、その下端部は駆動機構４９に接続されている。この駆動機構４９により、静電チャック４３及び当該静電チャック４３に吸着保持されるウエハ１が、各々の中心軸回りに回転する。また、真空容器４１の底部にはガス供給部４０が設けられ、当該ガス供給部４０はガス流路を介してＮ２（窒素）ガスの供給機構４０Ａに接続されている。
真空容器４１の天井部にはターゲット５１Ａ、５１Ｂが、板状の電極５２Ａ、５２Ｂの下方側に当該電極５２Ａ、５２Ｂに夫々接続されて設けられている。ターゲット５１Ａ、５１Ｂは夫々Ｒｕ、Ｗにより構成される。図中５３は絶縁部材であり、電極５２Ａ、５２Ｂと真空容器４１とを絶縁する。電極５２Ａ、５２Ｂには直流電源５４Ａ、５４Ｂが夫々接続されている。図中５５Ａ、５５Ｂは真空容器４１の外側に設けられるマグネットであり、マグネット駆動部５６Ａ、５６Ｂにより夫々、電極５２Ａ、５２Ｂの上方を当該電極５２Ａ、５２Ｂの上面に沿って移動する。また、真空容器４１の天井部にはガス供給部５７が設けられ、当該ガス供給部５７はガス流路を介して不活性ガスの供給機構５８に接続されている。
図中５０はコンピュータからなる制御部であり、プログラムを含む。当該プログラムにより、制御部５０から成膜装置４の各部に制御信号が出力されて、その動作が制御され、後述するようにウエハ１へのマスク膜１５の成膜が行われる。上記のプログラムは、例えばコンパクトディスク、ハードディスク、ＤＶＤなどの記憶媒体に格納されて、制御部５０にインストールされる。
成膜装置４におけるウエハ１の処理について説明する。ガス供給部４０からＮ２ガス、ガス供給部５７から不活性ガスが夫々供給されるときに、直流電源５４Ａ及び５４Ｂから電極５２Ａ及び電極５２Ｂを介してターゲット５１Ａ及び５１Ｂに夫々電圧が印加されると共にマグネット５５Ａ、５５Ｂの移動が行われる。それにより不活性ガスが励起されてプラズマ化し、プラズマ中の正イオンが衝突することでターゲット５１Ａ、５１Ｂを夫々構成するＲｕ、Ｗがスパッタされ、ウエハ１にＲｕとＷとの合金膜が形成される。また、このとき上記のＮ２ガスについてもプラズマ化されて、上記の合金膜が窒化されることでＲｕＷＮであるマスク膜１５が成膜される。
マスク膜１５としてＲｕＷＮを形成する場合の成膜装置４の構成例について示したが、ターゲット５１Ａ、５１Ｂを構成する材料を適宜選択することで、他の化合物の膜についてもマスク膜１５として形成することができる。また、マスク膜１５について酸化を行う場合、炭化を行う場合には、ガス供給部４０からＮ２ガスの代わりに酸素ガス、メタンなどの炭素化合物のガスを夫々供給すればよい。これらマスク膜１５の窒化、酸化及び炭化を行わない場合には、ガス供給部４０からのガス供給を行わなくてよい。
本実施形態によれば、上記のＲｕ含有ハードマスク化合物によってマスク膜１５を構成することにより、当該マスク膜１５については高い光透過性を得ることができる。従って、アライメントマーク１４の光学的な検出が可能であるため、露光時のウエハ１の位置合わせに不具合が生じることを防ぐことができる。さらにマスク膜１５は高いエッチング選択比を有する。即ち上層膜１２のエッチング中に、マスク膜１５がエッチングされることが抑制される。従って、上層膜１２に形成するパターンである開口部１２Ａが微細であっても開口部１２Ａを所望の深さまでエッチングすることができるため、開口部１２Ａ及び当該開口部１２Ａに埋め込む配線を微細化することができる。なお、上記の特許文献１、２はフォトマスクを製造するための技術であるため、本開示の技術とは構成及び用途について異なる。
マスク膜１５を構成するＲｕ含有ハードマスク化合物については、上記のＴｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ及びＳｉのうち、２つ以上の元素を含んでいてもよい。その場合には、例えば上記の成膜装置４について、ターゲット、電極、直流電源及びマグネット駆動部からなる組を増設して成膜処理を行えばよい。さらにマスク膜１５についてはＰＶＤによりウエハ１に形成することには限られず、例えばＣＶＤ（Chemical Vapor Deposition）によって形成してもよい。ただし、上記のように成膜装置４を用いて成膜する場合、直流電源５４Ａ、５４Ｂから供給される電力を調整することでプラズマの分布を調整し、ターゲット５１Ａ、５１Ｂの夫々のスパッタされる量を調整することができる。それによってＲｕ含有ハードマスク化合物中のＲｕと、Ｒｕに対する添加元素との組成比を調整することができる。即ち、この組成比についての調整を容易に行うことができるため有利である。
ところでハードマスクについては、図７Ａに示すようにＲｕ含有ハードマスク化合物からなるマスク膜１５と、その下方に積層されて設けられたＲｕを含まない下側マスク膜１８と、からなる積層膜１９により構成してもよい。この場合、マスク膜１５が第１の膜に、下側マスク膜１８が第２の膜に夫々相当する。下側マスク膜１８は、例えばＴｉＮまたはＳｉＮにより構成される。なお、下側マスク膜１８がＲｕを含まないとは、膜の構成成分として含まれないということであり、不純物としてＲｕが含まれない意味ではない。下側マスク膜１８については、マスク膜１５と同様にＰＶＤやＣＶＤによって形成することができる。
図７Ｂは、積層膜１９の形成後に図１～図３で説明した手順で処理を行い、上層膜１２に開口部１２Ａを形成した状態を示している。上層膜１２をエッチングするにあたり、マスク膜１５は上記のようにエッチング選択比が高いため当該エッチング中の消失が抑制されるし、消失しても下側マスク膜１８によってエッチングを続けることができる。また、ＴｉＮ及びＳｉＮについては厚さが比較的大きくても、比較的高い光透過性を有する。従って、この積層膜１９によりハードマスクを構成する場合、高い光透過性を確保しつつ、ハードマスクとしての厚さを比較的大きくして、エッチング中における消失を防ぐことができる。
なお、実験により、膜厚が１５ｎｍのＴｉＮ膜と、当該ＴｉＮ膜上に形成した膜厚が５ｎｍのＲｕ膜とからなる積層膜について、良好な光透過性が得られることが確認されている。上記したようにＲｕ含有ハードマスク化合物は、Ｒｕ単体よりも良好な光透過性を示す。従って、一例としてマスク膜１５の厚さＨ３を５ｎｍ以下、下側マスク膜１８の厚さＨ４を１５ｎｍ以下とすることで、上記の積層膜１９については良好な光透過性が得られるので好ましい。
なお、Ｒｕ含有ハードマスク化合物からなるマスク膜１５を下方側に、ＴｉＮあるいはＳｉＮである下側マスク膜１８を上方側に配置すると、エッチング中に下側マスク膜１８が速やかに消失することで、積層膜１９全体が消失する時間が比較的短くなってしまう。従って、上記したようにＲｕ含有ハードマスク化合物からなるマスク膜１５を上方側に、ＴｉＮあるいはＳｉＮである下側マスク膜１８を下方側に配置する。
上記の例では被エッチング膜である上層膜１２としてはＳｉＯ２により構成されているが、ＳｉＯ２には限られず、例えばＳｉＮ（窒化シリコン）により構成されていてもよい。なお、このように被エッチング膜をＳｉＮとする場合には、図７Ａで説明したハードマスクである上記の下側マスク膜１８は、ＳｉＮ以外の材料とする。また、アライメントマーク１４の光学的な検出としては、上記のようにウエハ１を撮像することに限られない。例えば、ウエハ１の表面側から、アライメントマーク１４に光照射したときと、アライメントマーク１４の外側に光照射したときとで、光の反射量が異なるように当該アライメントマーク１４が構成されているものとする。その場合、ウエハ１の表面に局所的に光を照射する光照射部と、その反射光を受光する受光素子とをウエハ１に対して相対的に移動させ、受光素子による反射光の受光量に基づいてアライメントマーク１４の検出を行ってもよい。
なお、今回開示された実施形態は、全ての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の特許請求の範囲及びその趣旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
（評価試験）
続いて、既述の実施形態に関連して行われた評価試験について説明する。
評価試験１
評価試験１では、互いに異なる膜（試験膜とする）が形成された各基板にＣ４Ｆ８ガスとＮ２ガスとの混合ガスを供給してエッチングを行った。各試験膜の材料としては、ＴｉＮ、ＲｕＷ、ＲｕＷＮ、ＲｕＨｆ及びＲｕＨｆＮである。そして試験膜をエッチングしたときと、同様の条件、同様の処理時間でＳｉＯ２膜についてエッチングを行った。そして各試験膜について、ＳｉＯ２膜のエッチング量／試験膜のエッチング量をＳｉＯ２膜に対するエッチング選択比として算出した。
この評価試験１の結果を図８の棒グラフに示しており、グラフの縦軸は、上記のエッチング選択比を表している。当該エッチング選択比について、ＴｉＮ膜が４．７、ＲｕＷ膜が１９、ＲｕＷＮ膜が３０以上、ＲｕＨｆ膜が１２．８、ＲｕＨｆＮ膜が３０以上であった。ＴｉＮ膜はハードマスクとして比較的広く使われているが、既述したようにパターンの微細化に対応し難くなっている。そしてエッチング選択比としては、このＴｉＮ膜のエッチング選択比の約２倍以上、即ち１０程度以上とすることが、実用上望まれている。従って、ＲｕＷ膜、ＲｕＷＮ膜、ＲｕＨｆ膜、ＲｕＨｆＮ膜については、実用上、十分なエッチング選択比を備えていることが、この評価試験１から確認された。また、このエッチング選択比について、ＲｕＷ膜よりもＲｕＷＮ膜の方が高く、ＲｕＨｆ膜よりもＲｕＨｆＮ膜の方が高い。つまり上記のＲｕ含有ハードマスク化合物について、窒化することによりエッチング選択比をより高くすることができることが分かる。
評価試験２
評価試験２においては、ＳｉＯ２膜が形成された基板にＣ４Ｆ８ガスとＮ２ガスとの混合ガスを供給して、当該ＳｉＯ２膜を１２０ｎｍエッチングした。また、基板に各々形成された試験膜であるＷＮ膜、ＲｕＨｆＮ膜、ＲｕＷＮ膜について、このＳｉＯ２膜のエッチングと同条件で同じ時間エッチングを行い、エッチング量を測定すると共に、評価試験１と同様にＳｉＯ２膜に対するエッチング選択比を算出した。
この評価試験２の結果を図９の棒グラフに示しており、グラフの縦軸がエッチング選択比を表している。エッチング量についてＷＮ膜が８．７ｎｍ、ＲｕＨｆＮ膜が１．６ｎｍ、ＲｕＷＮ膜が０ｎｍであった。従って、エッチング選択比について、ＷＮ膜が１４、ＲｕＨｆＮ膜が７４、ＲｕＷＮ膜が１００以上である。このように評価試験２からは、Ｒｕを含む合金の窒化物の膜は比較的高いエッチング選択比を示し、特にＲｕＷＮ膜のエッチング選択比が高いことが確認された。
評価試験３
この評価試験３では、評価試験１、２と同様に、エッチングガスとしてＣ４Ｆ８ガスとＮ２ガスとの混合ガスを、試験膜が形成された基板に供給し、ＳｉＯ２膜に対する各試験膜のエッチング選択比を算出した。試験膜としては、ＲｕＷ膜、ＲｕＷＮ膜、Ｒｕ膜を夫々用いた。さらにこれらＲｕＷ膜、ＲｕＷＮ膜、Ｒｕ膜について、特定の化合物からなるウエットエッチング液に基板を浸漬した際に、当該基板から除去されるか否かを調べた。
ＲｕＷ膜、ＲｕＷＮ膜、Ｒｕ膜について、エッチング選択比は夫々１９、３０以上、２１．５であった。従って、エッチング選択比についてはいずれも比較的高い値を示した。そして、Ｒｕ膜についてはウエットエッチングで除去されなかったが、ＲｕＷ膜、ＲｕＷＮ膜については除去された。従って、ＲｕＷ膜、ＲｕＷＮ膜についてはハードマスクとして使用するにあたって必要な要件を備えていることが確認された。
評価試験４
この評価試験４では、複数のガラス板にＷＮ膜、ＲｕＷＮ膜を夫々成膜した。このＷＮ膜及びＲｕＷＮ膜の膜厚はガラス板毎に変更しており、１０ｎｍあるいは２０ｎｍの膜厚を有するように成膜した。そして、このように成膜を行ったガラス板を、文字が記載された基板上に、当該文字を覆うように載置し、目視で文字を確認できるか否か調べた。
ＲｕＷＮ膜について、厚さが１０ｎｍの場合は文字を確認することができたが、厚さが２０ｎｍの場合は文字を確認することが難しかった。ＷＮ膜について、厚さが１０ｎｍの場合は、文字を確認することができたが、厚さが２０ｎｍの場合は、文字を確認することが難しかった。なお、ＲｕＷＮ膜とＷＮ膜との厚さが互いに同じ場合、ややＷＮ膜の方が文字を認識しやすいが、認識のしやすさに大きな違いはなかった。
この評価試験４の結果から、ＲｕＷＮ膜について１０ｎｍ以下の厚さとすると、十分な光透過性を確保できるため好ましいことが確認された。ところで上記のようにＲｕＷＮ膜については、評価試験１～３で高いエッチング選択性を有することが確認され、評価試験３でウエットエッチングによって除去可能なことが確認された。さらに、この評価試験４において光透過性を有することが確認された。つまり、評価試験１～４の結果から、ＲｕＷＮ膜についてはハードマスクとして好適なことが分かる。
評価試験５
この評価試験５では、評価試験４と同様の試験を行った。ただしガラス膜に形成する膜の種類及び膜の厚さの組み合わせについては評価試験４と異なっている。この評価試験５では厚さが２０ｎｍのＴｉＮ膜、厚さが２０ｎｍのＲｕ膜、厚さが１０ｎｍのＲｕ膜、厚さが２０ｎｍのＴｉＲｕＮ膜を、夫々ガラス板に成膜した。このＴｉＲｕＮ膜については、ＴｉとＲｕとの組成比が異なる２種類の膜を成膜しており、Ｒｕの組成比が小さい方の膜を第１のＴｉＲｕＮ膜、Ｒｕの組成比が大きい方の膜を第２のＴｉＲｕＮ膜とする。
文字の認識の容易性、即ち光透過性については、２０ｎｍのＴｉＮ膜＞厚さが１０ｎｍのＲｕ膜＝厚さが２０ｎｍの第１のＴｉＲｕＮ膜＞厚さが２０ｎｍの第２のＴｉＲｕＮ膜＞厚さが２０ｎｍのＲｕ膜であった。ただし、厚さが２０ｎｍの第１のＴｉＲｕＮ膜の光透過性よりも、より高い光透過性を持つことが望ましいという試験結果となった。この評価試験５の結果と上記の評価試験４の結果とから、十分な光透過性を有するようにするために、Ｒｕ含有ハードマスク化合物についての膜厚は１０ｎｍ以下とすることが好ましいことが考えられる。
１ ウエハ
１２ 上層膜
１２Ａ 開口部
１５ マスク膜
１５Ａ 開口部

Claims (4)

  1. Ｒｕと、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ及びＳｉの中から選択された元素と、により構成される化合物からなる第１の膜を備えるハードマスクが形成された基板であり、
    前記化合物は窒化、酸化あるいは炭化された化合物であり、
    前記第１の膜と、前記第１の膜に対して基板側の方向である下方に積層されるＲｕを含まない第２の膜と、により構成されるハードマスク付き半導体デバイスの製造用の基板。
  2. 前記第２の膜は、ＴｉＮまたはＳｉＮである請求項１記載のハードマスク付き半導体デバイスの製造用の基板。
  3. Ｒｕと、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ及びＳｉの中から選択された元素と、により構成される化合物からなるハードマスク形成用の膜を、半導体デバイスの製造用の基板に設けられる被エッチング膜上に形成する膜形成工程と、
    次いで、前記ハードマスク形成用の膜にパターンを形成して、ハードマスクを形成する工程と、
    続いて前記ハードマスクを介して、前記被エッチング膜をエッチングする工程と、
    を備え、
    前記化合物は窒化、酸化あるいは炭化された化合物であり、
    前記膜形成工程は、前記化合物からなる第１の膜と、前記第１の膜に対して基板側の方向である下方に積層されるＲｕを含まない第２の膜と、を前記ハードマスク形成用の膜として前記被エッチング膜上に形成する工程である半導体デバイスの製造方法。
  4. 前記膜形成工程の後、前記ハードマスク形成用の膜上にレジスト膜を形成する工程と、
    前記基板において、前記ハードマスク形成用の膜よりも当該基板側の方向である下方に位置するマークを光学的に検出する工程と、
    検出した前記マークの位置に基づいて前記レジスト膜を露光してレジストパターンを形成し、当該レジストパターンを介して前記ハードマスク形成用の膜に前記パターンを形成する工程と、
    を含む請求項３記載の半導体デバイスの製造方法。
JP2019005444A 2019-01-16 2019-01-16 ハードマスク付き半導体デバイスの製造用の基板及び半導体デバイスの製造方法 Active JP7310146B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019005444A JP7310146B2 (ja) 2019-01-16 2019-01-16 ハードマスク付き半導体デバイスの製造用の基板及び半導体デバイスの製造方法
TW109100022A TW202101532A (zh) 2019-01-16 2020-01-02 硬遮罩及半導體元件之製造方法
KR1020200004758A KR102379359B1 (ko) 2019-01-16 2020-01-14 하드 마스크 및 반도체 디바이스의 제조 방법
US16/743,466 US20200227273A1 (en) 2019-01-16 2020-01-15 Hard mask and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019005444A JP7310146B2 (ja) 2019-01-16 2019-01-16 ハードマスク付き半導体デバイスの製造用の基板及び半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2020112755A JP2020112755A (ja) 2020-07-27
JP7310146B2 true JP7310146B2 (ja) 2023-07-19

Family

ID=71516397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019005444A Active JP7310146B2 (ja) 2019-01-16 2019-01-16 ハードマスク付き半導体デバイスの製造用の基板及び半導体デバイスの製造方法

Country Status (4)

Country Link
US (1) US20200227273A1 (ja)
JP (1) JP7310146B2 (ja)
KR (1) KR102379359B1 (ja)
TW (1) TW202101532A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005085821A (ja) 2003-09-04 2005-03-31 Toshiba Corp 磁気抵抗効果素子及び磁気メモリ
JP2007081383A (ja) 2005-08-15 2007-03-29 Fujitsu Ltd 微細構造の製造方法
JP2015032783A (ja) 2013-08-06 2015-02-16 マイクロン テクノロジー， インク． 半導体装置の製造方法
US20150118604A1 (en) 2012-05-25 2015-04-30 The Regents Of The University Of California Method for fabrication of high aspect ratio trenches and formation of nanoscale features therefrom
JP2015122133A (ja) 2013-12-24 2015-07-02 株式会社東芝 パターン形成方法、スタンパーの製造方法、及び磁気記録媒体の製造方法
WO2018181891A1 (ja) 2017-03-31 2018-10-04 凸版印刷株式会社 位相シフトマスクブランク、位相シフトマスク及び位相シフトマスクの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3366572B2 (ja) * 1998-06-08 2003-01-14 富士通株式会社 Ｘ線露光用マスク及びその作成方法
KR100725451B1 (ko) * 2005-06-07 2007-06-07 삼성전자주식회사 강유전체 캐패시터의 제조 방법 및 이를 이용한 반도체장치의 제조 방법
KR100948770B1 (ko) * 2008-06-27 2010-03-24 주식회사 에스앤에스텍 블랭크 마스크, 포토마스크 및 이의 제조 방법
KR102239726B1 (ko) 2013-09-11 2021-04-12 호야 가부시키가이샤 다층 반사막을 구비한 기판, euv 리소그래피용 반사형 마스크 블랭크, euv 리소그래피용 반사형 마스크 및 그 제조 방법과 반도체 장치의 제조 방법
US9257638B2 (en) 2014-03-27 2016-02-09 Lam Research Corporation Method to etch non-volatile metal materials
JP2018010080A (ja) 2016-07-12 2018-01-18 凸版印刷株式会社 位相シフト型フォトマスクブランク

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005085821A (ja) 2003-09-04 2005-03-31 Toshiba Corp 磁気抵抗効果素子及び磁気メモリ
JP2007081383A (ja) 2005-08-15 2007-03-29 Fujitsu Ltd 微細構造の製造方法
US20150118604A1 (en) 2012-05-25 2015-04-30 The Regents Of The University Of California Method for fabrication of high aspect ratio trenches and formation of nanoscale features therefrom
JP2015032783A (ja) 2013-08-06 2015-02-16 マイクロン テクノロジー， インク． 半導体装置の製造方法
JP2015122133A (ja) 2013-12-24 2015-07-02 株式会社東芝 パターン形成方法、スタンパーの製造方法、及び磁気記録媒体の製造方法
WO2018181891A1 (ja) 2017-03-31 2018-10-04 凸版印刷株式会社 位相シフトマスクブランク、位相シフトマスク及び位相シフトマスクの製造方法

Also Published As

Publication number Publication date
JP2020112755A (ja) 2020-07-27
KR20200089228A (ko) 2020-07-24
TW202101532A (zh) 2021-01-01
KR102379359B1 (ko) 2022-03-28
US20200227273A1 (en) 2020-07-16

Similar Documents

Publication Publication Date Title
JP7058080B2 (ja) Ａｌｅおよび選択的蒸着を用いた基板のエッチング
JP7504977B2 (ja) リソグラフィにおける確率的な歩留まりへの影響の排除
JP6716629B2 (ja) 位相反転ブランクマスク及びその製造方法
US8927179B2 (en) Optical member for EUV lithography, and process for production of reflective layer-equipped substrate
US7838180B2 (en) Mask blank, method of manufacturing an exposure mask, and method of manufacturing an imprint template
US20130048606A1 (en) Methods for in-situ chamber dry clean in photomask plasma etching processing chamber
KR100885636B1 (ko) 블랭크 마스크 및 이를 이용한 포토마스크의 제조방법
WO2019229785A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
TWI766866B (zh) 蝕刻方法
US20190302604A1 (en) Mask blank, phase shift mask, method of manufacturing phase shift mask, and method of manufacturing semiconductor device
US11960201B2 (en) Method of critical dimension control by oxygen and nitrogen plasma treatment in EUV mask
JP5295968B2 (ja) 半導体装置の製造方法および装置
JP7310146B2 (ja) ハードマスク付き半導体デバイスの製造用の基板及び半導体デバイスの製造方法
US11054735B2 (en) Mask blank, phase shift mask, method for manufacturing phase shift mask, and method for manufacturing semiconductor device
KR20100123644A (ko) 에칭 방법 및 포토마스크 블랭크의 가공 방법
US20220043335A1 (en) Mask blank, transfer mask, and semiconductor-device manufacturing method
EP4212956A1 (en) Phase shift mask blank, phase shift mask, and method for manufacturing phase shift mask
JP5402860B2 (ja) レジストパターンの転写方法及びフォトマスクの製造方法
US11815804B2 (en) EUV mask blank and method of making EUV mask blank
JP7417578B2 (ja) マスクブランクスおよびその製造方法
US11915932B2 (en) Plasma etching of mask materials
US20210173296A1 (en) Photomask blank, manufacturing method of photomask and photomask
KR20240099050A (ko) 반사형 마스크 블랭크, 반사형 마스크 및 그의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230619

R150 Certificate of patent or registration of utility model

Ref document number: 7310146

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150