JP5295968B2 - 半導体装置の製造方法および装置 - Google Patents

半導体装置の製造方法および装置 Download PDF

Info

Publication number
JP5295968B2
JP5295968B2 JP2009534285A JP2009534285A JP5295968B2 JP 5295968 B2 JP5295968 B2 JP 5295968B2 JP 2009534285 A JP2009534285 A JP 2009534285A JP 2009534285 A JP2009534285 A JP 2009534285A JP 5295968 B2 JP5295968 B2 JP 5295968B2
Authority
JP
Japan
Prior art keywords
resist
resist film
developer
surface layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009534285A
Other languages
English (en)
Other versions
JPWO2009041306A1 (ja
Inventor
稔彦 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009534285A priority Critical patent/JP5295968B2/ja
Publication of JPWO2009041306A1 publication Critical patent/JPWO2009041306A1/ja
Application granted granted Critical
Publication of JP5295968B2 publication Critical patent/JP5295968B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/38Treatment before imagewise removal, e.g. prebaking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Description

本発明は、半導体装置の製造に使用するリソグラフィ技術に関し、特に、微細で寸法精度の高いレジストパターンを高い歩留まりで作製する技術に関する。
半導体集積回路等の半導体装置の製造プロセスにおいて、微細パターンを基板上に転写する方法としてリソグラフィ技術が用いられている。このリソグラフィ技術には、主に投影露光装置が用いられ、該投影露光装置に装着したフォトマスクを透過または反射した露光光を基板上のレジストに照射することにより、パターン転写が行われる。近年、デバイスの高密度集積化や動作速度の高速化が要求されており、これらの要求に応えるためにパターンの微細化が研究されている。
例えば、波長の短い露光光を用いて、投影像の解像度を向上させることが可能であり、最近では従来の紫外線より1桁以上短い波長を有する、波長13.5nmのEUV(極端紫外: Extreme Ultra Violet)光を用いた露光技術が注目されている。
特開2002−16151号公報 特開2003−303752号公報
露光装置の改良により、投影像の解像度は飛躍的に改善されてきたが、実際にレジストパターンを形成しようとすると、図2に示すように、ウエハWの上に形成されたレジストパターン201が倒れてしまい、歩留まりが低下するという問題が発生した。
レジストパターンの倒れは、主として、レジスト現像後のリンス液が乾燥するときに発生するリンス液の毛管力に起因している。さらに、レジストの周囲に現像液やリンス液が存在しているとき、これらの液体が内部に浸み込んでレジストが膨潤し、隣接するレジストパターンと接触してしまう現象、いわゆるマイクロ膨潤も、パターン倒れの大きな要因である。
レジストへの液体の浸み込み量自体は小さいが、形成すべきパターンのサイズが微細になると、パターン内部に浸み込むのが容易になる。従って、上述したEUV露光ではこうしたマイクロ膨潤対策が必要になる。
マイクロ膨潤は、レジストの撥水性を高めて、現像液やリンス液等がレジスト内部に浸み込みにくいように処理すれば、軽減できる。しかし、現像液の濡れ性も低下してしまい、ウエハ面内寸法の均一性が劣化して、歩留まりが低下してしまう。
近年は、製造コストを削減するため、ウエハ直径が200mm,300mm,450mmと次第に大口径化が進められており、ウエハ面内の現像均一性の改善も重要な課題の1つになっている。
本発明の目的は、マイクロ膨潤によるパターン倒れと、現像不均一性によるパターン寸法のばらつきの両方を解決して、製品の歩留まりを改善することができる半導体装置の製造方法および装を提供することである。
本発明の一実施例によれば、現像液に対する撥水性を持つレジスト膜を形成して、所望のパターンで露光を実施した後、レジスト膜の表層を酸化処理することによって親水性化する。そして、現像液を用いて現像処理を行って、レジストパターンを形成する。
本発明のの実施例によれば、半導体装置の製造装置は、真空下で所望のパターンの露光を行うための露光処理部と、レジスト膜の表層を減圧下で改質するためのレジスト改質部と、大気に戻すことなく両者間で試料を搬送するための搬送機構などを備える。
この実施例によれば、微細パターンであっても、従来のようなパターン倒れを防止することができ、しかも基板面内の現像均一性および寸法均一性を確保することができる。その結果、半導体集積回路等の半導体装置の製造歩留まりを向上させることができる。
図1A〜図1Dは、レジスト処理工程の一例を示す断面図である。 レジストパターンの倒れの様子を示す断面図である。 本発明が適用可能なリソグラフィ装置の一例を示す構成図である。 レジスト界面改質設備の改質処理部の一例を示す構成図である。 レジストパターンの詳細図である。 図6A〜図6Fは、半導体装置の製造工程の一例を示す断面図である。 図7A〜図7Dは、レジスト処理工程の他の例を示す断面図である。
符号の説明
3s 基板、 6n n型ウエル、 6p p型ウエル、 8 ゲート絶縁膜、
9 ゲート電極、 102,136 レジスト膜、 102a レジスト側壁、
103 露光光、 104 表層、 105,107 レジストパターン、
106 薄膜、 121 レジスト処理設備、 122 露光処理設備、
122a 露光処理部、 123 レジスト界面改質設備、
124,125,126搬送機構、 130 処理チャンバ、
131 ウエハステージ、 132 ランプ、 W ウエハ。
以下、図面を参照して本発明の実施の形態について説明する。図中、同一の部分または対応する部分には同一の符号を付して、重複説明を省くことがある。
実施の形態1.
図3は、本発明が適用可能なリソグラフィ装置の一例を示す構成図である。このリソグラフィ装置は、レジスト処理設備121と、露光処理設備122と、レジスト界面改質設備123と、各設備間を連結する搬送機構124,125,126などで構成される。
レジスト処理設備121は、ウエハの上にレジストを塗布したり、塗布したレジストを熱処理したり、露光したレジストを現像する等の機能を有する。
露光処理設備122は、露光処理部122aと、ロードロックローダー部122bと、アンローダー部122cなどを備える。露光処理部122aは、レジストが塗布されたウエハに対して真空下でスキャン露光を行う。
ロードロックローダー部122bは、レジスト処理設備121から搬送機構124を経由して供給されるウエハを大気下で受け取った後、真空排気を行って、真空下でウエハを露光処理部122aへ受け渡す。アンローダー部122cは、露光処理部122aで露光したウエハを真空下で受け取った後、真空下の搬送機構125を経由してレジスト界面改質設備123へウエハを受け渡す。
図4は、レジスト界面改質設備123の改質処理部の一例を示す構成図である。改質処理部は、処理チャンバ130と、ウエハステージ131と、ランプ132と、ガス供給管133と、排気管134と、真空度および酸素分圧計測器135などで構成される。ウエハステージ131の上には、レジスト膜136が形成されたウエハWが戴置される。レジスト界面改質設備123は、上記構成要素の他に、ウエハ搬送機構と、搬入搬出ゲート(シャッタ)などを備える。
以下、この改質処理部の動作について説明する。ガス供給管133から処理チャンバ130内に、酸素を含む処理ガスが供給される。処理ガスは、純粋の酸素ガスでもよいが、圧力の管理を容易にするために、バッファガスとして窒素やアルゴンなどの不活性ガスを混ぜた混合ガスを用いてもよい。処理チャンバ130内にあるガスは、排気管134を通じて真空ポンプ(不図示)によって排気され、処理チャンバ130の内部は真空に近い減圧状態に保持される。
処理チャンバ130の上部には、レジスト膜136に対向するように、真空紫外光を発生するランプ132が配置される。ランプ132は、レジスト膜136の極表層のみに化学変化を生じさせるように、DUV(極紫外: Deep Ultra Violet)光、特に172nmより短い波長の光を発生するものが好ましい。
例えば、エネルギー効率の点で、ピーク波長172nmのXeエキシマランプ、ピーク波長146nmのKrエキシマランプ、ピーク波長126nmのArエキシマランプなどが使用できる。これらのランプのうち、波長が短いほど、レジストでの光吸収が大きくなって、化学反応がレジスト表層のみに留まるようになるため、レジストバルク自体の感光を抑制でき、転写特性に影響を与えない。但し、例えば、EUV光(波長13nm前後)など極端に短い波長になると、逆にレジストへの浸透深さが大きくなるため、好ましくない。従って、改質処理部のランプ132として、Arエキシマランプが好適である。
レジストの表面改質層の厚さは、レジストパターンの解像に影響を与えないように、好ましくは5nm以下であり、より好ましくは1nm以下である。
ランプ132の光照射により、レジスト膜136の表層が活性化するとともに、処理チャンバ130内に存在する酸素も活性化して、活性酸素とオゾンを発生する。これらの活性酸素とオゾン、特に、活性酸素は、レジスト膜136の表層を効率的に酸化して、親水性に変化させる。真空紫外光の照射により酸化処理の効率が高くなり、レジスト膜136の表層の親水化処理時間を短縮することができる。
このとき、処理チャンバ130の圧力は10−2〜10−4Torrの減圧下にないと、レジストの表面改質層の厚さが増加してしまい、解像パターンの形状やレジスト解像性に悪い影響を与える。また、活性酸素とオゾンを効率よく発生するためには、処理チャンバ130の酸素分圧は20%以上であることが好ましい。
ウエハステージ131の内部に、加熱用のヒータを設けてもよい。ランプ132の光照射とともに、ヒータ通電によりウエハWおよびレジスト膜136を加熱することによって、レジスト膜136の表層がより効率的に活性化されて、親水化処理時間をさらに短縮することができる。
なお、以上の構成では、ランプ光をレジスト膜136および処理チャンバ130内の酸素の両方に照射する例を説明したが、ランプ光をレジスト膜136には照射しないで、活性酸素およびオゾンを発生するためだけに用いても構わない。例えば、ガス供給管133の途中にランプ132を配置し、光照射によって発生した活性酸素およびオゾンを処理チャンバ130内に導入するように構成してもよい。あるいは、ガス供給管133からレジスト膜136の上方に至る経路の途中にランプ132を配置してもよい。
こうした構成により、レジスト膜136の親水化処理の効率は若干低下するが、レジスト膜136のランプ光照射を回避できるため、レジストバルク自体の感光を抑制でき、転写特性に影響を与えない。さらに、ランプ光の波長を選択する際、レジストへの影響を考慮せずに済むことから、活性酸素およびオゾンの発生が可能である、172nmより長い波長または波長126nmより短い波長を発生するランプを使用できる。
次に、本発明に係るレジスト処理工程について図1A〜図1Dを参照しながら説明する。まず図1Aに示すように、ウエハWの上にレジストを塗布し、通常の熱処理を行ってレジスト膜102を形成する。なお、光リソグラフィの場合、レジスト塗布前に、BARC(Bottom Anti-Reflective Coating)などの反射防止膜を形成しておく。一方、EUVリソグラフィの場合は、反射防止膜は不要である。
ここで、レジストとして現像液撥水性のレジスト材料を使用する。また、現像液として、2.38wt%のTMAH(テトラメチルアンモニウムハイドロオキサイド)を含む水溶液を使用する。現像液は、界面活性剤などの添加剤を含んでいても構わず、TMAHの濃度は2.38wt%以外のものでも構わない。本発明では、水溶性の現像液を使用することにより、後述する表面酸化の効果を発現させている。
また、レジストの現像液撥水性の程度は、レジスト膜の表面に滴下した現像液の接触角で定義することができる。種々のレジスト材料を評価した結果、レジストパターンの倒れ防止効果は、接触角が65度以上となる材料の場合に得られることが判明した。従って、図1Aに示すレジスト膜102は、現像液に対する接触角が65度以上となるレジスト材料を使用することが好ましい。
なお、接触角の測定は、現像液の滴下後、短時間で行う必要がある。その理由は、時間経過とともにレジストと現像液が互いになじんで、現像が進行するからである。ここでは、現像液の滴下後、3秒以内で接触角を測定するようにしたが、遅くとも10秒以内に測定を終了することが好ましい。
また、現像液の液滴が大きくなりすぎると、自重の影響を受けて、界面エネルギーで支配される接触角に誤差が加わって、測定精度が低下する。ここでは、20nl(ナノリットル)の液滴を滴下して測定したが、最大でも100nl以下の液滴量が好ましい。
また、実際に使用する現像液を用いて測定するのが理想的であるが、短時間測定が必要になることから、純水で代用することも可能である。純水の場合、レジストの現像が進行しないことから、滴下後の測定時間は30秒程度延長することができる。なお、現像液を用いて測定した接触角が65度である場合、純水の場合は72度の接触角に相当する。従って、図1Aに示すレジスト膜102は、純水に対する接触角が72度以上となるレジスト材料を使用することが好ましい。
さらに、純水に対する接触角が85度以上(現像液の接触角に換算して74度以上)となるレジスト材料を使用するのがより好ましい。これによりリンス液界面がレジストパターン間に露出したとき、ラプラス力も急激に低下するようになるため、レジストパターンの倒れ防止をより高めることができる。
図1Aに示す工程は、図3のレジスト処理設備121において実施され、その後、ウエハWは、搬送機構124およびロードロックローダー部122bを経由して露光処理部122aへ搬入される。
次に、レジスト膜102に対する露光を行う。図1Bに示すように、所望のパターンを持つマスクパターンを投影光学系で投影した露光光103を、レジスト膜102に照射する。なお、露光光103として波長13.5nmのEUV光を用いた場合、真空下での露光となる。露光後、ウエハWは、図3のアンローダー部122cおよび搬送機構125を経由して、レジスト界面改質設備123へ搬入される。このとき大気開放せずに露光工程から改質処理工程へ移行できるため、高い生産効率を維持でき、パーティクルの付着も防止することができる。
次に、露光したレジスト膜102の表面改質処理を行う。この改質処理は、図4に示したレジスト界面改質設備123の改質処理部において実施され、上述したように、処理チャンバ130内に存在する活性酸素とオゾンによって、図1Cに示すように、レジスト膜102の表層104を酸化して、親水性に変化させる。このとき表層104における現像液との接触角は10度以下になる。現像液との接触角は小さいほど好ましいが、20度以下であれば安定した効果が得られる。
次に、レジスト界面改質設備123を大気開放した後、露光したレジスト膜102の熱処理を行う。続いて、上述した現像液を用いて現像を行うと、図1Dに示すようなレジストパターン105が得られる。
図5は、レジストパターン105の詳細図である。レジスト膜102は、現像液撥水性のレジスト材料で形成されているため、レジスト側壁102aでは現像液が浸透しにくい。しかし、レジスト膜102の表層104は、上述した改質処理によって現像液に対する接触角が小さくなり、現像液になじむ性質に変化している。そのため、ウエハ面での高い現像均一性および寸法均一性を確保しつつ、レジスト側壁102aでのマイクロ膨潤を抑制し、図2に示したようなレジストパターンの倒れを確実に防止することができる。
なお、ここでは、レジスト表面改質処理として、活性酸素処理、あるいは活性酸素処理と真空紫外光照射の併用を利用した例を説明したが、これらの処理に代えてまたは加えてプラズマ酸化処理を使用しても構わない。プラズマ酸化処理では、酸素分圧下でプラズマを生成することにより、レジスト膜の極表層のみを酸化することができる。このとき、プラズマがレジスト内部に作用して、レジストの解像性に影響を与えないように、かつレジスト膜の極表層のみを酸化させるように、バイアス電圧などのプラズマ発生条件を調整する。
また、本実施形態では、EUVリソグラフィの場合を説明したが、同様に真空下で露光を行うEB(電子ビーム)リソグラフィにも本発明は適用可能であり、レジストパターンの倒れ防止、高い寸法均一性、パーティクル汚染の防止、露光処理からレジスト処理への搬送時間の短縮化などの利点を活用することができる。
また、本実施形態では、レジスト塗布→露光→レジスト表面改質処理→現像の順で行う場合を例示したが、レジスト塗布→レジスト表面改質処理→露光→現像の順で行うことも可能である。
このように本実施形態によれば、微細パターンであっても、従来のようなパターン倒れを防止することができ、しかも基板面内の現像均一性および寸法均一性を確保することができる。その結果、半導体集積回路等の半導体装置の製造歩留まりを向上させることができる。
実施の形態2.
図6A〜図6Fは、半導体装置の製造工程の一例を示す断面図である。ここでは、ツインウエル方式のCMIS(Complementary MIS)回路を有する半導体集積回路を製造する場合を例示するが、本発明は種々の半導体集積回路に適用可能である。
図6Aに示すように、半導体ウエハからなる基板3sは、例えば、円板状のn型Si単結晶である。基板3sの上に、マスク合わせ用のウエハアライメントマーク(不図示)を形成する。このウエハアライメントマークは、選択酸化工程を付加して、ウエル形成時に形成することも可能である。
続いて、基板3sの上に、酸化膜17を形成し、そして、酸化膜17の上に、インプラ(イオン・インプランテーションの略称)マスク用のレジストパターン18を通常の光リソグラフィを用いて形成する。その後、P(リン)またはAsをイオン注入して、n型ウエル6nを形成する。
次に、アッシング処理を行ってレジスト18を除去し、酸化膜17を除去した後、図6Bに示すように、基板3sの上に、酸化膜19を形成し、そして、酸化膜19の上に、インプラマスク用のレジストパターン20を通常の光リソグラフィを用いて形成する。その後、B(ホウ素)をイオン注入して、p型ウエル6pを形成する。
次に、アッシング処理を行ってレジスト20を除去し、酸化膜19を除去した後、図6Cに示すように、基板3sの上に、例えば、酸化シリコン膜からなる分離用フィールド絶縁膜7を、溝型アイソレーションの形状で形成する。なお、アイソレーション方法としてLOCOS(Local Oxidization of Silicon)法を用いてもよい、
このアイソレーション形状は、例えば、最小寸法がウエハ上で36nmと小さく、寸法精度が3.5nmと厳しい値が要求される。そのため、このアイソレーション作製時のリソグラフィとして、EUVリソグラフィを用いることができ、その際、上述したレジスト表面改質処理を適用できる。
フィールド絶縁膜7によって囲まれた活性領域には、nMISトランジスタQnとpMISトランジスタQpが形成される。各トランジスタのゲート絶縁膜8は、例えば、酸化シリコン膜からなり、熱酸化法などで形成される。各トランジスタのゲート電極9は、例えば、最小寸法がウエハ上で32nmと小さく、寸法精度が3nmと厳しい値が要求される。そのため、例えば、CVD法等を用いて低抵抗ポリシリコンからなるゲート形成膜を堆積した後、EUVリソグラフィを用いてレジストを形成し、エッチング処理によりゲート電極9を形成する。その際、上述したレジスト表面改質処理を適用できる。
nMISトランジスタQnの半導体領域10は、ゲート電極9をマスクとして基板3sに、例えば、P(リン)またはAsをイオン注入することにより、ゲート電極9に対して自己整合的に形成される。pMISトランジスタQpの半導体領域11は、ゲート電極9をマスクとして基板3sに、例えば、B(ホウ素)をイオン注入することにより、ゲート電極9に対して自己整合的に形成される。
ゲート電極9は、低抵抗ポリシリコンの単体膜に限られず、例えば、低抵抗ポリシリコンの上に、タングステンシリサイドやコバルトシリサイドなどのシリサイド膜を形成した、いわゆるポリサイド構造としてもよい。あるいは、低抵抗ポリシリコンの上に、窒化チタンや窒化タングステン等のバリア導体膜を介在し、さらにタングステン等の金属膜を形成した、いわゆるポリメタル構造としてもよい。
次に、図6Dに示すように、基板3sの上に、例えば、CVD法等を用いて酸化シリコン膜からなる層間絶縁膜12を堆積した後、層間絶縁膜12の上に配線用のポリシリコン膜を堆積する。続いて、このポリシリコン膜に対してリソグラフィを実施し、エッチングによりパターニングを行った後、ポリシリコン膜の所定領域に不純物を導入することにより、配線13L,13Rを形成する。
次に、図6Eに示すように、基板3sの上に、例えば、CVD法等を用いて酸化シリコン膜14を堆積する。そして、層間絶縁膜12および酸化シリコン膜14に対してEUVリソグラフィを用いてレジストを形成し、エッチング処理により、半導体領域10,11および配線13Lの一部が露出するような接続孔15を形成する。
接続孔15の開口径は、例えば、45nmと小さいため、EUVリソグラフィを適用する。このとき、通常のレジスト処理を行い、上述したレジスト表面改質処理は適用しない。その理由は、接続孔15のパターンは、それほど密集しておらず、パターン倒れが発生しにくいからである。但し、接続孔15の開口径が28nm程度に極端に小さい場合は、マイクロ膨潤現象によって非開口不良になる可能性がある。その場合は、上述したレジスト表面改質処理を適用することによって、歩留まりを向上させることができる。
次に、図6Fに示すように、基板3sの上に、例えば、スパッタリング法やCVD法等を用いてTi(チタン)、TiNおよびW(タングステン)からなる金属膜を順次堆積した後、その金属膜の上に、EUVリソグラフィを用いてレジストを形成し、エッチング処理により、第1配線層16L1を形成する。配線ピッチは、例えば、64nmと小さいため、EUVリソグラフィを適用する。その際、上述したレジスト表面改質処理を適用することによって、高い密度で微細なパターンであっても、レジストパターンの倒れを防止できることから、この配線工程の歩留まりを向上できる。
これ以降も、第1配線層16L1と同様にして第2配線層(不図示)等を形成することにより、最終製品を製造することができる。
以上の説明では、CMIS回路に適用した場合を例示したが、これに限定されず、例えば、SRAM(Static Random Access Memory)またはフラッシュメモリ(EEPROM: Electric Erasable Read Only Memory)などのメモリ回路を有する半導体集積回路、上記メモリ回路と論理回路とを同一基板に混載したタイプの半導体集積回路、配線基板装置、磁気記録装置など、各種の半導体装置にも本発明は適用可能である。特に、メモリ回路をを有する半導体集積回路では、多数のライン系微細密集パターンを採用しているため、レジストパターンの倒れが発生しやすく、本発明による効果をより発揮することができる。
このようにアイソレーション工程、ゲート工程および配線工程などに本発明に係るレジスト表面改質処理を適用することによって、微細パターンであっても、従来のようなパターン倒れを防止することができ、しかも基板面内の現像均一性および寸法均一性を確保することができる。その結果、半導体集積回路等の半導体装置の製造歩留まりを向上させることができる。
また、全てのリソグラフィ工程のうち、パターン倒れ防止効果がより発揮できる工程のみに本発明を選択的に適用することにより、リソグラフィ工程のスループットの低下を最小限に抑えることが可能であり、製造コストの増加を極力抑制できる。
実施の形態3.
図7A〜図7Dは、レジスト処理工程の他の例を示す断面図である。まず図7Aに示すように、ウエハWの上にレジストを塗布し、通常の熱処理を行ってレジスト膜102を形成する。なお、光リソグラフィの場合、レジスト塗布前に、BARC(Bottom Anti-Reflective Coating)などの反射防止膜を形成しておく。一方、EUVリソグラフィの場合は、反射防止膜は不要である。
ここで、レジストとして、実施の形態1と同様に、現像液撥水性のレジスト材料を使用する。例えば、現像液に対する接触角が65度以上となるレジスト材料を使用することが好ましい。なお本実施形態では、現像液としてアルカリ水溶液を使用している。
次に、図7Bに示すように、レジスト膜102の表面上に、アルカリ水溶液可溶性の薄膜106を塗布形成するオーバーコート処理を行う。薄膜106の厚さは、例えば、10nm程度であるが、表面の現像液濡れ性を確保できるのであれば、10nmより薄い厚さ、例えば、5nm程度でも構わない。但し、薄膜106が厚くなり過ぎると、露光光の吸収が生ずる可能性があることから、10nm程度の膜厚が好ましい。
薄膜106の材料は、例えば、水溶性フルオロアルコール膜であり、現像液との接触角は10度以下になる。現像液との接触角は小さいほど好ましいが、20度以下であれば安定した効果が得られる。
図7Aと図7Bに示す工程は、図3のレジスト処理設備121において実施され、その後、ウエハWは、搬送機構124およびロードロックローダー部122bを経由して露光処理部122aへ搬入される。
次に、レジスト膜102に対する露光を行う。図7Cに示すように、所望のパターンを持つマスクパターンを投影光学系で投影した露光光103を、レジスト膜102に照射する。波長13.5nmのEUV光を用いた場合、真空下での露光となる。露光したウエハWは、図3のレジスト処理設備121へ搬入される。
次に、現像液としてアルカリ水溶液を使用して、露光したレジスト膜102の現像を行うと、図7Dに示すようなレジストパターン107が得られる。レジスト膜102は、現像液撥水性のレジスト材料で形成されているため、レジスト側壁では現像液が浸透しにくい。しかし、レジスト膜102の上面は、薄膜106の存在によって現像液に対する接触角が小さくなり、現像液になじむ性質に変化している。そのため、ウエハ面での高い現像均一性および寸法均一性を確保しつつ、レジスト側壁でのマイクロ膨潤を抑制し、図2に示したようなレジストパターンの倒れを確実に防止することができる。
このように本実施形態によれば、微細パターンであっても、従来のようなパターン倒れを防止することができ、しかも基板面内の現像均一性および寸法均一性を確保することができる。その結果、半導体集積回路等の半導体装置の製造歩留まりを向上させることができる。
特に、本実施形態では、薄膜106のオーバーコート処理は大気下で実施することが可能であるため、通常のリソグラフィ装置へ追加が簡便である。
以上の説明では、加工対象となる基板として半導体ウエハを例示して説明したが、各種の半導体、金属、ガラス基板等の誘電体などにも本発明は適用可能である。
本発明は、微細かつ高精度なパターンを含む半導体装置を高い生産効率で製造できる点で、産業上極めて有用である。

Claims (6)

  1. 加工対象となる基板または膜の上に、表層の現像液に対する接触角が65度以上となる現像液撥水性の材料からなるレジスト膜を形成する工程と、
    前記レジスト膜に対して所望のパターンの露光を行う工程と、
    前記レジスト膜の上面の表層のみを酸化処理することによって、該上面の表層のみを親水性化する工程と、
    前記酸化工程の後、前記レジスト膜に対して現像液を用いて現像処理を行い、レジストパターンを形成する工程と、を含み、
    前記酸化工程は、減圧下で行ことを特徴とする半導体装置の製造方法。
  2. 加工対象となる基板または膜の上に、表層の現像液に対する接触角が65度以上となる現像液撥水性の材料からなるレジスト膜を形成する工程と、
    前記レジスト膜に対して所望のパターンの露光を行う工程と、
    前記レジスト膜の上面の表層のみを酸化処理することによって、該上面の表層のみを親水性化する工程と、
    前記酸化工程の後、前記レジスト膜に対して現像液を用いて現像処理を行い、レジストパターンを形成する工程と、を含み、
    前記酸化工程は、酸素分圧が20%以上の減圧下で行ことを特徴とする半導体装置の製造方法。
  3. 加工対象となる基板または膜の上に、表層の現像液に対する接触角が65度以上となる現像液撥水性の材料からなるレジスト膜を形成する工程と、
    前記レジスト膜に対して所望のパターンの露光を行う工程と、
    前記レジスト膜の上面の表層のみを酸化処理することによって、該上面の表層のみを親水性化する工程と、
    前記酸化工程の後、前記レジスト膜に対して現像液を用いて現像処理を行い、レジストパターンを形成する工程と、を含み、
    前記露光工程は、露光光としてEUV光を用いことを特徴とする半導体装置の製造方法。
  4. 加工対象となる基板または膜の上に、表層の現像液に対する接触角が65度以上となる現像液撥水性の材料からなるレジスト膜を形成する工程と、
    前記レジスト膜に対して所望のパターンの露光を行う工程と、
    前記レジスト膜の上面の表層のみを酸化処理することによって、該上面の表層のみを親水性化する工程と、
    前記酸化工程の後、前記レジスト膜に対して現像液を用いて現像処理を行い、レジストパターンを形成する工程と、を含み、
    前記露光工程および前記酸化工程は、両工程間で大気に戻すことなく実施することを特徴とする半導体装置の製造方法。
  5. 加工対象となる基板または膜の上に、表層の現像液に対する接触角が65度以上となる現像液撥水性の材料からなるレジスト膜を形成する工程と、
    前記レジスト膜に対して所望のパターンの露光を行う工程と、
    前記レジスト膜の上面の表層のみを酸化処理することによって、該上面の表層のみを親水性化する工程と、
    前記酸化工程の後、前記レジスト膜に対して現像液を用いて現像処理を行い、レジストパターンを形成する工程と、を含ことを特徴とする半導体装置の製造方法。
  6. 加工対象となる基板または膜の上に、表層が現像液に対する接触角が65度以上であるレジスト膜が設けられた試料に対して、真空下で所望のパターンの露光を行うための露光処理部と、
    前記レジスト膜の上面の表層のみに対して、減圧下で酸化処理し、現像液に対する接触角が20度以下であるように改質するためのレジスト改質部と、
    前記露光処理部と前記レジスト改質部との間で、大気に戻すことなく前記試料を搬送するための搬送機構とを備えることを特徴とする半導体装置の製造装置。
JP2009534285A 2007-09-25 2008-09-16 半導体装置の製造方法および装置 Active JP5295968B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009534285A JP5295968B2 (ja) 2007-09-25 2008-09-16 半導体装置の製造方法および装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007247125 2007-09-25
JP2007247125 2007-09-25
PCT/JP2008/066646 WO2009041306A1 (ja) 2007-09-25 2008-09-16 半導体装置の製造方法および装置ならびにレジスト材料
JP2009534285A JP5295968B2 (ja) 2007-09-25 2008-09-16 半導体装置の製造方法および装置

Publications (2)

Publication Number Publication Date
JPWO2009041306A1 JPWO2009041306A1 (ja) 2011-01-27
JP5295968B2 true JP5295968B2 (ja) 2013-09-18

Family

ID=40511193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009534285A Active JP5295968B2 (ja) 2007-09-25 2008-09-16 半導体装置の製造方法および装置

Country Status (4)

Country Link
US (1) US20100209855A1 (ja)
JP (1) JP5295968B2 (ja)
TW (1) TW200921297A (ja)
WO (1) WO2009041306A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4967004B2 (ja) * 2009-09-14 2012-07-04 東京エレクトロン株式会社 レジスト塗布現像装置およびレジスト塗布現像方法
JP5275275B2 (ja) * 2010-02-25 2013-08-28 株式会社東芝 基板処理方法、euvマスクの製造方法、euvマスクおよび半導体装置の製造方法
JP5816488B2 (ja) * 2011-08-26 2015-11-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6089667B2 (ja) * 2012-12-13 2017-03-08 大日本印刷株式会社 レジスト付きフォトマスクブランクスの製造方法、および、フォトマスクの製造方法
JP6881120B2 (ja) * 2017-07-19 2021-06-02 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体
WO2019225702A1 (ja) * 2018-05-23 2019-11-28 セントラル硝子株式会社 パターン膜付き基板の製造方法および含フッ素共重合体
US10615037B2 (en) * 2018-08-17 2020-04-07 International Business Machines Corporation Tone reversal during EUV pattern transfer using surface active layer assisted selective deposition

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04217258A (ja) * 1990-12-18 1992-08-07 Sharp Corp レジストパターンの作製方法及びその装置
JPH07196303A (ja) * 1993-11-26 1995-08-01 Ushio Inc 被処理物の酸化方法
JPH0885861A (ja) * 1994-09-19 1996-04-02 Ushio Inc 被処理物体表面または当該表面上の物質を減圧下で酸化する方法
JPH09312257A (ja) * 1996-03-18 1997-12-02 Fujitsu Ltd 微細加工方法及び装置
JPH09319097A (ja) * 1996-01-16 1997-12-12 Sumitomo Chem Co Ltd レジストパターンの形成方法
JPH11295903A (ja) * 1998-04-09 1999-10-29 Tokyo Electron Ltd レジストマスクの形成方法
JP2001015472A (ja) * 1999-06-28 2001-01-19 Hoya Schott Kk 紫外光照射方法及び装置
JP2002015971A (ja) * 2000-06-27 2002-01-18 Matsushita Electric Ind Co Ltd パターン形成方法及び半導体装置の製造装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW260806B (ja) * 1993-11-26 1995-10-21 Ushio Electric Inc
JP3727044B2 (ja) * 1998-11-10 2005-12-14 東京応化工業株式会社 ネガ型レジスト組成物
US6730256B1 (en) * 2000-08-04 2004-05-04 Massachusetts Institute Of Technology Stereolithographic patterning with interlayer surface modifications
US6900001B2 (en) * 2003-01-31 2005-05-31 Applied Materials, Inc. Method for modifying resist images by electron beam exposure
JP3993549B2 (ja) * 2003-09-30 2007-10-17 株式会社東芝 レジストパターン形成方法
US20060008746A1 (en) * 2004-07-07 2006-01-12 Yasunobu Onishi Method for manufacturing semiconductor device
JP4687878B2 (ja) * 2005-05-27 2011-05-25 信越化学工業株式会社 高分子化合物、レジスト材料及びパターン形成方法
US7473749B2 (en) * 2005-06-23 2009-01-06 International Business Machines Corporation Preparation of topcoat compositions and methods of use thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04217258A (ja) * 1990-12-18 1992-08-07 Sharp Corp レジストパターンの作製方法及びその装置
JPH07196303A (ja) * 1993-11-26 1995-08-01 Ushio Inc 被処理物の酸化方法
JPH0885861A (ja) * 1994-09-19 1996-04-02 Ushio Inc 被処理物体表面または当該表面上の物質を減圧下で酸化する方法
JPH09319097A (ja) * 1996-01-16 1997-12-12 Sumitomo Chem Co Ltd レジストパターンの形成方法
JPH09312257A (ja) * 1996-03-18 1997-12-02 Fujitsu Ltd 微細加工方法及び装置
JPH11295903A (ja) * 1998-04-09 1999-10-29 Tokyo Electron Ltd レジストマスクの形成方法
JP2001015472A (ja) * 1999-06-28 2001-01-19 Hoya Schott Kk 紫外光照射方法及び装置
JP2002015971A (ja) * 2000-06-27 2002-01-18 Matsushita Electric Ind Co Ltd パターン形成方法及び半導体装置の製造装置

Also Published As

Publication number Publication date
WO2009041306A1 (ja) 2009-04-02
JPWO2009041306A1 (ja) 2011-01-27
TW200921297A (en) 2009-05-16
US20100209855A1 (en) 2010-08-19

Similar Documents

Publication Publication Date Title
JP5295968B2 (ja) 半導体装置の製造方法および装置
CN110389500B (zh) 半导体装置的制造方法
US20080063976A1 (en) Photoresist Composition and Method Of Forming A Resist Pattern
JPH11186235A (ja) 半導体装置の製造方法
JP2004004299A (ja) 電子装置の製造方法
CN108231548B (zh) 半导体装置的制作方法
JP5137333B2 (ja) イオン注入用マスクパターンの形成方法及び半導体素子の製造方法
US20060024971A1 (en) Dry etching method using polymer mask selectively formed by CO gas
US9341941B2 (en) Reflective photomask blank, reflective photomask, and integrated circuit device manufactured by using reflective photomask
US20240019778A1 (en) In-Situ Deposition and Densification Treatment for Metal-Comprising Resist Layer
JP2009038360A (ja) パターン形成方法
US5322764A (en) Method for forming a patterned resist
US8372714B2 (en) Semiconductor device and method of manufacturing a semiconductor device
TW202314381A (zh) 乾式光阻系統及使用方法
TW202236020A (zh) 微影方法
JP2001326173A (ja) パターン形成方法
JP2002043215A (ja) レジストパターン形成方法および半導体製造装置および半導体装置および携帯情報端末
US6319843B1 (en) Nitride surface passivation for acid catalyzed chemically amplified resist processing
JP2009105218A (ja) パターン形成方法
JP2737715B2 (ja) 半導体装置及びその製造方法
JP2001176788A (ja) パターン形成方法および半導体装置
US20230317508A1 (en) Method for fabricating semiconductor device with pre-cleaning treatment
EP1063568B1 (en) Method of forming a fine pattern and method of manufacturing a semiconductor device
JP2004207590A (ja) 半導体装置の製造方法
KR101143623B1 (ko) 산화 처리를 이용한 위상반전마스크 형성방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120607

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121009

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130109

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130612

R150 Certificate of patent or registration of utility model

Ref document number: 5295968

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350