KR20140147133A - 비 휘발성 재료의 층별 에칭 - Google Patents

비 휘발성 재료의 층별 에칭 Download PDF

Info

Publication number
KR20140147133A
KR20140147133A KR1020147031791A KR20147031791A KR20140147133A KR 20140147133 A KR20140147133 A KR 20140147133A KR 1020147031791 A KR1020147031791 A KR 1020147031791A KR 20147031791 A KR20147031791 A KR 20147031791A KR 20140147133 A KR20140147133 A KR 20140147133A
Authority
KR
South Korea
Prior art keywords
precursor
metal complex
metal layer
gas
heating
Prior art date
Application number
KR1020147031791A
Other languages
English (en)
Inventor
조이딥 구하
제프리 마크스
부츠린 진나이
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20140147133A publication Critical patent/KR20140147133A/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/02Local etching
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/12Gaseous compositions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/063Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

마스크 아래의 배치된 금속 층을 에칭하기 위한 방법이 제공된다. 금속 층이 에칭 챔버 내에 배치된다. 프리커서 가스가 에칭 챔버 내로 유동된다. 프리커서 금속 착물을 형성하도록 프리커서 가스가 금속 층 내로 흡착된다. 금속 층이 프리커서 가스에 노출되는 동안에, 프리커서 금속 착물의 기화 온도보다 높은 온도로 프리커서 금속 착물이 가열된다. 기화된 프리커서 금속 착물이 에칭 챔버로부터 배기된다.

Description

비 휘발성 재료의 층별 에칭{LAYER-LAYER ETCH OF NON VOLATILE MATERIALS}
본 발명은 반도체 디바이스의 생산 동안에 마스크를 통해서 비 휘발성 재료 층을 에칭하는 것에 관한 것이다. 특히, 본 발명은 금속 함유 층을 에칭하는 것에 관한 것이다.
반도체 웨이퍼 프로세싱 동안에, 피처들이 금속 함유 층을 통해서 에칭될 수 있다. MRAM (magnetoresistive random-access memory) 또는 RRAM (resistive random-access memory) 디바이스들 형성 시에, 복수의 얇은 금속 층들 또는 막들이 순차적으로 에칭될 수 있다.
전술한 바를 달성하고 본 발명의 목적에 따라서, 마스크 아래의 배치된 금속 층을 에칭하기 위한 방법이 제공된다. 금속 층이 에칭 챔버 내에 배치된다. 프리커서 가스가 에칭 챔버 내로 유동된다. 프리커서 금속 착물을 형성하도록 프리커서 가스가 금속 층 내로 흡착된다. 금속 층이 프리커서 가스에 노출되는 동안에, 프리커서 금속 착물의 기화 온도보다 높은 온도로 프리커서 금속 착물이 가열된다. 기화된 프리커서 금속 착물이 에칭 챔버로부터 배기된다.
본 발명의 다른 구현에서, 기판 상의 금속 층을 에칭하기 위한 장치가 제공된다. 챔버가 제공된다. 챔버 내에 기판 지지부가 제공된다. 프리커서 가스를 챔버 내로 유동시키기 위한 가스 소스가 제공된다. 챔버로부터 가스를 제거하기 위한 배기 시스템이 제공된다. 금속 층을 가열하기 위한 가열 소스가 제공되며, 가열 소스는 기판보다 금속 층을 많이 가열한다.
본 발명의 이러한 특징들 및 다른 특징들이 본 발명의 상세한 설명에서 그리고 다음의 도면들을 참조하여서 이하에서 보다 상세하게 기술될 것이다.
본 발명은 예시적으로 비한정적으로 첨부 도면들의 도면들에서 예시되며, 첨부 도면들에서 유사한 참조 부호는 유사한 요소들을 나타낸다.
도 1은 본 발명의 일 실시예의 하이 레벨 흐름도이다.
도 2a 내지 도 2d는 본 발명의 실시예에 따라서 프로세싱된 스택의 개략도들이다.
도 3은 에칭을 위해서 사용될 수 있는 에칭 반응기의 개략도이다.
도 4는 본 발명의 실시예들에서 사용되는 제어기를 구현하는데 적합한 컴퓨터 시스템을 예시한다.
도 5는 순차적으로 에칭될 복수의 금속 층들을 갖는 스택의 개략도이다.
본 발명이 이제 첨부 도면들에서 예시된 바와 같은 본 발명의 몇몇 바람직한 실시예들을 참조하여서 상세하게 기술될 것이다. 다음의 설명에서, 다수의 특정 세부사항들이 본 발명의 철저한 이해를 제공하기 위해서 제시된다. 그러나, 본 발명은 이러한 특정 세부사항 전부 또는 일부 없이도 실시될 수 있음이 본 기술 분야의 당업자에게 자명하다. 다른 실례에서, 잘 알려진 프로세스 단계들 및/또는 구조물들은 본 발명을 불필요하게 모호하게 하지 않도록 하기 위해서 세부적으로는 기술되지 않았다.
이해를 용이하게 하기 위해서, 도 1은 본 발명의 일 실시예에서 사용되는 하이 레벨 흐름도이다. 금속 층을 갖는 기판이 챔버 내에 배치된다 (단계 104). 프리커서 가스가 챔버 내로 유동된다 (단계 108). 프리커서 가스가 금속 층 내로 흡착되어서, 프리커서 금속 착물을 형성한다 (단계 112). 프리커서 금속 착물이 가열되어서 프리커서 금속 착물이 기화되게 한다 (단계 116). 기화된 프리커서 금속 착물이 챔버로부터 배기된다 (단계 120). 기판 및 잔류 금속 층이 챔버로부터 제거된다 (단계 124).
실례들
본 발명의 실례에서, 금속 층을 갖는 기판이 플라즈마 프로세싱 챔버 내에 배치된다 (단계 104). 도 2a는 금속 층 (208) 이 형성된 기판 (204) 을 갖는 스택 (200) 의 단면도이다. 패터닝된 열적 하드마스크 층 (212) 이 금속 층 (208) 위에 배치된다. 이 실례에서, 중간 층 (216) 이 기판 (204) 과 금속 층 (208) 간에 배치된다. 하나 이상의 층들이 기판 (204) 과 금속 층 (208) 간에 배치될 수 있다. 또한, 하나 이상 층들이 패터닝된 열적 하드마스크 층 (212) 과 금속 층 (208) 간에 배치될 수 있다. 이 실례에서, 패터닝된 열적 하드마스크 층 (212) 은 상이한 종횡비들을 갖는 피처들 (236, 240) 을 갖는다. 패터닝된 포토레지스트 마스크가 패터닝된 열적 하드마스크 층 (212) 위에 배치될 수 있다. 이 실례에서, 기판 (204) 은 실리콘 웨이퍼이고 금속 층 (208) 은 철 (Fe) 이다. 추가 금속 층들이 사용되어서 MRAM (magnetoresistive random-access memory) 또는 RRAM (resistive random-access memory) 디바이스를 형성할 수도 있다. 중간 층 (216) 은 MRAM 또는 RRAM 디바이스들을 형성하는데 사용되는 하나 이상 추가 층들일 수 있다. 패터닝된 열적 하드마스크 층 (212) 은 SiN과 같은 통상적인 하드마스크 재료일 수 있거나 다른 재료일 수도 있다. 패터닝된 열적 하드마스크 층 (212) 은 프리커서 금속 착물이 기화될 온도에서의 용융 또는 애싱에 대해서 내성을 가져야 한다. 이 때문에, 패터닝된 열적 하드마스크 층 (212) 은 300 ℃보다 낮은 온도에서 용융되는 포토레지스트 재료로부터 형성되지 않을 것이다.
도 3은 본 발명을 실시하는데 사용될 수 있는 에칭 반응기의 개략도이다. 본 발명의 하나 이상의 실시예들에서, 에칭 반응기 (300) 는 챔버 벽 (350) 에 의해서 둘러싸인 에칭 챔버 (349) 내에서, 척 (308) 및 가스 유입구를 제공하는 가스 분배 플레이트 (306) 를 포함한다. 에칭 챔버 (349) 내에서, 기판 (204) 은 척 (308) 의 상단에 배치된다. 척 (308) 은 기판 (204) 을 홀딩하기 위한 정전 척 (ESC) 으로서 ESC 소스 (348) 로부터 바이어스를 제공하거나, 기판 (204) 을 홀딩하기 위한 다른 척킹력을 사용할 수 있다. 가열 램프와 같은 가열 소스 (310) 가 금속 층을 가열하도록 제공된다. 프리커서 가스 소스 (324) 는 가스 분배 플레이트 (306) 를 통해서 에칭 챔버 (349) 에 연결된다.
도 4는 본 발명의 실시예들에서 사용되는 제어기 (335) 를 구현하는데 적합한 컴퓨터 시스템 (400) 을 나타내는 하이 레벨 블록도이다. 컴퓨터 시스템 (400) 은 집적 회로, 인쇄 회로 보드, 및 소형 핸드헬드 디바이스로부터 거대 수퍼 컴퓨터에 이르는 수많은 물리적 형태를 가질 수 있다. 컴퓨터 시스템 (400) 은 하나 이상의 프로세서 (402) 를 포함하며, 전자 디스플레이 디바이스 (404) (그래픽, 텍스트 및 다른 데이터를 디스플레이하기 위함), 주 메모리 (406) (예를 들어서, RAM), 저장 디바이스 (408) (예를 들어서, 하드 디스크 드라이브), 이동식 저장 디바이스 (410) (예를 들어서, 광 디스크 드라이브), 사용자 인터페이스 디바이스들 (412) (예를 들어서, 키보드, 터치 스크린, 키패드, 마우스 또는 다른 포인팅 디바이스 등), 및 통신 인터페이스 (414) (예를 들어서, 무선 네트워크 인터페이스) 를 더 포함할 수 있다. 통신 인터페이스 (414) 는 링크를 통해서 컴퓨터 시스템 (400) 과 외부 디바이스들 간에서 소프트웨어 및 데이터가 전달될 수 있게 한다. 시스템은 또한 전술한 디바이스들/모듈들이 연결되는 통신 인프라스트럭처 (416) (예를 들어서, 통신 버스, 크로스-오버 바 또는 네트워크들) 를 포함할 수 있다.
통신 인터페이스 (414) 를 통해서 전달된 정보는 신호들을 반송하며 와이어 또는 케이블, 광섬유들, 전화 라인, 셀룰러 전화 링크, 무선 주파수 링크 및/또는 다른 통신 채널들을 사용하여서 구현될 수 있는 통신 링크를 통해서, 통신 인터페이스 (414) 에 의해서 수신될 수 있는 전자적 신호, 전자기적 신호, 광학적 신호 또는 다른 신호를 포함하는 신호 형태로 존재할 수 있다. 이러한 통신 인터페이스를 사용하여서, 하나 이상의 프로세서들 (402) 은 상술한 방법 단계들을 수행하는 과정에서 정보를 네트워크로부터 수신하거나 정보를 네트워크로 출력할 수 있다. 또한, 본 발명의 방법 실시예들은 오직 프로세서들 상에서 실행되거나 프로세싱의 일부를 공유하는 원격 프로세서들과 함께 인터넷과 같은 네트워크를 통해서 실행될 수 있다.
용어 "비일시적 컴퓨터 판독가능한 매체"는 일반적으로 하드 디스크, 플래시 메모리, 디스크 드라이브 메모리, CD-ROM, 및 다른 형태의 영구 메모리와 같은, 주 메모리 디바이스, 보조 메모리 디바이스, 이동식 저장 디바이스 및 저장 디바이스와 같은 매체를 지칭하는데 사용된다. 컴퓨터 코드의 실례들은 컴파일러에 의해서 생성되는 것과 같은 머신 코드 및 인터프레터를 사용하여서 컴퓨터에 의해서 실행되는 보다 높은 레벨의 코드를 포함하는 파일들을 포함할 수 있다. 컴퓨터 판독가능한 매체는 또한 반송파에 포함되는 컴퓨터 데이터 신호에 의해서 전송되며 프로세서에 의해서 실행가능한 인스트럭션들의 시퀀스를 표현하는 컴퓨터 코드일 수 있다.
프리커서 가스 소스 (324) 가 프리커서 가스를 에칭 챔버 (349) 의 내부 영역 (340) 에 에칭 프로세스 동안에 공급한다. 이 실례에서, 프리커서 가스는 염소 (Cl2) 이다. 프리커서 가스가 금속 층 내로 흡착되어서 프리커서 금속 착물을 형성한다. 이 실례에서, 철이 염소를 흡착하여서 다음과 같은 반응으로 무수 (Anhydrous) 철(III) 클로라이드를 형성한다:
2Fe(s) + 3Cl2(g) → 2FeCl3(s).
도 2b는 염소가 금속 층 (208) 내의 철에 의해서 흡착되어서 프리커서 금속 착물 (220) 을 형성한 후의 스택 (200) 의 단면도이다. 화살표 (224) 는 Cl2 가 금속 층 (208) 에 의해서 흡착되게 금속 층 (208) 으로 유동하는 것을 표시한다.
프리커서 금속 착물 (220) 이 가열되며 이는 프리커서 금속 착물 (220) 이 기화되게 한다 (단계 116). 이 실시예에서, 가열 소스 (310) 는 프리커서 금속 착물을 프리커서 금속 착물의 기화점 또는 끓는점 이상의 온도로 가열한다. FeCl3 의 경우에, 이 온도는 약 315 ℃이다. 이 실례에서, 가열 소소 (310) 의 가열 램프들이 프리커서 금속 착물을 약 400 ℃ 온도로 가열한다. 보다 구체적으로, 이 실례에서, 가열 램프들은 잔류 금속 층 또는 기판보다 많이 프리커서 금속 착물의 상단 표면을 가열한다. 패터닝된 열적 하드마스크 층 (212) 은 바람직하게는 400 ℃ 온도에서 용융되지 않는 재료로 된다.
기화된 프리커서 금속 착물이 애칭 챔버 (349) 로부터 배기된다 (단계 120). 배기 펌프 (320) 가 기화된 프리커서 금속 착물을 배기시키는데 사용될 수 있다. 바람직하게는, 프리커서 가스를 유동시키는 단계 (단계 108), 프리커서 가스를 흡착하는 단계 (단계 112), 프리커서 금속 착물을 기화하는 단계 (단계 116), 및 기화된 프리커서 금속 착물을 제거하는 단계 (단계 120) 는 에칭이 완료되기까지 동시에 수행된다. 도 2c는 금속 층 (208) 내의 피처들 (244, 248) 이 부분적으로 에칭된 후의 에칭 프로세스 동안의 스택 (200) 의 단면도이다. 화살표 (226) 는 어떻게 Cl2 이 금속 층 (208) 으로 이동하여서 금속 층 (208) 에 의해서 흡착되어서 프리커서 금속 착물 (220) 을 형성함과 동시에 기화된 프리커서 금속 착물이 금속 층으로부터 제거되어서 에칭 챔버 (349) 로부터 배기되는지를 나타낸다. 프리커서 가스를 유동하는 단계 (단계 108), 프리커서 가스를 흡착하는 단계 (단계 112), 프리커서 금속 착물을 기화하는 단계 (단계 116), 및 기화된 프리커서 금속 착물을 제거하는 단계 (단계 120) 의 동시성은 금속 층 에칭이 완료되기까지 계속적인 에칭을 제공한다. 도 2d는 에칭 프로세스가 완료된 후의 스택 (200) 의 단면도이다. 프리커서 가스 유동 및 가열 소스 (310) 로부터의 가열이 정지된다. 기판 (204) 및 에칭된 금속 층 (208) 이 에칭 챔버 (349) 로부터 제거된다 (단계 124).
이 실시예에서, 플라즈마는 형성되지 않거나 에칭 챔버 (349) 에 제공되지 않는다. 대신에, 이온화되지 않은 가스가 에칭 프로세스를 위해서 제공된다. 이 때문에, 이 실례에서, 패터닝된 열적 하드마스크 층 (212) 은 프리커서 가스에 의해서 에칭되지 않는다. 또한, 플라즈마가 사용되지 않기 때문에, 낮은 압력 및 일부 다른 플라즈마 파라미터들이 제공되지 않으며, 이로써 보다 간단하고 신속한 에칭 프로세스를 제공한다.
또한, 금속 층들을 에칭하기 위한 플라즈마 에칭 프로세스들은 비휘발성 부산물들을 형성하는 에너제틱 이온들 (energetic ions) 에 의한 스퍼터링에 의존한다. 이러한 비휘발성 부산물들은 챔버 벽들 또는 웨이퍼의 다른 부분들에 퇴적되어서 오염을 낳을 수 있다. 플라즈마 프로세싱에서, 휘발성 금속 산물을 형성하도록 금속 층을 에칭하기 위한 화학물이 있다고 하여도, 플라즈마는 휘발성 금속 산물을 비휘발성 딸 산물 (non-volatile daughter products) 로 분해시키며 이 비휘발성 딸 산물은 챔버 또는 웨이퍼 상에 퇴적되어 오염을 낳게 된다. 본 발명의 이 실시예는 금속 층을 에칭할 시에 휘발성 부산물을 제공하며 또한 플라즈마를 사용하지 않으므로 휘발성 부산물이 비휘발성 딸 산물로 분해되지 않게 된다.
또한, 본 발명의 이 실시예는 재료 에칭의 층별 제어를 제공한다. 스퍼터링을 사용하는 플라즈마 에칭 시에, 충돌 이온들이 모든 층들을 에칭하도록 충분한 에너지를 가지며 이로써 상이한 층들 간의 선별이 되지 않는다. 본 발명의 이 실시예는 이온 공격을 사용하지 않고 에칭할 결과적인 착물들의 화학물 및 기화 온도를 사용하기 때문에, 일 층이 다른 층을 위한 완벽한 에칭 정지층 역할을 한다. 이는 통상적으로
MRAM 및 RRAM 디바이스들 및 유사한 기술 스택들에서 보여지는 10 Å 보다 작은 차수의 매우 얇은 막들을 에칭하는데 보다 유용하다.
프리커서 가스를 유동하는 단계 (단계 108), 프리커서 가스를 흡착하는 단계 (단계 112), 프리커서 금속 착물을 기화하는 단계 (단계 116), 및 기화된 프리커서 금속 착물을 제거하는 단계 (단계 120) 는 동시에 수행되기 때문에, 에칭은 연속적이며 단계들을 순차적으로 제공하며 이로써 단속적인 에칭 프로세스를 제공할 프로세스보다 빠르다.
금속 층의 상단 표면으로 직접적으로 열을 제공하도록 가열 램프를 사용하는 것은 스택의 다른 부분들로의 가열을 최소화시키면서 프리커서 금속 착물로의 가열의 최대화할 수 있다. 가열 펌프들을 펄싱하는 것은 주파수, 듀티 사이클 및 추가 제어를 제공하는 다른 펄스 파라미터들을 사용한다. 다른 실시예들에서, 가열 램프들은 챔버 외측에 배치되어서 윈도우를 통해서 열을 제공할 수 있다. 다른 실시예들에서, 열은 보다 지향적인 에칭을 제공하도록 콜리메이션된다 (collimated). 바람직하게는, 가열 소스는 기판에 비해서 에칭 층을 선호적으로 가열한다. 보다 바람직하게는, 가열 소스는 에칭 층의 노출된 표면들을 나머지 에칭 층에 비해서 선호적으로 가열한다.
대체적으로, 프리커서 가스는 열적 하드마스크 또는 다른 층들을 용융시키지 않고서 기화될 충분하게 낮은 기화 온도를 갖는 프리커서 금속 착물을 형성하도록 에칭될 금속 층에 의해서 흡착될 성분을 제공하는 가스일 것이다. 바람직하게는, 프리커서 가스는 할로겐 함유 성분 (halogen containing component), NO, 또는 CO을 갖는다. 바람직하게는, 할로겐 함유 성분은 PF3, Cl2, 또는 SF6이다.
에칭될 수 있는 상이한 금속들은 예를 들어서 철 (Fe), 코발트 (Co), 루테늄 (Ru), 백금 (Pt), 망간 (Mn), 팔라듐 (Pd), 이리듐 (Ir), 마그네슘 (Mg), 및 탄탈륨 (Ta) 일 수 있지만 이로 한정되지 않는다. 열적 하드마스크에 대한 상이한 재료들은 예를 들어서 실리콘 산화물, 텅스텐, 탄탈륨, 티타늄 질화물, 탄탈륨 질화물 및 텅스텐 질화물일 수 있지만 이로 한정되지 않는다. 열적 하드마스크는 에칭되는 금속 층과 상이한 재료여야 한다.
본 발명의 다른 실시예들은 프리커서 가스를 생성하기 위해서 플라즈마를 사용할 수 있다. 그러나, 휘발성 부산물의 생성은 플라즈마 사용을 통해서가 아니라 대신에 프리커서 금속 착물을 기화하도록 프리커서 금속 착물을 가열하는 것을 통해서이다.
바람직하게는, 가열 소스는 프리커서 금속 착물을 적어도 300 ℃ 온도로 가열한다. 보다 바람직하게는, 가열 소스는 프리커서 금속 착물을 300 내지 400 ℃ 온도로 가열한다.
도 5는 MRAM 디바이스를 형성하는데 사용될 수 있는 스택의 일부의 개략적 단면도이다. 이 실례에서, 기판 (504) 이 제공된다. 기판 위에 하나 이상의 중간 층들 (508) 이 존재한다. 하나 이상 중간 층들 (508) 위에 SAF (synthetic antiferomagnet) 스택이 존재하며, 이 스택은 제 1 코발트 층 (512), 루테늄 층 (516), 및 제 2 코발트 층 (520) 에 의해서 형성된다. 열적 하드마스크 (524) 가 제 2 코발트 층 (520) 위에 배치된다. 이 실례에서, 루테늄 층 (516) 은 6 내지 8 Å 두께를 갖는다. 코발트 층들의 두께는 20 Å가 될 것이다. 루테늄 층 (516) 을 에칭하기 위한 레시피 및 프리커서 가스는 코발트 층들 (512, 520) 을 에칭하기 위한 레시피 및 프리커서 가스와는 상이할 것이다. 루테늄 층을 에칭하기 위한 레시와 코발트 층을 에칭하기 위한 레시피가 서로 상이하기 때문에, 일 층의 에칭은 다음 층에 의해서 그 에칭이 정지되는데 그 이유는 본 발명이 매우 선택적인 에칭 프로세스들을 제공하기 때문이다.
본 발명이 몇 개의 바람직한 실시예들의 측면에서 기술되었지만, 본 발명의 범위 내에서 변경, 치환 및 다양한 대체 균등사항들이 가능하다. 또한, 본 발명의 방법들 및 장치들을 구현하는 수많은 다른 방식들이 존재한다. 따라서, 다음의 첨부된 청구항들은 본 발명의 진정한 범위 또는 사상 내에 속하는 모든 이러한 변경, 치환 및 다양한 대체 균등사항들을 포함하는 것으로 해석되어야 한다.

Claims (27)

  1. 마스크 아래의 배치된 금속 층을 에칭하기 위한 방법으로서,
    상기 금속 층을 에칭 챔버에 배치하는 단계;
    프리커서 가스를 상기 에칭 챔버 내로 유동시키는 단계;
    프리커서 금속 착물을 형성하도록 상기 프리커서 가스를 상기 금속 층 내로 흡착시키는 단계;
    상기 금속 층이 상기 프리커서 가스에 노출되는 동안에, 상기 프리커서 금속 착물의 기화 온도보다 높은 온도로 상기 프리커서 금속 착물을 가열하는 단계; 및
    기화된 프리커서 금속 착물을 상기 에칭 챔버로부터 배기하는 단계를 포함하는, 금속 층 에칭 방법.
  2. 제 1 항에 있어서,
    상기 프리커서 금속 착물을 가열하는 단계는 300 ℃보다 높은 온도로 상기 프리커서 금속 착물을 가열하는, 금속 층 에칭 방법.
  3. 제 2 항에 있어서,
    상기 프리커서 가스는 할로겐 함유 성분, NO 또는 CO를 포함하는 가스인, 금속 층 에칭 방법.
  4. 제 3 항에 있어서,
    상기 금속 층은 철 (Fe), 코발트 (Co), 루테늄 (Ru), 백금 (Pt), 망간 (Mn), 팔라듐 (Pd), 이리듐 (Ir), 마그네슘 (Mg), 및 탄탈륨 (Ta) 중 적어도 하나를 포함하는, 금속 층 에칭 방법.
  5. 제 4 항에 있어서,
    상기 할로겐 함유 성분은 PF3, Cl2, 또는 SF6 중 적어도 하나인, 금속 층 에칭 방법.
  6. 제 5 항에 있어서,
    상기 프리커서 금속 착물을 가열하는 단계는 상기 프리커서 금속 착물로 IR 방사선을 향하게 하는 단계를 포함하는, 금속 층 에칭 방법.
  7. 제 6 항에 있어서,
    상기 IR 방사선은 펄싱되고, 상기 IR 방사선을 제어하도록 듀티 사이클을 사용하는 단계를 더 포함하는, 금속 층 에칭 방법.
  8. 제 7 항에 있어서,
    상기 마스크는 실리콘 산화물, 텅스텐, 탄탈륨, 티타늄 질화물, 탄탈륨 질화물 및 텅스텐 질화물 중 적어도 하나인, 금속 층 에칭 방법.
  9. 제 8 항에 있어서,
    상기 프리커서 가스를 유동시키는 단계, 상기 프리커서 가스를 흡착시키는 단계, 상기 프리커서 금속 착물을 가열하는 단계, 및 상기 기화된 프리커서 금속 착물을 배기하는 단계는 동시에 발생하는, 금속 층 에칭 방법.
  10. 제 1 항에 있어서,
    상기 프리커서 가스는 할로겐 함유 성분, NO 또는 CO를 포함하는 가스인, 금속 층 에칭 방법.
  11. 제 10 항에 있어서,
    상기 할로겐 함유 성분은 PF3, Cl2, 또는 SF6 중 적어도 하나인, 금속 층 에칭 방법.
  12. 제 1 항에 있어서,
    상기 금속 층은 철 (Fe), 코발트 (Co), 루테늄 (Ru), 백금 (Pt), 망간 (Mn), 팔라듐 (Pd), 이리듐 (Ir), 마그네슘 (Mg), 및 탄탈륨 (Ta) 중 적어도 하나를 포함하는, 금속 층 에칭 방법.
  13. 제 1 항에 있어서,
    상기 프리커서 금속 착물을 가열하는 단계는 상기 프리커서 금속 착물로 IR 방사선을 향하게 하는 단계를 포함하는, 금속 층 에칭 방법.
  14. 제 13 항에 있어서,
    상기 IR 방사선은 펄싱되고, 상기 IR 방사선을 제어하도록 듀티 사이클을 사용하는 단계를 더 포함하는, 금속 층 에칭 방법.
  15. 제 1 항에 있어서,
    상기 마스크는 실리콘 산화물, 텅스텐, 탄탈륨, 티타늄 질화물, 탄탈륨 질화물 및 텅스텐 질화물 중 적어도 하나인, 금속 층 에칭 방법.
  16. 제 1 항에 있어서,
    상기 프리커서 가스를 유동시키는 단계, 상기 프리커서 가스를 흡착시키는 단계, 상기 프리커서 금속 착물을 가열하는 단계, 및 상기 기화된 프리커서 금속 착물을 배기하는 단계는 동시에 발생하는, 금속 층 에칭 방법.
  17. 제 1 항 또는 제 2 항에 있어서,
    상기 프리커서 가스는 할로겐 함유 성분, NO 또는 CO를 포함하는 가스인, 금속 층 에칭 방법.
  18. 제 1 항, 제 2 항, 및 제 17 항 중 어느 한 항에 있어서,
    상기 금속 층은 철 (Fe), 코발트 (Co), 루테늄 (Ru), 백금 (Pt), 망간 (Mn), 팔라듐 (Pd), 이리듐 (Ir), 마그네슘 (Mg), 및 탄탈륨 (Ta) 중 적어도 하나를 포함하는, 금속 층 에칭 방법.
  19. 제 1 항, 제 2 항, 제 17 항 및 제 18 항 중 어느 한 항에 있어서,
    상기 할로겐 함유 성분은 PF3, Cl2, 또는 SF6 중 적어도 하나인, 금속 층 에칭 방법.
  20. 제 1 항, 제 2 항, 제 17 항 내지 제 19 항 중 어느 한 항에 있어서,
    상기 프리커서 금속 착물을 가열하는 단계는 상기 프리커서 금속 착물로 IR 방사선을 향하게 하는 단계를 포함하는, 금속 층 에칭 방법.
  21. 제 1 항, 제 2 항, 제 17 항 내지 제 20 항 중 어느 한 항에 있어서,
    상기 IR 방사선은 펄싱되고, 상기 IR 방사선을 제어하도록 듀티 사이클을 사용하는 단계를 더 포함하는, 금속 층 에칭 방법.
  22. 제 1 항, 제 2 항, 제 17 항 내지 제 21 항 중 어느 한 항에 있어서,
    상기 마스크는 실리콘 산화물, 텅스텐, 탄탈륨, 티타늄 질화물, 탄탈륨 질화물 및 텅스텐 질화물 중 적어도 하나인, 금속 층 에칭 방법.
  23. 제 1 항, 제 2 항, 제 17 항 내지 제 22 항 중 어느 한 항에 있어서,
    상기 프리커서 가스를 유동시키는 단계, 상기 프리커서 가스를 흡착시키는 단계, 상기 프리커서 금속 착물을 가열하는 단계, 및 상기 기화된 프리커서 금속 착물을 배기하는 단계는 동시에 발생하는, 금속 층 에칭 방법.
  24. 기판 상의 금속 층을 에칭하기 위한 장치로서,
    챔버;
    상기 챔버 내의 기판 지지부;
    프리커서 가스를 상기 챔버 내로 유동시키기 위한 가스 소스;
    상기 챔버로부터 가스를 제거하기 위한 배기 시스템; 및
    상기 금속 층을 가열하기 위한 가열 소스를 포함하며,
    상기 가열 소스는 상기 기판보다 상기 금속 층을 많이 가열하는, 금속 층 에칭 장치.
  25. 제 24 항에 있어서,
    상기 가스 소스 및 상기 가열 소스에 제어가능하게 연결된 제어기를 더 포함하며,
    상기 제어기는 적어도 하나의 프로세서 및 컴퓨터 판독가능한 매체를 포함하며,
    상기 컴퓨터 판독가능한 매체는,
    프리커서 가스를 상기 가스 소스로부터 상기 챔버 내로 유동시키기 위한 컴퓨터 판독가능한 코드로서, 상기 프리커서 가스는 상기 금속 층에 의해서 흡착되어서 프리커서 금속 착물을 형성하는, 상기 프리커서 가스를 유동시키기 위한 컴퓨터 판독가능한 코드; 및
    상기 유동시키는 것과 동시에 전력을 상기 가열 소스에 제공하여서 상기 프리커서 금속 착물을 기화시키는 온도로 상기 프리커서 금속 착물이 가열되도록 하는 컴퓨터 판독가능한 코드를 포함하는, 금속 층 에칭 장치.
  26. 제 25 항에 있어서,
    상기 가열 소스는 상기 금속 층의 노출된 표면을 조사하도록 위치된 적어도 하나의 가열 램프를 포함하는, 금속 층 에칭 장치.
  27. 제 24 항 또는 제 25 항에 있어서,
    상기 가열 소스는 상기 금속 층의 노출된 표면을 조사하도록 위치된 적어도 하나의 가열 램프를 포함하는, 금속 층 에칭 장치.
KR1020147031791A 2012-04-13 2013-04-02 비 휘발성 재료의 층별 에칭 KR20140147133A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/446,778 US20130270227A1 (en) 2012-04-13 2012-04-13 Layer-layer etch of non volatile materials
US13/446,778 2012-04-13
PCT/US2013/034971 WO2013154867A1 (en) 2012-04-13 2013-04-02 Layer-layer etch of non volatile materials

Publications (1)

Publication Number Publication Date
KR20140147133A true KR20140147133A (ko) 2014-12-29

Family

ID=49324153

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147031791A KR20140147133A (ko) 2012-04-13 2013-04-02 비 휘발성 재료의 층별 에칭

Country Status (5)

Country Link
US (1) US20130270227A1 (ko)
KR (1) KR20140147133A (ko)
SG (2) SG11201406233VA (ko)
TW (1) TW201411725A (ko)
WO (1) WO2013154867A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257638B2 (en) * 2014-03-27 2016-02-09 Lam Research Corporation Method to etch non-volatile metal materials
JP6777851B2 (ja) * 2015-09-15 2020-10-28 セントラル硝子株式会社 ドライエッチング方法、半導体素子の製造方法及びチャンバークリーニング方法
US11270893B2 (en) 2019-04-08 2022-03-08 International Business Machines Corporation Layer-by-layer etching of poly-granular metal-based materials for semiconductor structures
WO2021011101A1 (en) * 2019-07-18 2021-01-21 Tokyo Electron Limited Gas phase etch with controllable etch selectivity of metals

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5228206A (en) * 1992-01-15 1993-07-20 Submicron Systems, Inc. Cluster tool dry cleaning system
JPH1068094A (ja) * 1996-06-13 1998-03-10 Samsung Electron Co Ltd 遷移金属薄膜用蝕刻ガス混合物およびこれを用いた遷移金属薄膜の蝕刻方法
KR100255661B1 (ko) * 1997-02-22 2000-05-01 윤종용 반도체 소자의 전극층 식각 방법
US6958295B1 (en) * 1998-01-20 2005-10-25 Tegal Corporation Method for using a hard mask for critical dimension growth containment
US6187616B1 (en) * 1998-02-13 2001-02-13 Seiko Epson Corporation Method for fabricating semiconductor device and heat treatment apparatus
US6395099B1 (en) * 1999-02-08 2002-05-28 Micron Technology Method of processing selected surfaces in a semiconductor process chamber based on a temperature differential between surfaces
US6436838B1 (en) * 2000-04-21 2002-08-20 Applied Materials, Inc. Method of patterning lead zirconium titanate and barium strontium titanate
JP4458703B2 (ja) * 2001-03-16 2010-04-28 株式会社東芝 磁気抵抗効果素子、その製造方法、磁気ランダムアクセスメモリ、携帯端末装置、磁気ヘッド及び磁気再生装置
KR100605174B1 (ko) * 2003-07-23 2006-07-28 동부일렉트로닉스 주식회사 반도체 소자의 본딩 패드 형성방법
KR100599437B1 (ko) * 2004-06-30 2006-07-12 주식회사 하이닉스반도체 반도체소자의 소자분리 방법
US7765676B2 (en) * 2004-11-18 2010-08-03 Hitachi Global Storage Technologies Netherlands B.V. Method for patterning a magnetoresistive sensor
US20060286819A1 (en) * 2005-06-21 2006-12-21 Applied Materials, Inc. Method for silicon based dielectric deposition and clean with photoexcitation
JP4849881B2 (ja) * 2005-12-08 2012-01-11 株式会社日立ハイテクノロジーズ プラズマエッチング方法
US9455362B2 (en) * 2007-10-06 2016-09-27 Solexel, Inc. Laser irradiation aluminum doping for monocrystalline silicon substrates
KR20090045529A (ko) * 2007-11-02 2009-05-08 주식회사 하이닉스반도체 루테늄 식각 방법 및 그를 이용한 캐패시터의 제조 방법
CN101933172B (zh) * 2008-01-30 2014-03-26 富士通株式会社 磁电阻效应元件、磁头以及信息存储装置
US20100327248A1 (en) * 2009-06-29 2010-12-30 Seagate Technology Llc Cell patterning with multiple hard masks
JP5665707B2 (ja) * 2011-09-21 2015-02-04 株式会社東芝 磁気抵抗効果素子、磁気メモリ及び磁気抵抗効果素子の製造方法

Also Published As

Publication number Publication date
SG11201406233VA (en) 2014-10-30
US20130270227A1 (en) 2013-10-17
WO2013154867A1 (en) 2013-10-17
TW201411725A (zh) 2014-03-16
SG10201608573XA (en) 2016-12-29

Similar Documents

Publication Publication Date Title
KR102318520B1 (ko) 비휘발성 금속 재료의 에칭 방법
TWI579914B (zh) 利用電漿進行非揮發性物質之分層蝕刻
CN105874569B (zh) 与等离子体源耦合的led型光源
TWI576912B (zh) 減少蝕刻腔室內污染的方法
US9257300B2 (en) Fluorocarbon based aspect-ratio independent etching
KR20170022922A (ko) 텅스텐 및 다른 금속들의 원자층 에칭
TWI596669B (zh) 鎢蝕刻之方法
KR102516921B1 (ko) 구리 배리어 막을 에칭하기 위한 새로운 방법
KR20140147133A (ko) 비 휘발성 재료의 층별 에칭
TW201442108A (zh) 在原處之金屬殘餘物清潔
TWI806871B (zh) 多孔低介電常數介電蝕刻
TWI598954B (zh) 具有受控擺動之蝕刻用方法
TW202125640A (zh) 原子層蝕刻及離子束蝕刻圖案化
US20230230819A1 (en) Method for cleaning a chamber
US20230298869A1 (en) Subtractive copper etch
TW202243010A (zh) 金屬蝕刻
JP2005166783A (ja) 半導体基板表面のクリーニング方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid