KR20090045529A - 루테늄 식각 방법 및 그를 이용한 캐패시터의 제조 방법 - Google Patents

루테늄 식각 방법 및 그를 이용한 캐패시터의 제조 방법 Download PDF

Info

Publication number
KR20090045529A
KR20090045529A KR1020070111396A KR20070111396A KR20090045529A KR 20090045529 A KR20090045529 A KR 20090045529A KR 1020070111396 A KR1020070111396 A KR 1020070111396A KR 20070111396 A KR20070111396 A KR 20070111396A KR 20090045529 A KR20090045529 A KR 20090045529A
Authority
KR
South Korea
Prior art keywords
ruthenium
etching
capacitor
lower electrode
gas
Prior art date
Application number
KR1020070111396A
Other languages
English (en)
Inventor
신수범
박상수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070111396A priority Critical patent/KR20090045529A/ko
Publication of KR20090045529A publication Critical patent/KR20090045529A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 표면거칠기가 양호한 반도체소자의 루테늄 식각 방법 및 루테늄(Ru)을 하부전극 및 상부전극으로 사용하는 캐패시터의 제조 방법을 제공하기 위한 것으로, 본 발명은 산소라디칼을 이용하여 루테늄(Ru)을 식각하는 루테늄 식각 방법을 포함하고, 하부전극, 유전막 및 상부전극을 구비한 캐패시터의 제조 방법에 있어서, 상기 하부전극과 상부전극이 루테늄이고, 상기 하부전극과 상부전극의 식각시에 산소라디칼을 이용하여 식각하는 캐패시터의 제조 방법을 포함하여 루테늄을 식각시 휘발성이 강한 루테늄화합물을 형성하도록 하므로써 표면거칠기가 개선된 루테늄을 얻을 수 있고, 이를 캐패시터의 전극으로 사용하므로써 누설전류가 억제된 신뢰성 높은 캐패시터를 구현할 수 있는 효과가 있다.
루테늄, 표면거칠기, 산소라디칼, 식각생성물

Description

루테늄 식각 방법 및 그를 이용한 캐패시터의 제조 방법{METHOD FOR ETCHING PLATINUM AND METHOD FOR FABRICATING CAPACITOR USING THE SAME}
본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 루테늄의 식각 방법 및 그를 이용한 캐패시터의 제조 방법에 관한 것이다.
현재까지는 메모리소자의 캐패시터용 유전막으로 실리콘산화막(SiO2, 유전상수=3.9)나 ON(Oxide-Nitride), ONO(Oxide-Nitride-Oxide, 유전상수 7∼8)를 사용하였으나, 유전막 두께의 급격한 축소로 말미암아 더 이상 기존의 유전막을 사용할 수가 없게 되었고, 더 큰 유전상수값을 가지는 물질을 필요로 하게 되었다.
이러한 기술장벽을 넘기 위해서는 유효산화막두께가 2nm 이하에서도 우수한 물성을 가지는 유전막과 이에 적합한 공정기술의 개발이 뒤따라야 하는데 이러한 물성을 갖고 있는 유전막으로는 고유전상수를 갖는 PZT 계열과 BST 계열이 있다.
이와 같은 고유전 박막을 캐패시터 재료로 사용할 경우 전극에 관련된 문제 점들이 발생하는데, 이는 전극의 특성이 실제 캐패시터의 특성을 좌우하기 때문이다.
이러한 고유전 박막들은 스퍼터나 CVD(Chemical Vapor Deposition)에 의해 형성되는데, 박막의 형성이 산소 분위기에서 이루어지므로 실리콘을 전극 재료를 사용하면 표면에 실리콘산화막(SiO2)과 같은 계면산화막이 형성되어 유전상수값의 저하를 초래하게 된다.
그러므로, 전극 재료로서 실리콘을 대신하여 산화되지 않거나 산화되어도 전도성을 가지는 물질이 필요하게 되어, 유전막에 관한 연구와 더불어 고유전율 박막에 적합한 전극에 관한 연구도 활발히 진행되고 있다.
DRAM에 있어서 하부전극의 치수(Critical Dimension; CD)가 소자의 최소 치수가 되기 때문에 하부전극의 식각이 중요하므로, 치수 제어성이 좋고 동시에 수직에 가까운 형상이 얻어지는 식각기술이 요구된다.
최근 캐패시터의 전극물질로 루테늄(Ru), 루테늄산화막(RuO2), 루테늄(Ru) 및 이리듐산화막(IrO2)으로 이루어진 그룹 중에서 선택된 어느 하나를 사용하는 기술이 제안되었다. 특히, 루테늄(Ru)의 경우 다른 물질에 비해 식각이 쉬워서 스토리지 노드(Storage Node)에서 종횡비(Aspect Ratio)를 줄이기 쉬워서 소형화에 가장 적합하다.
캐패시터의 전극으로 루테늄을 사용할 때, 루테늄의 식각은 SF6 및 Ar의 혼합가스를 사용하고 있다. 즉, 물리적인 스퍼터링에 의한 식각이 주로 사용되고 있 다.
그러나, Ar가스는 물리적인 식각에 기여하는 인자로서 화학적 식각에 영향을 주지 못하며, Ar가스를 사용하면 이온충격(Ion Bombardment)에 의해 비휘발성 물질의 재증착 및 마스크의 침식(Erosion)이 일어나며, 표면거칠기 값이 좋지 않은 문제가 있다.
캐패시터의 전극 형성시 표면거칠기(Surface roughness)는 전극 성질에 있어서 매우 중요한데 이는 거칠기가 클수록 유전막과의 전극 계면에서 누설전류를 초래하여 소자특성을 저하시키게 된다.
일반적으로 누설전류는 계면에서의 트랩 자리(Trap site)에 의해 전자들이 포획되면서 증가하게 되는데 표면이 거칠수록 이러한 트랩자리의 수를 증가시킨다.
따라서, 전극의 부드러운 표면(Smooth surface)은 소자특성에 있어서 매우 중요하다고 볼 수 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 표면거칠기가 양호한 반도체소자의 루테늄 식각 방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 루테늄(Ru)을 하부전극 및 상부전극으로 사용하는 캐패시터의 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 루테늄 식각 방법은 산소라디칼을 이용하여 루테늄(Ru)을 식각하는 것을 특징으로 한다.
특히, 루테늄의 식각은 산소라디칼을 생성시키는 첨가가스를 포함하되, 첨가가스는 상기 루테늄의 식각에 사용되는 식각가스의 전체유량의 1％∼10％의 유량을 갖고, 첨가가스는 Cl2 또는 SF6인 것을 특징으로 한다.
또한, 루테늄의 식각은 전자싸이클로트론공명(Electron Cyclotron Resonance) 방식의 식각장치를 사용하고, 공정압력을 1mTorr∼5mTorr, 마이크로웨이브파워(Microwave Power)를 700Ｗ∼1200Ｗ, RF 바이어스파워(Radio Frequency Bial Power)를 100Ｗ∼150Ｗ로 인가하는 것을 특징으로 한다.
또한, 하부전극, 유전막 및 상부전극을 구비한 캐패시터의 제조 방법에 있어서, 상기 하부전극과 상부전극이 루테늄이고, 상기 하부전극과 상부전극의 식각시 에 산소라디칼을 이용하여 식각하는 캐패시터의 제조 방법을 포함하는 것을 특징으로 한다.
상술한 본 발명은 루테늄을 식각시 휘발성이 강한 루테늄화합물을 형성하도록 하므로써 표면거칠기가 개선된 루테늄을 얻을 수 있고, 이를 캐패시터의 전극으로 사용하므로써 누설전류가 억제된 신뢰성 높은 캐패시터를 구현할 수 있는 효과가 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
후술하는 실시예는 종래기술에서의 루테늄식각은 Ar을 포함하는 플라즈마를 사용하여 물리적인 스퍼터링에 의한 식각이었으나, 본 발명에서는 RuO4 화합물의 끓는점이 40℃로서 높은 휘발성 식각부산물을 만들어낼 수 있는 사실에 착안하여 O2라디칼을 많이 생성할 수 있도록 O2를 포함하는 혼합가스(예컨대, Cl2와 O2의 혼합가스 또는 SF6와 O2의 혼합가스)를 사용하여 루테늄(Ru)과의 화학반응을 유도하여 즉, 화학적식각을 통해 루테늄을 식각하고자 한다.
표1은 루테늄 식각시 예상되는 식각생성물을 나타낸다.
화합물 녹는점(℃) 끓는점(℃)
RuO2 955
RuO 4 25.4 40
RuF3 600이상
RuF4
RuF5 86.5 227
RuF6 54
[RuF5]4 86.5 227
RuCl2
RuCl3 500이상
RuF4O 115 184
Ru(CO)5 -22
표1에 따르면, RuO4의 끓는점이 다른 화합물에 비해 현저히 낮으므로, RuO4와 같은 휘발성 식각생성물을 많이 만들면 식각 후 잔류물(Residue)이 표면에 거의 축적되지 않기 때문에 표면 거칠기를 개선할 수 있다.
도 1은 본 발명의 실시예에 따른 루테늄의 식각 방법을 도시한 공정도이다.
도 1에 도시된 바와 같이, 루테늄의 식각공정은 소정 공정이 완료된 웨이퍼 상부에 루테늄을 형성한 후, 루테늄이 형성된 웨이퍼를 식각장치(예, 전자싸이클로트론공명(Electron Cyclotron Resonance) 식각장치)의 챔버 내부에 로딩시키고, 챔버 내부에서 Cl2 또는 SF6가스와 산소(O2)가스의 혼합가스를 이용하여 식각한다. 이때, 첨가가스로 사용되는 Cl2 또는 SF6가스는 혼합가스의 전체유량의 1％∼10％의 유량을 갖도록 한다. 바람직하게는 Cl2와 산소가스의 혼합가스를 사용하여 식각할 수 있다. 더불어, 식각시에는 압력(Pressure), 마이크로웨이브파워(Micro Wave Power) 및 RF(Radio Frequency) 바이어스파워(Bias power)를 적절히 조절하므로써 루테늄의 식각속도를 증가시키고, 휘발성 식각생성물인 RuO4의 형성속도를 증가시킬 수 있다. 따라서, 잔류물들(Residue)이 표면에 거의 축적되지 않아 표면거칠기를 개선할 수 있다.
도 2는 도 1의 루테늄 식각 공정에 사용하기 위한 식각장치의 일예를 도시한 구성도로서, 전자사이클로트론공명(ECR) 방식의 식각장치를 나타내고 있다.
도 2를 참조하면, 2.45GHz의 마이크로웨이브 파워(Microwave power)를 이용하며, 발생된 마이크로웨이브가 875 가우스(Gauss)의 자기장과 공명을 이뤄 고밀도의 플라즈마를 형성시키고, 기판 바이어스인 13.56MHz-RF 바이어스파워(RF Bias power)에 의해 웨이퍼 주위에 전기장을 형성시키며 식각공정을 진행하는 전자싸이클로트론공명(Electron Cyclotron Resonance; ECR) 방식이다. 여기서, 펌프(Pump), 마이크로웨이브파워 발생기, 가스주입라인, 로드락 챔버(Load rock chamber) 등은 편의상 생략하기로 한다.
본 발명은 전자싸이클로트론공명(ECR) 방식의 식각장치를 이용하는 것이나, 전자싸이클로트론공명(ECR) 식각장치의 구조는 잘 알려진 구조들을 사용할 수도 있다.
도 2에서, 마이크로웨이브 파워와 RF 바이어스파워의 독립적인 조절이 가능한 이 시스템으로 각각의 변수 조절을 통해 최적의 루테늄 식각 특성을 얻을 수 있다.
바람직하게, 전자싸이클로트론공명(ECR) 방식의 식각장치를 사용하여 루테늄을 식각할 때, Cl2 또는 SF6와 산소의 혼합가스를 사용하되 혼합가스에서 Cl2 또는 SF6의 유량을 전체 유량의 1％∼10％가 되도록 설정하고, 루테늄 식각시 공정압력을 1mTorr∼5mTorr으로 설정하며, 마이크로웨이브파워를 700Ｗ∼1200Ｗ으로 설정하고, RF 바이어스파워를 100Ｗ∼150Ｗ으로 설정한다.
도 3a는 Cl2/O2 혼합가스에서의 Cl2 함량에 따른 루테늄의 식각률을 도시한 도면이고, 도 3b는 SF6/O2 혼합가스에서의 SF6 함량에 따른 루테늄의 식각률을 도시한 도면이다.
도 3a에 도시된 바와 같이, O2 가스에 Cl2 가스를 첨가하여 혼합가스 조성비에 따른 식각률을 보면 소량의 Cl2(10％)를 첨가함에 따라 O2 가스만을 단독으로 사용했을 때 보다 2배정도의 높은 식각 속도를 나타내고 있다. 이는 Cl이 첨가됨에 따라 ClO와 같은 중간 생성물을 만들어 최종적으로 O 라디칼(Radical)을 더욱 원활하게 만들어 주고, 또한 O 라디칼의 재결합(Recombination)을 방해하여 O 라디칼의 라이프타임(Life time)을 오래 지속시키기 때문이다.
도 3b에 도시된 바와 같이, O2 가스에 SF6 가스를 첨가하여 혼합가스 조성비에 따른 식각률을 보면 소량의 SF6(10％)를 첨가함에 따라 O2 가스만을 단독으로 사용했을 때 보다 10∼20Å/min 만큼의 식각률이 더 높은 것을 알 수 있다. 이는 F가 첨가됨에 따라 OF와 같은 중간 생성물을 만들어 최종적으로 O 라디칼을 더욱 원활하게 만들어 주고, 또한 O 라디칼의 재결합을 방해하여 O 라디칼의 라이프타임을 오래 지속시키기 때문이다.
그리고, Cl2와 SF6 가스의 각각의 조성에 따른 Ru 박막의 식각률은 10%에서 최고의 식각 속도를 가지고 첨가가스가 그 이상 증가함에 따라 감소하는 경향을 보이고 있다. 또한, SF6보다 Cl2 첨가시 식각률이 더 빠른것을 확인할 수 있다. 예컨대, Cl2가 10％인 경우는 250Å/min, SF5가 10％인 경우는 170Å/min로 Cl2와 산소의 혼합가스를 사용했을때 식각률이 80Å/min만큼 더 높은 것을 알 수 있다.
따라서, Cl2를 10％ 포함하고 있는 Cl2/O2의 혼합가스를 사용하여 루테늄을 식각하는 것이 바람직하다.
이와 같은 예측은 OES(ORuical Emission Spectroscopy)를 통한 플라즈마 분석을 통해 Cl2/O2 의 혼합가스 또는 SF6/O2 의 혼합가스 조성비에 따른 산소(O2)라디칼과 불소(F) 또는 염소(Cl)라디칼의 강도(intensity) 변화로써 확인할 수 있다.
도 4a는 Cl2/O2 혼합가스에서의 Cl2 함량에 따른 산소라디칼 및 염소라디칼의 강도(농도)를 도시한 도면이고, 도 4b는 SF6/O2 혼합가스에서의 SF6 함량에 따른 산소라디칼 및 불소라디칼의 강도(농도)를 도시한 도면이다.
도 4a 및 도 4b를 참조하면, 첨가가스를 10％ 첨가할 때 산소라디칼이 가장 큰 값을 가지고, 그 이상 증가하면 감소하는 것을 알 수 있다. 또한, 도 3a 및 도 3b와 비교하면 산소라디칼의 농도 변화와 루테늄의 식각속도가 비례하는 것을 알 수 있다. 또한, 염소 또는 불소라디칼의 경우 농도 변화가 그 분율이 증가할수록 증가하고 있으므로, 루테늄의 식각이 산소라디칼에 의해 이루어지며, 염소 또는 불소라디칼의 경우 루테늄의 식각속도와 무관한 것을 알 수 있다.
이는, 산소가 염소보다 양이온화가 되기 쉬워 플라즈마 생성이 쉽기 때문이며, 산소가스가 Cl2 또는 SF6보다 작은 경우 반응 매커니즘인 산소라디칼의 농도가 크게 감소하여 결국 루테늄의 식각속도가 감소하게 된다. 또한, SF6보다 Cl2를 첨가했을 때 더 많은 산소라디칼이 만들어 지는 것을 알 수 있으며, 이 경우 휘발성 식각 부산물들을 더 많이 만들어 루테늄의 식각속도를 향상시킬 수 있다.
도 4a 및 도 4b를 미루어 볼때 루테늄 식각시 바람직하게 Cl2 가스가 첨가된 Cl2/O2 의 혼합가스를 사용하는 것이 바람직하다.
도 5는 RF 바이어스파워에 따른 루테늄의 식각률을 나타낸 도면이다.
도 5를 참조하면, 상온, 1mtorr에서 O2 플라즈마를 이용한 RF 바이어스파워에 따른 루테늄의 식각률을 알 수 있다. 먼저, 상온에서 인가전압이 OV일때 루테늄의 식각률은 약 20Å/min의 식각 속도를 나타내었으며, 이는 ECR 식각장치의 경우 기판에 바이어스를 가하지 않아도 약 20eV의 에너지를 갖는 이온들의 충격이 있음을 알 수 있다. 그러나, 20eV의 에너지에서는 물리적인 스퍼터링은 일어나지 않는다. 즉, O2 플라즈마에서 바이어스를 가하지 않는 경우 루테늄의 식각은 휘발성 식각생성물의 생성과 제거에 의해 이루어짐을 알 수 있다.
RF 바이어스파워의 변화에 따라 이온 흐름(flux)은 일정하나 루테늄의 식각률은 인가 전압에 따라 증가하는 것을 볼 수 있는데, 이는 인가 전압이 증가함에 따라 기판에 유입되는 충돌 이온 즉, 산소(Oxygen) 이온(O2+ 나 O+)의 에너지가 공정압력이 낮아 인가 전압에 비례적으로 증가하기 때문이다. 따라서, 충돌이온의 에너지 증가가 루테늄의 표면을 활성화하여 루테늄과 산소라디칼의 반응성을 증가시키고, 최종적으로 RuO4의 형성속도를 증가시킴으로써 루테늄의 식각 속도를 증가시키는 것을 알 수 있다.
도 6은 마이크로웨이브파워에 따른 루테늄의 식각률을 나타낸 도면이다.
도 6을 참조하면, 공정압력 1mtorr, RF 바이어스파워 120Ｗ, O2 5sccm에서 마이크로웨이브파워에 따른 식각률을 알 수 있다. O2플라즈마에서 마이크로웨이브파워 증가에 따라 루테늄의 식각률이 증가하는데, 이는 마이크로웨이브파워가 증가할수록 O2+, O+ 이온들이 활성화되고 낮은 압력에서 이온들의 충돌 확률의 증가로 인해 루테늄과의 반응을 증가시켜 식각생성물의 생성 속도를 증가시킴으로 식각 속도의 증가를 초래하기 때문이다.
도 7은 압력에 따른 식각률 변화를 나타낸 그래프이다.
일반적으로 압력이 증가할수록 전자의 온도는 감소하게 되고 플라즈마 내의 입자들의 충돌은 증가하게 된다. 플라즈마 내의 분해반응(dissociation process) 속도가 증가하게 되어 반응성 라디칼과 원자의 밀도가 증가하고 화학적 식각률이 증가하게 된다.
그러나, 압력이 증가하면 이온화반응(ionization process)이 억제되어 이온의 밀도는 감소하게 되고 플라즈마와 전극 사이의 쉬스(Sheath) 전위차가 감소하며 평균자유행로(mean free path)의 감소에 의한 산란효과가 발생하여 기판 표면으로 가속되는 이온의 에너지가 감소하게 된다.
도 7에서 보는 것처럼, 마이크로웨이브파워 1200Ｗ, RF 바이어스파워 150Ｗ, O2 5sccm 조건에서 공정압력의 변화에 따른 식각률은 압력이 증가함에 따라 감소하는 것을 알 수 있다. 상술한 바와 같이, 식각을 행하는 라디칼들의 평균자유행로(Mean Free Path)가 짧아지고, 기판에 충돌하는 산소 이온의 흐름 감소 및 이온에너지의 충돌 확률 감소로 인하여 루테늄의 식각률은 감소한다.
도 8은 산소유량에 따른 식각률 변화를 나타낸 그래프이다.
도 8을 참조하면, 공정압력 1mtorr, RF 바이어스파워 120Ｗ, 마이크로웨이브파워 1000Ｗ에서 O2 유량에 따른 식각률을 보면, O2가스가 증가함에 따라 루테늄의 식각률이 미량 증가하는 것을 알 수 있다. 이는, O2가스가 증가함에 따라 기판에 유입되는 충돌 이온의 흐름(flux) 및 O 라디칼이 증가하여 루테늄과의 반응을 활성화시키기 때문이다.
식각 후 표면분석을 통하여 식각과정 중의 화합물의 형성 여부를 확인하기 위하여 패터닝을 하지 않은 루테늄을 식각과정과 동일하게 플라즈마에 노출한 후 AES(Auger Electron Spectroscopy)를 통해 표면 스캔을 실시하였다.
도 9는 AES(Auger Electron Spectroscopy)를 통한 루테늄 식각 후의 표면 스캔 결과를 나타내는 그래프이다.
도 9를 참조하면, 루테늄 식각 후 화합물의 형성 여부를 확인할 수 있다. 이때, 식각생성물은 루테늄과 산소 이외에는 나타나지 않았으며 즉, 루테늄과 산소가 반응하여 RuOx화합물이 만들어지는 것을 예측할 수 있다.
또한, 도 10에서 XPS(X-ray Photoelectron Spectroscopy)분석을 통하여 루테늄 막 식각 후 형성된 식각생성물을 알 수 있다. XPS 분석은 다음과 같은 원리를 이용한다. 분석하고자 하는 시료에 X-선을 조사하면 그 시료의 각각의 구성 원자들이 들어온 X-선을 흡수하여 전자를 방출하게 되고, 이때, 튀어 나온 전자를 검출기를 통하여 검출하면 들어간 에너지에서 전자의 결합에너지를 뺀 나머지의 운동에너지를 가지고 튀어나오게 된다. 즉, 운동에너지를 검출함으로써 그 전자의 결합에너지를 얻을 수 있고, 이 결합에너지(Binding energy)는 원소마다 특정값을 가지고 있으므로 그 시료의 구성 성분을 알 수 있다. 또한, 전자의 방출 시에 주위 환경(다른 원자와의 결합여부나 결합의 형태 등)에 따라 약간식의 결합에너지의 움직임이 존재하며 이로부터 화학결합의 형태를 알 수 있다.
도 10은 루테늄 식각 후 표면의 XPS분석 결과를 나타내는 그래프이다.
도 10을 참조하면, O2 플라즈마 하에서 식각한 루테늄의 표면에 휘발성 식각생성물인 RuO8 및 RuO4이 검출된 것을 알 수 있다. 또한, 이들의 표면 잔류량이 매우 작은 것으로부터 식각생성물의 휘발성이 강함을 알 수 있다(예컨대, RuO4의 끓는점이 40℃).
도 11a 내지 도 11c는 식각가스에 의한 루테늄의 표면 거칠기를 나타낸 도면이다.
도 11a는 표면거칠기 RMS가 3Å인 순수한 루테늄(Virgin of Ru)의 이미지이고, 도 11b는 Cl2/O2 혼합가스로 식각되어 표면거칠기 RMS가 3.8∼5Å인 루테늄의 이미지이며, 도 11c는 SF6/O2 혼합가스로 식각되어 표면거칠기 RMS가 5∼6Å인 루테늄의 이미지이다.
도 11a 내지 도 11c를 참조하면, 표면거칠기는 시편에 골고루 나타나고 있음을 확인할 수 있다. Cl2/O2 혼합가스를 사용한 식각한 루테늄의 경우 SF6/O2 혼합가스를 사용하여 식각한 루테늄보다 O2 라디칼이 더 많이 생성되어 루테늄과 O라디칼의 반응이 더욱 왕성하게 일어남으로 인해 휘발성의 식각생성물이 더욱 많이 만들어져 표면의 거칠기가 낮음을 알 수 있다. 따라서, 루테늄식각시 Cl2/O2 의 혼합가스를 사용하는 것이 바람직하다.
도 12는 본 발명의 실시예에 따른 루테늄을 하부전극 및 상부전극으로 사용하는 캐패시터의 형성 방법을 도시한 도면이다.
도 12을 참조하면, 루테늄(Ru)을 사용하여 하부전극(21)을 형성하고, 하부전극(21) 상에 PZT 계열과 BST 계열과 같은 고유전상수를 갖는 유전막(22)을 형성하며, 유전막(22) 상에 루테늄(Ru)을 사용하여 상부전극(23)을 형성한다. 여기서, 하부전극(21)은 평판, 콘케이브 또는 실린더 구조일 수 있으며, 하부전극(21) 및 상부전극(23)으로 사용된 루테늄(Ru)은 각 구조에 맞도록 식각과정이 필수적으로 진행된다.
위와 같은 하부전극(21) 및 상부전극(23)의 식각시에 산소라디칼을 발생시키기 위해 O2 가스에 Cl2 또는 SF6가스를 혼합하여 사용하되, 바람직하게 Cl2/O2 의 혼합가스를 사용함으로써 표면거칠기 증가를 방지한다.
따라서, 루테늄(Ru)의 표면거칠기를 향상시키므로써 누설전류가 억제된 신뢰성이 우수한 캐패시터를 제조할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 본 발명의 실시예에 따른 루테늄의 식각 방법을 도시한 공정도,
도 2는 도 1의 루테늄 식각 공정에 사용하기 위한 식각장치의 일예를 도시한 구성도,
도 3a는 Cl2/O2 혼합가스에서의 Cl2 함량에 따른 루테늄의 식각률을 도시한 도면,
도 3b는 SF6/O2 혼합가스에서의 SF6 함량에 따른 루테늄의 식각률을 도시한 도면,
도 4a는 Cl2/O2 혼합가스에서의 Cl2 함량에 따른 산소라디칼 및 염소라디칼의 강도(농도)를 도시한 도면,
도 4b는 SF6/O2 혼합가스에서의 SF6 함량에 따른 산소라디칼 및 불소라디칼의 강도(농도)를 도시한 도면,
도 5는 RF 바이어스파워에 따른 루테늄의 식각률을 나타낸 도면,
도 6은 마이크로웨이브파워에 따른 루테늄의 식각률을 나타낸 도면,
도 7은 압력에 따른 식각률 변화를 나타낸 그래프,
도 8은 산소유량에 따른 식각률 변화를 나타낸 그래프,
도 9는 AES(Auger Electron Spectroscopy)를 통한 루테늄 식각 후의 표면 스캔 결과를 나타내는 그래프,
도 10은 루테늄 식각 후 표면의 XPS분석 결과를 나타내는 그래프,
도 11a는 표면거칠기 RMS가 3Å인 순수한 루테늄(Virgin of Ru)의 이미지,
도 11b는 Cl2/O2 혼합가스로 식각되어 표면거칠기 RMS가 3.8∼5Å인 루테늄의 이미지,
도 11c는 SF6/O2 혼합가스로 식각되어 표면거칠기 RMS가 5∼6Å인 루테늄의 이미지,
도 12는 본 발명의 실시예에 따른 루테늄을 하부전극 및 상부전극으로 사용하는 캐패시터의 형성 방법을 도시한 도면.

Claims (14)

  1. 산소라디칼을 이용하여 루테늄(Ru)을 식각하는 루테늄 식각 방법.
  2. 제1항에 있어서,
    상기 루테늄의 식각은 산소라디칼을 생성시키는 첨가가스를 포함하는 루테늄식각 방법.
  3. 제2항에 있어서,
    상기 첨가가스는 상기 루테늄의 식각에 사용되는 식각가스의 전체유량의 1％∼10％의 유량을 갖는 루테늄 식각 방법.
  4. 제3항에 있어서,
    상기 첨가가스는 Cl2인 루테늄 식각 방법.
  5. 제3항에 있어서,
    상기 첨가가스는 SF6인 루테늄 식각 방법.
  6. 제1항에 있어서,
    상기 루테늄의 식각은,
    전자싸이클로트론공명(Electron Cyclotron Resonance) 방식의 식각장치를 사용하는 루테늄 식각 방법.
  7. 제6항에 있어서,
    상기 루테늄 식각시,
    공정압력을 1mTorr∼5mTorr, 마이크로웨이브파워(Microwave Power)를 700Ｗ∼1200Ｗ, RF 바이어스파워(Radio Frequency Bial Power)를 100Ｗ∼150Ｗ로 인가하는 루테늄 식각 방법.
  8. 하부전극, 유전막 및 상부전극을 구비한 캐패시터의 제조 방법에 있어서,
    상기 하부전극과 상부전극이 루테늄이고, 상기 하부전극과 상부전극의 식각 시에 산소라디칼을 이용하여 식각하는 캐패시터의 제조 방법.
  9. 제8항에 있어서,
    상기 하부전극과 상부전극의 식각은 산소라디칼을 생성시키는 첨가가스를 포함하는 캐패시터의 제조 방법.
  10. 제9항에 있어서,
    상기 첨가가스는 상기 하부전극과 상부전극에 사용되는 식각가스의 전체유량의 1％∼10％의 유량을 갖는 캐패시터의 제조 방법.
  11. 제10항에 있어서,
    상기 첨가가스는 Cl2인 캐패시터의 제조 방법.
  12. 제10항에 있어서,
    상기 첨가가스는 SF6인 캐패시터의 제조 방법.
  13. 제6항에 있어서,
    상기 하부전극과 상부전극의 식각은,
    전자싸이클로트론공명(Electron Cyclotron Resonance) 방식의 식각장치를 사용하는 캐패시터의 제조 방법.
  14. 제13항에 있어서,
    상기 하부전극과 상부전극의 식각은,
    공정압력을 1mTorr∼5mTorr, 마이크로웨이브파워(Microwave Power)를 700Ｗ∼1200Ｗ, RF 바이어스파워(Radio Frequency Bial Power)를 100Ｗ∼150Ｗ로 인가하는 캐패시터의 제조 방법.
KR1020070111396A 2007-11-02 2007-11-02 루테늄 식각 방법 및 그를 이용한 캐패시터의 제조 방법 KR20090045529A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070111396A KR20090045529A (ko) 2007-11-02 2007-11-02 루테늄 식각 방법 및 그를 이용한 캐패시터의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070111396A KR20090045529A (ko) 2007-11-02 2007-11-02 루테늄 식각 방법 및 그를 이용한 캐패시터의 제조 방법

Publications (1)

Publication Number Publication Date
KR20090045529A true KR20090045529A (ko) 2009-05-08

Family

ID=40855618

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070111396A KR20090045529A (ko) 2007-11-02 2007-11-02 루테늄 식각 방법 및 그를 이용한 캐패시터의 제조 방법

Country Status (1)

Country Link
KR (1) KR20090045529A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013154867A1 (en) * 2012-04-13 2013-10-17 Lam Research Corporation Layer-layer etch of non volatile materials
WO2020159854A1 (en) * 2019-01-28 2020-08-06 Tokyo Electron Limited Photo-assisted chemical vapor etch for selective removal of ruthenium
WO2021080690A1 (en) * 2019-10-21 2021-04-29 Tokyo Electron Limited Methods for etching metal films using plasma processing
WO2021257328A1 (en) * 2020-06-15 2021-12-23 Lam Research Corporation Method for cleaning a chamber

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013154867A1 (en) * 2012-04-13 2013-10-17 Lam Research Corporation Layer-layer etch of non volatile materials
WO2020159854A1 (en) * 2019-01-28 2020-08-06 Tokyo Electron Limited Photo-assisted chemical vapor etch for selective removal of ruthenium
WO2021080690A1 (en) * 2019-10-21 2021-04-29 Tokyo Electron Limited Methods for etching metal films using plasma processing
WO2021257328A1 (en) * 2020-06-15 2021-12-23 Lam Research Corporation Method for cleaning a chamber

Similar Documents

Publication Publication Date Title
Nagai et al. Behavior of atomic radicals and their effects on organic low dielectric constant film etching in high density N 2/H 2 and N 2/NH 3 plasmas
US7718080B2 (en) Electronic beam processing device and method using carbon nanotube emitter
US6228775B1 (en) Plasma etching method using low ionization potential gas
KR100792018B1 (ko) 플라즈마에칭방법
TWI226086B (en) Two stage etching of silicon nitride to form a nitride spacer
CN1271871A (zh) 镶嵌腐蚀方法中各向异性氮化物的腐蚀工艺
US20010016226A1 (en) Method for preparing the surface of a dielectric
US20090288603A1 (en) Plasma and electron beam etching device and method
TW202036665A (zh) 在選擇性地蝕刻氮化矽間隔物期間改進輪廓控制之方法
KR20090045529A (ko) 루테늄 식각 방법 및 그를 이용한 캐패시터의 제조 방법
JP2011529275A (ja) 重いハロゲン化合物を用いたイオン注入
Reyes-Betanzo et al. Silicon nitride etching in high-and low-density plasmas using SF 6/O 2/N 2 mixtures
Kuo et al. Mechanistic study of ultralow k-compatible carbon dioxide in situ photoresist ashing processes. I. Process performance and influence on ULK material modification
Shimmura et al. Mitigation of accumulated electric charge by deposited fluorocarbon film during SiO 2 etching
Lee et al. Characteristics of high aspect ratio SiO2 etching using C4H2F6 isomers
KR101509312B1 (ko) 탄소 주입 동안 이온 소스 수명의 연장 및 이온 소스 성능의 개선을 위한 조성물
Kim et al. Improvement in electrical insulating properties of 10-nm-thick Al 2 O 3 film grown on Al/TiN/Si substrate by remote plasma annealing at low temperatures
CN110571150B (zh) 高深宽比开口的刻蚀方法及半导体器件
US20070202704A1 (en) Method for etching platinum and method for fabricating capacitor using the same
Joubert et al. Towards new plasma technologies for 22nm gate etch processes and beyond
Kim et al. Study on the etching damage characteristics of PZT thin films after etching in Cl-based plasma
Yang et al. Temperature dependence on dry etching of Al 2 O 3 thin films in BCl 3/Cl 2/Ar plasma
KR20070089573A (ko) 백금 식각 방법 및 그를 이용한 캐패시터의 제조 방법
Imai et al. Photoresist selectivity mechanism in SiO 2 etching by inductively coupled plasma using fluorocarbon gases
Mathad et al. Plasma processing for silicon-based integrated circuits

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application