KR20070089573A - 백금 식각 방법 및 그를 이용한 캐패시터의 제조 방법 - Google Patents

백금 식각 방법 및 그를 이용한 캐패시터의 제조 방법 Download PDF

Info

Publication number
KR20070089573A
KR20070089573A KR1020060097893A KR20060097893A KR20070089573A KR 20070089573 A KR20070089573 A KR 20070089573A KR 1020060097893 A KR1020060097893 A KR 1020060097893A KR 20060097893 A KR20060097893 A KR 20060097893A KR 20070089573 A KR20070089573 A KR 20070089573A
Authority
KR
South Korea
Prior art keywords
platinum
etching
gas
etched
mixed gas
Prior art date
Application number
KR1020060097893A
Other languages
English (en)
Inventor
신수범
안현
정중택
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to US11/647,644 priority Critical patent/US20070202704A1/en
Publication of KR20070089573A publication Critical patent/KR20070089573A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 펜스결함이나 테이퍼링이 발생되지 않고, 표면거칠기가 개선되는 백금 식각 방법 및 그를 이용한 캐패시터의 제조 방법을 제공하기 위한 것으로, 본 발명의 백금 식각 방법은 불소함유가스(SF6)와 비활성가스(Ar)를 혼합한 혼합가스를 사용하여 백금(Pt)을 식각하는 것을 특징으로 하고, 상술한 본 발명은 휘발성이 강한 백금불화화합물을 형성하도록 SF6 가스를 혼합한 SF6/Ar 혼합가스를 사용하여 백금을 식각하므로써 펜스결함이나 테이퍼링이 발생되지 않는 우수한 패턴 형상의 백금을 얻을 수 있는 효과가 있다. 또한, 본 발명은 SF6/Ar 혼합가스를 사용하여 백금을 식각하므로써 표면거칠기가 개선된 백금을 얻을 수 있고, 이를 캐패시터의 전극으로 사용하므로써 누설전류가 억제된 신뢰성 높은 캐패시터를 구현할 수 있는 효과가 있다.
백금, ECR, 플라즈마, 마이크로웨이브파워, 펜스결함, 테이퍼링

Description

백금 식각 방법 및 그를 이용한 캐패시터의 제조 방법{METHOD FOR ETCHING PLATINUM AND METHOD FOR FABRICATING CAPACITOR USING THE SAME}
도 1a는 종래기술에 따른 백금 식각시 발생된 펜스결함을 나타낸 사진.
도 1b는 종래기술에 따른 백금 식각시 발생된 테이퍼링을 나타낸 사진.
도 2는 본 발명의 실시예에 따른 백금의 식각 방법을 도시한 공정도.
도 3은 도 2의 백금 식각 공정에 사용하기 위한 식각장치의 구성도를 도시한 도면.
도 4a는 Cl2/Ar 혼합가스에서의 Cl2 함량에 따른 백금의 식각률을 도시한 도면.
도 4b는 SF6/Ar 혼합가스에서의 SF6 함량에 따른 백금의 식각률을 도시한 도면.
도 5는 SF6/Ar 혼합가스에서의 SF6 함량에 따른 아르곤이온 및 불소라디칼의 강도를 도시한 도면.
도 6은 압력에 따른 식각률 변화를 나타낸 그래프.
도 7은 마이크로웨이브파워에 따른 백금의 식각률을 나타낸 도면.
도 8은 RF 바이어스파워에 따른 백금이 식각률을 나타낸 도면.
도 9a는 Cl2/Ar 가스를 이용한 백금의 식각단면을 나타낸 사진.
도 9b는 SF6/Ar 가스를 이용한 백금의 식각단면을 나타낸 사진.
도 10a는 Cl2/Ar 혼합가스로 식각된 백금의 표면거칠기를 도시한 그래프.
도 10b는 SF6/Ar 혼합가스로 식각된 백금의 표면거칠기를 도시한 그래프.
도 11a 내지 도 11c는 식각된 백금 표면의 AFM 이미지.
도 12a는 Cl2/Ar 혼합가스로 식각된 백금 표면의 XPS 스펙트럼(Spectrum).
도 12b 및 도 12c는 SF6/Ar 혼합가스로 식각된 백금 표면의 XPS 스펙트럼.
도 13은 본 발명의 실시예에 따른 백금을 하부전극 및 상부전극으로 사용하는 캐패시터의 형성 방법을 도시한 도면.
본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 백금전극의 식각 방법에 관한 것이다.
현재까지는 메모리소자의 캐패시터용 유전막으로 실리콘산화막(SiO2, 유전상수=3.9)나 ON(Oxide-Nitride), ONO(Oxide-Nitride-Oxide, 유전상수 7∼8)를 사용하였으나, 유전막 두께의 급격한 축소로 말미암아 더 이상 기존의 유전막을 사용할 수가 없게 되었고, 더 큰 유전상수값을 가지는 물질을 필요로 하게 되었다.
이러한 기술장벽을 넘기 위해서는 유효산화막두께가 2nm 이하에서도 우수한 물성을 가지는 유전막과 이에 적합한 공정기술의 개발이 뒤따라야 하는데 이러한 물성을 갖고 있는 유전막으로는 고유전상수를 갖는 PZT 계열과 BST 계열이 있다.
이와 같은 고유전 박막을 캐패시터 재료로 사용할 경우 전극에 관련된 문제점들이 발생하는데, 이는 전극의 특성이 실제 캐패시터의 특성을 좌우하기 때문이다.
이러한 고유전 박막들은 스퍼터나 CVD(Chemical Vapor Deposition)에 의해 형성되는데, 박막의 형성이 산소 분위기에서 이루어지므로 실리콘을 전극 재료를 사용하면 표면에 실리콘산화막(SiO2)과 같은 계면산화막이 형성되어 유전상수값의 저하를 초래하게 된다.
그러므로, 전극 재료로서 실리콘을 대신하여 산화되지 않거나 산화되어도 전도성을 가지는 물질이 필요하게 되어, 유전막에 관한 연구와 더불어 고유전율 박막에 적합한 전극에 관한 연구도 활발히 진행되고 있다.
DRAM에 있어서 하부전극의 치수(Critical Dimension; CD)가 소자의 최소 치수가 되기 때문에 하부전극의 식각이 중요하므로, 치수 제어성이 좋고 동시에 수직에 가까운 형상이 얻어지는 식각기술이 요구된다.
최근에 주로 캐패시터의 전극 재료로 사용되는 백금의 경우 비저항이 1.05×10-4Ω/cm2으로 작아서 소자의 동작속도 측면에서 우수한 특성을 나타내고 있으며 고융점 금속으로 뛰어난 열적 안정성을 가지고 쉽게 산화되지 않으므로 계면산화막을 형성하지 않아서 BST 계열의 고유전박막의 전극 재료로 매우 우수한 성질을 가지고 있다.
백금 전극의 장점 중의 하나는 일함수가 5.4eV 로서 다른 전극에 비해 매우 크므로 전자의 흐름에 대한 높은 계면 전위장벽 형성이 가능하다. PZT나 BST는 일반적으로 P형 전기 전도도를 가지는 것으로 알려져 있으나 표면은 N형으로 전이되어 있다. 그러므로 이러한 고유전막들이 백금과 접촉하게 되면 전자의 이동에 대한 에너지 장벽을 계면에 형성하게 되어 누설전류를 감소시킬 수 있는 장점이 있다.
DRAM 캐패시터의 전극으로는 백금(Pt)을 주로 사용할 때, 백금의 식각은 일반적으로 염소(Chlorine) 계열의 가스 또는 염소 계열의 플라즈마를 많이 사용하고 있다. 즉, 물리적인 스퍼터링에 의한 식각이 주로 사용되고 있다.
그러나, 캐패시터의 전극으로 백금을 사용할 경우 다음과 같은 문제가 존재한다.
먼저, 식각 형상이 테이퍼링(tapering)되거나 식각단면에 펜스 결함(fense defect)이 발생하는 문제가 있다.
백금(Pt)은 화학적으로 매우 안정한 물질이며 식각부산물이 쉽게 형성되지 않고 형성된 식각부산물도 낮은 휘발성으로 인하여 백금의 식각측면에 재증착(Redeposition)되어 펜스결함이나 테이퍼링을 만들게 된다.
도 1a는 종래기술에 따른 백금 식각시 발생된 펜스결함을 나타낸 사진이고, 도 1b는 종래기술에 따른 백금 식각시 발생된 테이퍼링을 나타낸 사진이다.
도 1a 및 도 1b의 결과는 백금을 Cl2/Ar의 혼합가스를 이용한 식각후의 결과이다.
다음으로, 백금 식각시에 Cl2/Ar을 사용하면, 표면거칠기가 매우 나빠지는 문제가 있다.
캐패시터의 전극 형성시 표면거칠기(Surface roughness)는 전극 성질에 있어서 매우 중요한데 이는 거칠기가 클수록 유전막과의 전극 계면에서 누설전류를 초래하여 소자특성을 저하시키게 된다.
일반적으로 누설전류는 계면에서의 트랩 자리(Trap site)에 의해 전자들이 포획되면서 증가하게 되는데 표면이 거칠수록 이러한 트랩자리의 수를 증가시킨다.
따라서, 전극의 부드러운 표면(Smooth surface)은 소자특성에 있어서 매우 중요하다고 볼 수 있다.
백금을 식각할 때 사용되는 Cl2/Ar는 표면거칠기값이 좋지 않아 누설전류의 원인이 되는 문제가 있다. Cl2/Ar으로 식각된 백금의 경우는 표면에 비휘발성물질들이 축적되면서 표면거칠기가 증가되는 것으로 판단된다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 펜스결함이나 테이퍼링이 발생되지 않고, 표면거칠기가 양호한 반도체소자의 백금 식각 방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 백금(Pt)을 하부전극 및 상부전극으로 사용하는 캐패시터의 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 백금 식각 방법은 불소함유가스와 비활성가스를 혼합한 혼합가스를 사용하여 백금(Pt)을 식각하는 것을 특징으로 하고, 상기 불소함유가스는 SF6 가스이고, 상기 비활성가스는 Ar 가스인 것을 특징으로 하며, 상기 백금의 식각은 전자싸이클로트론공명(Electron Cyclotron Resonance) 방식의 식각장치를 사용하되, 공정 압력을 1∼5mTorr, 마이크로웨이브파워(Microwave power)를 700∼1200W, RF 바이어스파워(Radio Frequency bias power)를 100∼150W으로 설정하는 것을 특징으로 한다.
그리고, 캐패시터의 제조 방법은 하부전극, 유전막 및 상부전극을 구비한 캐패시터의 제조 방법에 있어서, 상기 하부전극과 상부전극이 백금이고, 상기 하부전극과 상부전극의 식각시에 불소함유가스와 비활성가스를 혼합한 혼합가스를 사용하여 식각하는 것을 특징으로 하며, 상기 불소함유가스는 SF6 가스이고, 상기 비활성가스는 Ar 가스인 것을 특징으로 하며, 상기 백금의 식각은 전자싸이클로트론공명(Electron Cyclotron Resonance) 방식의 식각장치를 사용하되, 공정 압력을 1∼5mTorr, 마이크로웨이브파워(Microwave power)를 700∼1200W, RF 바이어스파워(Radio Frequency bias power)를 100∼150W으로 설정하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
후술하는 실시예는 종래기술에서의 백금식각은 염소계 플라즈마를 사용하여 물리적인 스퍼터링에 의한 식각이었으나, 본 발명에서는 PtF6 화합물의 끓는점이 58℃로서 높은 휘발성 식각부산물을 만들어낼 수 있는 사실에 착안하여 불소함유가스(예, SF6 가스)를 도입하여 백금과의 화학반응을 유도하여 즉, 화학적식각을 통해 백금을 식각하고자 한다.
표1은 염소계 화합물과 백금불화화합물의 녹는점(Melting point)을 나타낸 표이다.
화합물 녹는점(MP, ℃)
IrCl2 773
IrCl3 703
IrF6 44
IrI4 100
PtBr2 250
PtCl2 180
PtCl4 370
PtCl3 435
PtF6 58
PtI2 360
PtI4 130
PtI3 270
표1에 따르면, 백금과 Cl의 화합물에 비해 백금과 불소의 화합물(백금불화합물)이 녹는점이 현저히 낮기 때문에 휘발성이 더 강함을 알 수 있다.
도 2는 본 발명의 실시예에 따른 백금의 식각 방법을 도시한 공정도이다.
도 2에 도시된 바와 같이, 백금의 식각공정은 소정 공정이 완료된 웨이퍼 상부에 백금을 형성한 후, 백금이 형성된 웨이퍼를 식각장치(예, 전자싸이클로트론공명(Electron Cyclotron Resonance) 식각장치)의 챔버 내부에 로딩시키고, 챔버 내부에서 불소함유가스인 SF6 가스와 비활성가스인 아르곤(Ar) 가스의 혼합가스(SF6/Ar)를 이용하여 식각한다. 더불어, 식각시에는 압력(Pressure), 마이크로웨이브파워(Micro Wave Power) 및 RF(Radio Frequency) 바이어스파워(Bias power)를 적절히 조절하므로써 펜스 결함 또는 테이퍼링이 최소화된 결과를 얻는다. 그리고, SF6/Ar의 혼합가스를 이용하여 백금을 식각하면, 백금과 반응하여 휘발성 물질을 만들고, 잔류물들(Residue)이 표면에 거의 축적되지 않아 표면거칠기가 증가하지 않는다.
도 3은 도 2의 백금 식각 공정에 사용하기 위한 식각장치의 일예를 도시한 구성도로서, 전자사이클로트론공명(ECR) 방식의 식각장치를 나타내고 있다.
도 3을 참조하면, 2.45GHz의 마이크로웨이브 파워(Microwave power)를 이용하며, 발생된 마이크로웨이브가 875 가우스(Gauss)의 자기장과 공명을 이뤄 고밀도의 플라즈마를 형성시키고, 기판 바이어스인 13.56MHz-RF 바이어스파워(RF Bias power)에 의해 웨이퍼 주위에 전기장을 형성시키며 식각공정을 진행하는 전자싸이클로트론공명(Electron Cyclotron Resonance; ECR) 방식이다. 여기서, 펌프(Pump), 마이크로웨이브파워 발생기, 가스주입라인, 로드락 챔버(Load rock chamber) 등은 편의상 생략하기로 한다.
본 발명은 전자싸이클로트론공명(ECR) 방식의 식각장치를 이용하는 것이나, 전자싸이클로트론공명(ECR) 식각장치의 구조는 잘 알려진 구조들을 사용할 수도 있다.
도 3에서, 마이크로웨이브 파워와 RF 바이어스파워의 독립적인 조절이 가능한 이 시스템으로 각각의 변수 조절을 통해 최적의 백금 식각 특성을 얻을 수 있다.
바람직하게, 전자싸이클로트론공명(ECR) 방식의 식각장치를 사용하여 백금을 식각할 때, SF6와 아르곤(Ar)의 혼합가스(SF6/Ar)를 사용하되 혼합가스에서 SF6의 유량을 적어도 50% 이상으로 설정하고, 백금 식각시 공정압력을 1∼5mTorr으로 설정하며, 마이크로웨이브파워를 700∼1200W으로 설정하고, RF 바이어스파워를 100∼150W으로 설정한다. 한편, 혼합가스(SF6/Ar)의 총 유량은 8sccm으로 사용한다.
실제 테스트를 통하여 SF6/Ar(본 발명)과 Cl2/Ar(종래기술) 가스에 대한 백금의 식각률을 살펴보면 다음과 같다.
본 발명에서처럼 SF6/Ar 가스로 백금을 식각하는 경우 식각률이 150Å으로 측정되는 반면, Cl2/Ar 가스로 식각한 경우에는 최고 60Å의 식각률에 지나지 않는다. 결국, SF6/Ar 가스로 백금을 식각하는 경우가 Cl2/Ar 가스로 식각한 경우에 비해 2.5배 정도 높은 식각률을 나타낸다.
Cl2/Ar 가스에서는 Cl2 첨가비 50%에서 최대 식각률을 나타내고 이후에서는 감소하는 것을 보이고 있는데, 이는 Cl2이 많이 첨가되면서 Cl 라디칼이 백금과 반응하여 비휘발성물질(PtClx)을 형성하게 되고, 이러한 비휘발성 물질들이 백금의 식각 표면에 더욱 많이 축적되면서 식각을 방해하여 펜스결함, 테이퍼링 또는 표면거칠기 증가를 발생시킨다. 예컨대, 비휘발성물질로는 PtCl2, PtCl4, PtCl3 등이 있다.
도 3의 전자싸이클로트론공명 식각 시스템에서는 아르곤만으로는 백금을 식각할 수 없기 때문에 아르곤이 많이 첨가되는 경우에서도 백금의 식각률이 증가하지 않는다. 이러한 것을 볼 때, 아르곤 가스는 백금의 식각에 직접적으로 영향을 주지 못한 것으로 판단된다. 일반적으로 아르곤 가스는 물리적 식각에 기여하는 것으로 알려져 있고, 이러한 결과를 통하여 물리적 스퍼터링에 의한 식각만으로는 백금의 식각률을 높일 수 없다는 것을 보여주고 있다.
도 4a는 Cl2/Ar 혼합가스에서의 Cl2 함량에 따른 백금의 식각률을 도시한 도면이고, 도 4b는 SF6/Ar 혼합가스에서의 SF6 함량에 따른 백금의 식각률을 도시한 도면이다.
도 4b를 참조하면, SF6/Ar 가스를 사용한 식각률 결과에서는 SF6 가스의 함량이 증가됨에 따라 백금의 식각률이 증가함을 알 수 있는데, 이는 SF6 가스가 첨가됨에 따라 휘발성을 띄는 백금불화화합물(Platinum fluoride compound)들이 형성되어 식각률이 증가하는 것이다.
이와 같은 예측은 OES(Optical Emission Spectroscopy)를 통한 플라즈마 분석을 통해 SF6/Ar 가스 조성비에 따른 아르곤 이온과 불소(F radical)의 강도(intensity) 변화로써 확인할 수 있다.
도 5는 SF6/Ar 혼합가스에서의 SF6 함량에 따른 아르곤이온 및 불소라디칼의 강도를 도시한 도면이다.
도 5를 참조하면, SF6 가스가 증가함에 따라 불소 라디칼의 강도는 증가하고, 아르곤 이온의 강도는 상대적으로 감소하였음을 알 수 있다. 아르곤은 백금 표면에 물리적으로 손실을 주고 손실을 받은 사이트(Site)에 불소(F)가 반응하여 활성화되는 것을 도와주어 식각률 증가에 영향을 준 것이다.
SF6/Ar가스 조성비 50% 미만(Ar가스가 더 많음)에서는 아르곤의 이온강도가 증가하였지만 불소 라디칼의 강도가 많이 줄어들게 되어 화학적 식각이 감소하여 전체 식각률이 감소한다. 반면에 SF6/Ar 가스 조성비 50% 이상(SF6 가스가 더 많음)에서는 아르곤 이온 강도는 감소하지만 불소라디칼의 증가로 인하여 화학적 식각이 증가되어 전체 식각률이 증가하며, 백금의 식각에 있어서는 화학적 식각이 물리적 식각보다 지배적으로 일어나야한다.
도 6은 압력에 따른 식각률 변화를 나타낸 그래프이다.
일반적으로 압력이 증가할수록 전자의 온도는 감소하게 되고 플라즈마 내의 입자들의 충돌은 증가하게 된다. 플라즈마 내의 분해반응(dissociation process) 속도가 증가하게 되어 반응성 라디칼과 원자의 밀도가 증가하고 화학적 식각률이 증가하게 된다.
그러나, 압력이 증가하면 이온화반응(ionization process)이 억제되어 이온의 밀도는 감소하게 되고 플라즈마와 전극 사이의 쉬스(Sheath) 전위차가 감소하며 평균자유행로(mean free path)의 감소에 의한 산란효과가 발생하여 기판 표면으로 가속되는 이온의 에너지가 감소하게 된다.
도 6에서 보는 것처럼, 5mTorr 이상에서는 이온의 평균자유행로의 감소로 백금을 스퍼터링하는데 충분한 에너지를 가지는 이온의 밀도가 감소하게 되고, 식각부산물이 챔버 외부로 원활히 배출되지 못하면서 식각률이 감소하였음을 알 수 있다.
도 7은 마이크로웨이브파워에 따른 백금의 식각률을 나타낸 도면이다.
도 7을 참조하면, 마이크로웨이브파워에 따라서는 식각률에 큰 변화를 볼 수는 없었는데, 마이크로웨이브파워 700W 이상에서는 식각에 필요한 라디칼이 충분히 형성되기 때문이다.
도 8은 RF 바이어스파워에 따른 백금이 식각률을 나타낸 도면이다.
도 8을 참조하면, RF 바이어스파워가 증가함에 따라서는 식각률이 증가하는 것을 알 수 있다. 일반적으로 RF 전력을 증가시키면 플라즈마의 밀도가 증가하여 입사하는 이온의 플럭스를 증가시켜 식각률의 증가를 가져올 수 있게 된다.
전술한 바와 같은 식각특성을 이용하여 백금의 식각 단면을 관찰한 결과가 도 9a 및 도 9b에 도시되어 있다.
도 9a는 Cl2/Ar 가스를 이용한 백금의 식각단면을 나타낸 사진이고, 도 9b는 SF6/Ar 가스를 이용한 백금의 식각단면을 나타낸 사진이다.
도 9a 및 도 9b를 살펴보면, SF6/Ar 가스로 식각한 경우 Cl2/Ar 가스로 식각한 백금에 비해 측벽기울기 70°이상의 우수한 패턴 형상을 얻을 수 있다. 즉, 테이퍼링이 감소함을 알 수 있다.
다음으로, 백금의 표면거칠기를 비교하기로 한다.
도 10a는 Cl2/Ar 혼합가스로 식각된 백금의 표면거칠기를 도시한 그래프이고, 도 10b는 SF6/Ar 혼합가스로 식각된 백금의 표면거칠기를 도시한 그래프이다. 도 10a 및 도 10b의 결과는, 혼합가스의 총유량을 8sccm으로 하고, 마이크로웨이브파워를 1200W, RF 바이어스파워를 150W, 공정압력을 1mTorr로 한 경우이다. 그리고, 표면거칠기는 AFM(Atomic Force Microscope)을 이용하여 RMS(Root Mean Square)로 나타낸다. 그리고, 도 10a의 그래프는 Cl2 함량에 따른 표면거칠기 변화를 도시한 것이고, 도 10b의 그래프는 SF6의 함량에 따른 표면거칠기 변화를 도시한 것이다.
도 10a 및 도 10b를 대비하여 보면, Cl2/Ar 혼합가스로 식각된 백금의 표면거칠기보다 SF6/Ar 혼합가스로 식각된 백금의 표면거칠기가 더 낮은 값을 나타내고 있다.
즉, Cl2/Ar 혼합가스로 식각된 백금의 표면거칠기는 17∼23Å으로 높게 관찰되고 있으나, SF6/Ar 혼합가스로 식각된 백금의 표면거칠기는 3∼5Å 수준으로 낮게 관찰되고 있다.
도 11a 내지 도 11c는 식각된 백금 표면의 AFM 이미지이다. 도 11a는 표면거칠기 RMS가 2∼3Å인 순수한 백금(Virgin of Pt)의 이미지이고, 도 11b는 Cl2/Ar 혼합가스로 식각되어 표면거칠기 RMS가 17∼23Å인 백금의 이미지이며, 도 11c는 SF6/Ar 혼합가스로 식각되어 표면거칠기 RMS가 3∼5.5Å인 백금의 이미지이다.
도 11a 내지 도 11c를 참조하면, 표면거칠기는 시편에 골고루 나타나고 있음을 확인할 수 있다.
도 10a 및 도 10b, 도 11a 내지 도 11c에 따르면, Cl2/Ar 혼합가스로 식각된 백금의 경우 표면거칠기 RMS가 17∼23Å로 높게 나타나는 이유는 백금 표면에 비휘발성 화합물들이 축적되면서 표면거칠기가 증가하기 때문이다.
이에 반해, SF6/Ar 혼합가스로 식각된 백금의 경우는, 백금과 반응하여 휘발성 화합물이 만들어지고, 이러한 휘발성 화합물들이 표면에 축적되지 않기 때문에 표면거칠기가 낮게 나타난다.
식각 후 표면분석을 통하여 식각과정 중의 화합물의 형성 여부를 확인하기 위하여 패터닝을 하지 않은 백금을 식각과정과 동일하게 플라즈마에 노출한 후 XPS(X-ray Photoelectron Spectroscopy) 분석을 하였다. XPS 분석은 다음과 같은 원리를 이용한다. 분석하고자 하는 시료에 X-선을 조사하면 그 시료의 각각의 구성 원자들이 들어온 X-선을 흡수하여 전자를 방출하게 되고, 이때, 튀어 나온 전자를 검출기를 통하여 검출하면 들어간 에너지에서 전자의 결합에너지를 뺀 나머지의 운동에너지를 가지고 튀어나오게 된다. 즉, 운동에너지를 검출함으로써 그 전자의 결합에너지를 얻을 수 있고, 이 결합에너지(Binding energy)는 원소마다 특정값을 가지고 있으므로 그 시료의 구성 성분을 알 수 있다. 또한, 전자의 방출 시에 주위 환경(다른 원자와의 결합여부나 결합의 형태 등)에 따라 약간식의 결합에너지의 움직임이 존재하며 이로부터 화학결합의 형태를 알 수 있다.
XPS 분석 결과는 도 12a 내지 도 12c에 도시되어 있다.
도 12a는 Cl2/Ar 혼합가스로 식각된 백금 표면의 XPS 스펙트럼(Spectrum)이고, 도 12b및 도 12c는 SF6/Ar 혼합가스로 식각된 백금 표면의 XPS 스펙트럼이다.
도 12a를 참조하면 Cl2/Ar 혼합가스로 식각한 경우에는 'Cl 2p'의 피크(peak)가 확인되었고, SF6/Ar 혼합가스로 식각한 경우에는 좁은 스캔(narrow scan)에서 'F 1s'의 피크가 비교적 약하게 나타나고 있다(도 12b 참조).
그리고, 도 12c에서 'S 2p'의 피크는 거의 발견되지 않음을 알 수 있는데, 이는 황(Sulfur)이 표면에서 백금과 반응한 이후에 휘발되기 때문이다.
도 12a 내지 도 12c의 결과로부터 SF6/Ar 혼합가스로 식각한 경우에는, 백금 표면에 불소 피크가 약하게 나타나는 것으로 미루어 볼 때, 휘발성이 강한 백금불화화합물이 생성됨을 알 수 있다.
결국, SF6 가스가 백금 식각에 기여하여 휘발성 화합물들을 만들어내므로 표면거칠기가 증가하지 않은 것이다.
도 13은 본 발명의 실시예에 따른 백금을 하부전극 및 상부전극으로 사용하는 캐패시터의 형성 방법을 도시한 도면이다.
도 13을 참조하면, 백금(Pt)을 사용하여 하부전극(21)을 형성하고, 하부전극(21) 상에 PZT 계열과 BST 계열과 같은 고유전상수를 갖는 유전막(22)을 형성하며, 유전막(22) 상에 백금(Pt)을 사용하여 상부전극(23)을 형성한다. 여기서, 하부전극(21)은 평판, 콘케이브 또는 실린더 구조일 수 있으며, 하부전극(21) 및 상부전극(23)으로 사용된 백금(Pt)은 각 구조에 맞도록 식각과정이 필수적으로 진행된다.
위와 같은 하부전극(21) 및 상부전극(23)의 식각시에 불소함유가스인 SF6 가스와 비활성가스인 아르곤(Ar) 가스의 혼합가스를 사용하여 식각하므로써, 테이퍼링, 펜스결함 또는 표면거칠기 증가를 방지한다.
따라서, 백금(Pt)의 식각 특성(테이퍼링, 펜스결함, 표면거칠기)을 향상시키므로써 누설전류가 억제된 신뢰성이 우수한 캐패시터를 제조할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여 야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 휘발성이 강한 백금불화화합물을 형성하도록 SF6 가스를 혼합한 SF6/Ar 혼합가스를 사용하여 백금을 식각하므로써 펜스결함이나 테이퍼링이 발생되지 않는 우수한 패턴 형상의 백금을 얻을 수 있는 효과가 있다.
또한, 본 발명은 SF6/Ar 혼합가스를 사용하여 백금을 식각하므로써 표면거칠기가 개선된 백금을 얻을 수 있고, 이를 캐패시터의 전극으로 사용하므로써 누설전류가 억제된 신뢰성 높은 캐패시터를 구현할 수 있는 효과가 있다.

Claims (10)

  1. 불소함유가스와 비활성가스를 혼합한 혼합가스를 사용하여 백금(Pt)을 식각하는 백금 식각 방법.
  2. 제1항에 있어서,
    상기 불소함유가스는 SF6 가스이고, 상기 비활성가스는 Ar 가스인 백금 식각 방법.
  3. 제2항에 있어서,
    상기 혼합가스에서 상기 SF6 가스의 유량을 적어도 50% 이상으로 하는 백금 식각 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 백금의 식각은,
    전자싸이클로트론공명(Electron Cyclotron Resonance) 방식의 식각장치를 사 용하는 백금 식각 방법.
  5. 제4항에 있어서,
    상기 백금 식각시,
    공정 압력을 1∼5mTorr, 마이크로웨이브파워(Microwave power)를 700∼1200W, RF 바이어스파워(Radio Frequency bias power)를 100∼150W으로 설정하는 백금 식각 방법.
  6. 하부전극, 유전막 및 상부전극을 구비한 캐패시터의 제조 방법에 있어서,
    상기 하부전극과 상부전극이 백금이고, 상기 하부전극과 상부전극의 식각시에 불소함유가스와 비활성가스를 혼합한 혼합가스를 사용하여 식각하는 캐패시터의 제조 방법.
  7. 제6항에 있어서,
    상기 불소함유가스는 SF6 가스이고, 상기 비활성가스는 Ar 가스인 캐패시터의 제조 방법.
  8. 제7항에 있어서,
    상기 혼합가스에서 상기 SF6 가스의 유량을 적어도 50% 이상으로 하는 캐패시터의 제조 방법.
  9. 제6항 내지 제8항 중 어느 한 항에 있어서,
    상기 백금의 식각은,
    전자싸이클로트론공명(Electron Cyclotron Resonance) 방식의 식각장치를 사용하는 캐패시터의 제조 방법.
  10. 제9항에 있어서,
    상기 백금 식각시,
    공정 압력을 1∼5mTorr, 마이크로웨이브파워(Microwave power)를 700∼1200W, RF 바이어스파워(Radio Frequency bias power)를 100∼150W으로 설정하는 캐패시터의 제조 방법.
KR1020060097893A 2006-02-28 2006-10-09 백금 식각 방법 및 그를 이용한 캐패시터의 제조 방법 KR20070089573A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/647,644 US20070202704A1 (en) 2006-02-28 2006-12-29 Method for etching platinum and method for fabricating capacitor using the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060019654 2006-02-28
KR20060019654 2006-02-28

Publications (1)

Publication Number Publication Date
KR20070089573A true KR20070089573A (ko) 2007-08-31

Family

ID=38614546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060097893A KR20070089573A (ko) 2006-02-28 2006-10-09 백금 식각 방법 및 그를 이용한 캐패시터의 제조 방법

Country Status (1)

Country Link
KR (1) KR20070089573A (ko)

Similar Documents

Publication Publication Date Title
Standaert et al. High density fluorocarbon etching of silicon in an inductively coupled plasma: Mechanism of etching through a thick steady state fluorocarbon layer
Donnelly et al. Plasma etching: Yesterday, today, and tomorrow
US6797189B2 (en) Enhancement of silicon oxide etch rate and nitride selectivity using hexafluorobutadiene or other heavy perfluorocarbon
CN101536155B (zh) 一种具有原位背侧聚合物去除的等离子体蚀刻工艺
KR100792018B1 (ko) 플라즈마에칭방법
TWI226086B (en) Two stage etching of silicon nitride to form a nitride spacer
Kuo et al. Influence of C4F8/Ar-based etching and H2-based remote plasma ashing processes on ultralow k materials modifications
Oehrlein et al. Surface science issues in plasma etching
US6392280B1 (en) Metal gate with PVD amorphous silicon layer for CMOS devices and method of making with a replacement gate process
JP4024636B2 (ja) 有機系絶縁膜のエッチング方法及び半導体装置の製造方法
Yang et al. Dry Etching of Al 2 O 3 Thin Films in O 2/BCl 3/Ar Inductively Coupled Plasma
Chen et al. Investigation of etching properties of HfO based high-K dielectrics using inductively coupled plasma
Kuo et al. Mechanistic study of ultralow k-compatible carbon dioxide in situ photoresist ashing processes. I. Process performance and influence on ULK material modification
JP2008004841A (ja) 半導体装置及び半導体装置の製造方法
Vallier et al. Chemical topography analyses of silicon gates etched in HBr/Cl 2/O 2 and HBr/Cl 2/O 2/CF 4 high density plasmas
TWI423331B (zh) 電漿處理方法
JP2011529275A (ja) 重いハロゲン化合物を用いたイオン注入
KR20090045529A (ko) 루테늄 식각 방법 및 그를 이용한 캐패시터의 제조 방법
WO2000059021A1 (en) Enhancement of silicon oxide etch rate and substrate selectivity with xenon addition
Shimmura et al. Mitigation of accumulated electric charge by deposited fluorocarbon film during SiO 2 etching
Chiu et al. Characterization of titanium nitride etch rate and selectivity to silicon dioxide in a Cl 2 helicon-wave plasma
Kim et al. Reduced amount of contamination particle generated by CF4/Ar/O2 plasma corrosion of Y2O3 materials: Influence of defluorination process
Foucher et al. Design of notched gate processes in high density plasmas
KR20070089573A (ko) 백금 식각 방법 및 그를 이용한 캐패시터의 제조 방법
Kim et al. Improvement in electrical insulating properties of 10-nm-thick Al2O3 film grown on Al/TiN/Si substrate by remote plasma annealing at low temperatures

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application