KR100351906B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100351906B1
KR100351906B1 KR1020000068110A KR20000068110A KR100351906B1 KR 100351906 B1 KR100351906 B1 KR 100351906B1 KR 1020000068110 A KR1020000068110 A KR 1020000068110A KR 20000068110 A KR20000068110 A KR 20000068110A KR 100351906 B1 KR100351906 B1 KR 100351906B1
Authority
KR
South Korea
Prior art keywords
plasma
sccm
ions
substrate
metal layer
Prior art date
Application number
KR1020000068110A
Other languages
English (en)
Other versions
KR20020038060A (ko
Inventor
백계현
박근주
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000068110A priority Critical patent/KR100351906B1/ko
Publication of KR20020038060A publication Critical patent/KR20020038060A/ko
Application granted granted Critical
Publication of KR100351906B1 publication Critical patent/KR100351906B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

본 발명은 플라즈마 방전시에 발생되는 쉬드(Sheath) 형성 메카니즘을 이용하여 플라즈마를 이용한 공정 진행후에 차징된 이온들을 다른 플라즈마로 상쇄시켜 플라즈마 차징 데미지(Plasma Charging damage)를 제거할 수 있도록한 반도체 소자의 제조 방법에 관한 것으로, 기판상에 패터닝 대상이 되는 금속층을 형성하는 단계; 1차 플라즈마 공정으로 금속층을 패터닝하는 단계; 1차 플라즈마 공정시에 플라즈마 내의 전자가 기판에 이온보다 먼저 도착하고 기판에 전자들이 축적되어 발생하는 전자 반발력, 이온 가속에 의해 전자와 이온의 유출량이 같아지는 쉬드 지역을 형성하는 것을 이용하여, 1차 플라즈마 공정이 완료된 상태에서 2차 플라즈마를 방전시켜 전자들이 기판으로 이동하면서 기판 및 패터닝된 금속층의 표면에 차징된 이온들을 중화시키는 단계를 포함하여 이루어진다.

Description

반도체 소자의 제조 방법{Method for fabricating of semiconductor device}
본 발명은 소자의 제조에 관한 것으로, 특히 플라즈마 방전시에 발생되는 쉬드(Sheath) 형성 메카니즘을 이용하여 플라즈마를 이용한 공정 진행후에 차징된 이온들을 다른 플라즈마로 상쇄시켜 플라즈마 차징 데미지(Plasma Charging damage)를 제거할 수 있도록한 반도체 소자의 제조 방법에 관한 것이다.
반도체 제조 공정에서 사용하는 고밀도 플라즈마에 의한 디바이스의 데미지가 최근 큰 문제로 대두되고 있다.
이와 같은 데미지는 플라즈마에서 생성된 이온들이 표면에 차징(charging)되면서 디바이스의 트랜지스터 특성을 파괴하거나 절연막의 커패시턴스에 영향을 미치기 때문에 발생하는 것이다.
이와 같은 직접적인 데미지 이외에 플라즈마에서 생성된 이온들이 후속되는 공정에서 문제를 일으키는 원인으로 작용하기도 한다.
이하, 종래 기술의 플라즈마를 적용한 반도체 소자의 제조 공정에 관하여 설명하면 다음과 같다.
반도체 제조 공정에서 플라즈마는 이온 주입(Ion Implantation), 물리 기상 증착(Physical Vapor Deposition), 플라즈마 증가형 화학 기상 증착(Plasma Chemical Vapor Deposition), 플라즈마 건식 식각(Plasma Dry Etching), 플라즈마 세정(Plasma Cleaning)등등 거의 모든 반도체 소자 제조 공정에 응용되고 있다.
플라즈마는 중성 기체와 이온 및 전자의 혼합 기체 상태로 되어 있으며 플라즈마를 형성시키기 위해서는 높은 온도의 환경을 만들어야 하므로 물질의 제 4 상태라고 한다.
이와 같이 이온화된 기체인 플라즈마는 지역적으로는 전기적으로 비중성이나 전반적으로는 중성인 준중성적인 성격을 갖으며 외부의 전위에 대하여 집단적으로 차폐하는 특성이 있다.
플라즈마에 대한 반도체 제조 공정에서의 이용은 반응을 일으키는 소오스를 플라즈마 상태로 만듦으로써 높은 에너지를 갖는 입자들을 고밀도로 얻을 수 있는 장점때문이다.
즉, 플라즈마 안에서 이온화된 원자들에 의한 물리적 효과라던가, 이온화된분자나 반응성이 아주 뛰어난 라디컬(radical)들의 화학적 효과등을 이용함으로써 빠른 반응 속도와 높은 질의 물성을 갖는 물질들을 합성할 수 있다.
그러나 플라즈마 내의 입자들의 높은 에너지에 의해 다음과 같은 문제가 발생할 수도 있다.
예를들어, 플라즈마 건식 식각 공정시에 발생할 수 있는 플라즈마 데미지는 크게 이온의 차징, 이온화 충격(Ionization Bombardment), 자외선 복사(UV Radiation), 전극 스퍼터링에 의한 금속성 오염(Metallic Contamination)등과 같이 소자의 동작 및 수율에 영향을 미치는 요소들이 많이 존재한다.
이들중에서 이온의 차징은 F-N 터널링 전류를 유발하고 게이트 산화막을 열화시켜 디바이스의 특성을 파괴하거나 프로파일의 불균일(notch)을 유발한다.
또한, 차징된 이온을 제거하지 않고 후속 공정을 진행하다 보면 차징된 이온이 금속 배선의 전기 화학적 포텐셜(electrochemical potential)을 변화시켜 습식 세정시 금속 배선이 용해(dissolution)되는 현상이 발생한다.
구체적으로, 하층 배선에 콘택되는 텅스텐 플러그를 이용하여 상층 배선과 연결하는 구조에서는 텅스텐 플러그가 용해되는데, 이와 같은 현상은 상층 배선을 식각하는 과정에서 이온들이 비아 텅스텐 플러그와 하층 배선에 차징되면서 발생하는 것으로 알려져 있다.(S.Bothra et al.,"Corrosion of Tungsten Due to Plasma Charging in a Metal Plasma Etcher",3rdInternational Symposium on plasma Process-Induced Damage.June 4-5, 1998, American Vacuum Society.)(S.Bothra etal., "A New Failure Mechanism by Corrosion of Tungsten in a Tungsten Plug Process",Microelectronics Reliability 39(1999) 59-68)
이와 같은 구조에서와 같이 2개의 상이한 금속이 존재할때 그 금속간에는 전기 화학적 포텐셜의 차이가 존재하게 된다.
이들에 전해질이 매개로 작용하게 되면 각 금속은 캐소드와 애노드 역할을 하게되면서 애노드 역할을 하는 금속이 용해되기 시작한다.
이와 같은 애노드 역할을 하는 금속의 용해 비율은 애노드 포텐셜 및 전해질의 pH와 밀접한 관계가 있다.
텅스텐의 경우에는 습식 세정 용액의 pH인 약 알카리성(pH 8-12)에서 아주 작은 포텐셜의 증가에도 빨리 용해되는 특징이 있다.
그러므로 플라즈마 식각 공정을 진행하는 동안에 차징된 이온들 때문에 텅스텐의 포텐셜이 증가하고, 포텐셜의 증가는 금속의 용해의 직접적인 원인으로 작용한다.
이와 같은 용해 현상을 억제하기 위해서 종래 기술에서 제시되고 있는 방법들은 다음과 같다.
첫째, 금속 구조물에 이온이 차징되는 것을 막아야한다.
둘째, 습식 세정 공정을 진행하기 전에 금속에 차징된 이온들을 디스차지시켜야 한다.
셋째, 습식 세정 공정을 진행하는 경우에는 금속의 용해가 발생하지 않는 pH 범위내의 습식 세정 용액을 사용하여야 한다.
넷째, 금속 표면에 금속의 용해를 막을 수 있는 보호막을 형성하여야 한다.
이와 같은 종래 기술의 플라즈마를 적용하는 공정에 있어서의 금속 용해를 억제하기 위한 방법들은 다음과 같은 문제가 있다.
플라즈마 차징에 의한 금속의 용해를 막기 위해 제시되고 있는 이온의 차징 억제는 플라즈마 소오스를 균일하게 형성할수록 차징이 적어지지만, 플라즈마 자체의 차폐 작용(Debye Shielding) 때문에 완벽하게 차단할 수는 없어 근본적인 해결 방안이 될 수 없다.
또한, 금속에 차징된 이온들을 디스차지하는 방법으로는 전자빔을 조사하여 이온을 중성화시키는 것과 중성인 DI 워터 처리에 의한 것이 있는데 이들 방법은 다음과 같은 문제를 포함하고 있다.
전자빔을 조사하여 디스차지시키는 경우에는 이온을 중성화시킬 수는 있으나 빔의 일렉트론 밀도가 작기 때문에 시간이 많이 걸릴뿐만 아니라 하부 금속층에 차징된 이온들까지 중화시키기 위한 일렉트론 에너지의 설정이 어렵다.
또한, DI 워터 처리의 경우에는 처리 과정에서 금속 배선으로 주로 사용되는 알루미늄 합금간의 갈바닉 부식(Galvanic Corrosion) 발생, 금속층 산화에 따른 저항 증가, 이온화 오염등의 문제를 일으킬 수 있다.
그리고 낮은 pH의 세정액을 사용한 세정 공정에서는 알루미늄의 부식 또는 이온 차징이 많은 경우 텅스텐 플러그의 용해를 완전히 억제하지 못한다.
그리고 금속 배선의 표면에 보호막을 형성하는 경우에는 대표적으로 산화막이 사용될 수 있는데, 이 경우에도 금속 저항의 증가를 억제하지 못한다.
본 발명은 이와 같은 종래 기술의 플라즈마를 적용하는 반도체 소자의 제조 공정의 문제를 해결하기 위한 것으로, 플라즈마 방전시에 발생되는 쉬드(Sheath) 형성 메카니즘을 이용하여 플라즈마를 이용한 공정 진행후에 차징된 이온들을 다른 플라즈마로 상쇄시켜 플라즈마 차징 데미지(Plasma Charging damage)를 제거할 수 있도록한 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.
도 1a내지 도 1f는 본 발명에 따른 반도체 소자의 금속 배선 형성을 위한 공정 단면도
도면의 주요 부분에 대한 부호의 설명
11. 반도체 기판 12. 층간 절연층
13. 플러그 14. 상부 배선 형성용 금속층
15. 포토레지스트 패턴층 14a. 상부 배선
이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조 방법은 기판상에 패터닝 대상이 되는 금속층을 형성하는 단계; 1차 플라즈마 공정으로 금속층을 패터닝하는 단계; 1차 플라즈마 공정시에 플라즈마 내의 전자가 기판에 이온보다 먼저 도착하고 기판에 전자들이 축적되어 발생하는 전자 반발력, 이온 가속에 의해 전자와 이온의 유출량이 같아지는 쉬드 지역을 형성하는 것을 이용하여, 1차 플라즈마 공정이 완료된 상태에서 2차 플라즈마를 방전시켜 전자들이 기판으로 이동하면서 기판 및 패터닝된 금속층의 표면에 차징된 이온들을 중화시키는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 따른 반도체 소자의 제조 방법에 관하여 상세히 설명하면 다음과 같다.
도 1a내지 도 1f는 본 발명에 따른 반도체 소자의 금속 배선 형성을 위한 공정 단면도이다.
본 발명에 따른 반도체 소자의 제조 공정은 다음과 같은 플라즈마 특성을 이용하는 것에 관한 것이다.
플라즈마가 초기에 생성되었을때, 플라즈마내의 입자 이동은 질량이 작은 전자에 의하여 시작된다. 전자가 기판에 쌓임에 따라 기판의 포텐셜은 플라즈마의 포텐셜보다 낮아지게 되고(쉬드 포텐셜) 쉬드 지역에서의 이온과 전자의 유출량은 같게 된다.
본 발명은 이와 같은 쉬드 형성 과정을 이용하여 전자가 지속적으로 기판에 쌓이게 하면서 이온을 중화시켜 차징 데미지를 감소시키는 방법을 제시한다.
쉬드 포텐셜이 형성되는 과정에 대하여 설명하면 다음과 같다.
플라즈마가 형성되면 플라즈마 내의 전자는 이온보다 질량이 가벼워 열운동 속도가 크기 때문에 기판에 이온보다 먼저 도착하게 된다.
따라서 기판 가까이에는 플라즈마 전자에 의한 음의 전위가 형성되며 기판에서 멀리 떨어진 지역은 상대적으로 이온이 많기 때문에 양의 전위를 갖게 된다.
이와 같은 상태에서 기판에 전자들이 축적됨에 따라 기판으로 향하는 전자들에겐 반발력이 작용하고 기판 가까이에 존재하는 이온들은 가속이 생기는데, 이와 같은 상호 작용속에서 전자와 이온의 유출량이 같아지는 쉬드 지역을 형성하게 된다.
이 상태에서 기판 가까이 생기는 음의 전위를 쉬드 포텐셜(Sheath Potential)이라 하고, 기판에 멀리 떨어져 플라즈마 이온에 의해 형성되는 전위를 플라즈마 전위(Plasma Potential)라 한다.
본 발명은 플라즈마 발생 초기에 열운동 속도가 큰 전자들이 먼저 기판으로이동한후, 쉬드가 형성된후 이온과 잔자의 유출량이 같아지는 현상을 이용한 것이다.
이를 이용하여 식각이 완료된 상태에서 또 다른 플라즈마를 방전시키게 되면 표면에 차징된 이온들이 중화될때까지 생성된 전자들이 기판으로 이동하면서 표면에 차징된 이온들을 중화시킨다.
중화된 이후에는 쉬드가 형성되면서 플라즈마 내부의 이온과 전자의 유출량이 같아지기 때문에 더 이상의 이온에 의한 차징 현상은 발생되지 않는다.
이와 같이 금속 배선의 패터닝 공정이 완료된후에 또 다른 플라즈마를 방전시켜 차징된 이온들이 중화시키는 본 발명을 적용한 금속 배선 형성 공정을 설명하면 다음과 같다.
먼저, 도 1a에서와 같이, 하부 금속 배선(도면에 도시하지 않음)을 포함하는 반도체 기판(11)상에 층간 절연층(12)을 형성하고 선택적으로 층간 절연층(12)을 식각하여 후속 공정에서 형성되는 상부 배선과 하부 배선을 전기적으로 콘택시키기 위한 비아홀을 형성한다.
이어, 상기 비아홀내에 플러그(13)를 형성한다.
여기서, 플러그(13)의 하부에는 핵확산을 방지하기 위한 베리어층이 단일층 또는 다층으로 구성될 수 있고, 플러그(13) 형성 물질은 비아홀 매립 특성 및 이종 금속간의 저저항 특성으로 고려하여 텅스텐을 사용한다.
그리고 도 1b에서와 같이, 상기 플러그(13)를 포함하는 전면에 상부 배선 형성용 금속층(14)을 형성한다.
여기서, 상부 배선 형성용 금속층(14)은 전체 구조가 다음과 같다.
최하부에 표면 반사 방지막(ARC)으로 Ti 또는 TiN 또는 그들의 적층 구조를 사용하고 주 배선층으로는 전기적 특성이 우수한 알루미늄을 사용한다.
그리고 주배선층으로 사용되는 알루미늄층상에는 베리어 금속층으로 Ti 또는 TiN 또는 그들의 적층 구조를 채택한다.
이어, 도 1c에서와 같이, 상기 상부 배선 형성용 금속층(14)상에 포토레지스트를 도포하고 선택적으로 패터닝하여 상부 금속 배선을 형성하기 위한 식각 공정시에 마스크층으로 사용되는 포토레지스트 패턴층(15)을 형성한다.
그리고 도 1d에서와 같이, 플라즈마 식각 공정으로 상기 포토레지스트 패턴층(15)을 마스크로 하여 노출된 상부 배선 형성용 금속층(14)을 선택적으로 식각하여 상부 배선(14a)을 형성한다.
여기서, 상기 상부 배선(14a)을 형성하기 위한 식각 공정을 구체적으로 설명하면 다음과 같다.
베리어 금속층과 알루미늄층을 압력을 9 ~ 12mT, 소오스 파워를 800 ~ 1200W, 바이어스 파워를 90 ~ 130W로 하고 BCl3를 30 ~ 50sccm, Cl2를 70 ~ 90sccm, N2를 5 ~ 15sccm으로 하여 메인 식각 공정을 진행하고, 이어, 표면 반사 방지막과 절연층을 압력을 6 ~ 8mT, 소오스 파워를 900 ~ 1100W, 바이어스 파워를 90 ~ 130W로 하고, BCl3를 30 ~ 50sccm, Cl2를 70 ~ 90sccm, N2를 7 ~ 12sccm으로 하여 오버 에치하는 단계로 진행된다.
이와 같은 공정으로 상부 배선(14a)을 형성하고 다음의 제 1,2, 단계를 진행하여 포토레지스트 패턴층(15)을 제거한다.
먼저, 제 1 단계로 압력을 1 ~ 2Torr, 소오스 파워를 1400 ~ 1700W, H2O를 400 ~ 600sccm, N2를 200 ~ 400sccm으로 하여 포토레지스트 제거 공정을 진행하고, 제 2 단계로 압력을 1.5 ~ 2.5Torr, 소오스 파워를 1300 ~ 1800W, H2O를 300 ~ 400sccm, O2를 3000 ~ 4000sccm, N2를 100 ~ 300sccm으로 하여 포토레지스트 제거 공정을 진행한다.
이와 같이 상부 배선(14a)의 형성 공정이 완료되면, 도 1e에서와 같이, 기판 및 금속 배선의 표면에 차징되어 있는 이온을 제거하기 위한 이온 디스차징 공정을 진행한다.
이온 디스차징 공정의 첫번째 단계는 바이어스 파워없이 다시 플라즈마를 방전시키는 것으로, 플라즈마 방전 조건은 압력을 6 ~ 8mT, 소오스 파워를 900 ~ 1100W, 바이어스 파워를 0W, BCl3를 30 ~ 50sccm, Cl2를 70 ~ 90sccm, N2를 7 ~ 12sccm으로 한다.
이와 같이 바이어스 파워를 인가하지 않는 이유는 바이어스 파워가 쉬드내에서 포텐셜 드롭을 유발하여 웨이퍼 표면으로 이온의 이동성을 증가시키기 때문이다.
또 다른 이유로는 소오스 파워만으로 플라즈마를 방전시키게 되면 금속 배선의 식각이 일어나지 않기 때문이다.
이와 같은 플라즈마 방전 상태를 유지하게 되면 순간적으로 쉬드 지역이 형성될때까지 전자들은 웨이퍼 표면으로 이동하게 되고 차징된 이온을 중화시키게 된다.
이 단계를 지나 쉬드 지역 형성에 따라 이온들과 전자들의 유출량이 같아지게 되면, 두번째 단계로 플라즈마 방전 조건을 다음과 같이 유지한 상태에서 기체의 공급을 서서히 줄여 중단한다.
구체적인 공정 조건은 압력을 6 ~ 7mT, 소오스 파워를 900 ~ 1100W, 바이어스 파워를 0W, BCl3를 (40 - X)sccm, Cl2를 (80 - Y)sccm, N2를 (10 - Z)sccm, Ar를 10sccm으로 한다.
여기서, 비활성 기체인 Ar 가스를 공급하는 이유는 압력을 최소한 7mT로 유지시키기 위한 것이다.
그리고 X,Y,Z값을 3 ~ 4 단계에 걸쳐서 일정 시간마다(10 sec전후) 증가시켜 기체 공급을 줄인다.
이와 같은 단계를 거치는 동안 플라즈마는 서서히 소멸하게 되고 웨이퍼 표면과 플라즈마의 포텐셜 차이가 없어지고 웨이퍼 표면에 차징된 이온을 모두 중화시키게 된다.
이어, 도 1f에서와 같이, 습식 세정 공정을 진행하여 금속 배선 형성 공정을 완료한다.
이와 같은 본 발명에 따른 플라즈마를 적용하는 반도체 소자의 제조 방법은 다음과 같은 효과가 있다.
첫째, 추가적인 장비 및 외부 처리없이 프로세스 챔버내에서 In-situ로 차징된 이온을 중화시킬 수 있으므로 소자의 제조 비용을 줄일 수 있다.
둘째, 금속 부식에 의한 수율 저하를 막을 수 있다.
셋째, 이온의 차징에 의한 데미지 문제를 해결하 수 있으므로 식각 공정 조건의 설정시에 바이어스 파워 또는 소오스 파워의 인가 범위를 넓게하는 효과가 있다.

Claims (8)

  1. 기판상에 패터닝 대상이 되는 금속층을 형성하는 단계;
    1차 플라즈마 공정으로 금속층을 패터닝하는 단계;
    1차 플라즈마 공정시에 플라즈마 내의 전자가 기판에 이온보다 먼저 도착하고 기판에 전자들이 축적되어 발생하는 전자 반발력, 이온 가속에 의해 전자와 이온의 유출량이 같아지는 쉬드 지역을 형성하는 것을 이용하여,
    1차 플라즈마 공정이 완료된 상태에서 2차 플라즈마를 방전시켜 전자들이 기판으로 이동하면서 기판 및 패터닝된 금속층의 표면에 차징된 이온들을 중화시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서, In-situ 상태에서 1차 플라즈마 방전 조건과 2차 플라즈마 방전 조건을 서로 다르게 하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 하부 금속 배선을 포함하는 반도체 기판상에 비아홀을 포함하는 층간 절연층을 형성하는 단계;
    상기 비아홀내에 플러그를 형성하는 단계;
    상기 플러그를 포함하는 전면에 상부 배선 형성용 금속층을 형성하는 단계;
    상기 상부 배선 형성용 금속층상에 포토레지스트 패턴층을 형성하는 단계;
    플라즈마 식각 공정으로 상기 상부 배선 형성용 금속층을 선택적으로 식각하여 상부 배선을 형성하는 단계;
    상기 포토레지스트 패턴층을 제거하고 바이어스 파워없이 플라즈마를 방전하여 기판 및 배선의 표면에 차징되어 있는 이온을 중화시키는 단계를 포함하여 이루어 지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제 3 항에 있어서, 상부 배선 형성용 금속층을,
    최하부에 표면 반사 방지막(ARC)으로 Ti 또는 TiN 또는 그들의 적층 구조를 사용하고,
    주 배선층으로는 전기적 특성이 우수한 알루미늄을 그리고 주배선층 상에는 베리어 금속층으로 Ti 또는 TiN 또는 그들의 적층 구조를 채택하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제 3 항 또는 제 4 항에 있어서, 상부 배선을 형성하기 위한 식각 공정을,
    베리어 금속층과 알루미늄층을 압력을 9 ~ 12mT, 소오스 파워를 800 ~ 1200W, 바이어스 파워를 90 ~ 130W로 하고 BCl3를 30 ~ 50sccm, Cl2를 70 ~ 90sccm, N2를 5 ~ 15sccm으로 하여 메인 식각 공정을 진행하고,
    이어 표면 반사 방지막과 절연층을 압력을 6 ~ 8mT, 소오스 파워를 900 ~ 1100W, 바이어스 파워를 90 ~ 130W로 하고, BCl3를 30 ~ 50sccm, Cl2를 70 ~ 90sccm, N2를 7 ~ 12sccm으로 하여 오버 에치하는 단계로 진행하는 것을 특징으로하는 반도체 소자의 제조 방법.
  6. 제 3 항에 있어서, 포토레지스트 패턴층의 제거 공정을,
    압력을 1 ~ 2Torr, 소오스 파워를 1400 ~ 1700W, H2O를 400 ~ 600sccm, N2를 200 ~ 400sccm으로 하여 포토레지스트를 제거하는 제 1 단계;
    압력을 1.5 ~ 2.5Torr, 소오스 파워를 1300 ~ 1800W, H2O를 300 ~ 400sccm, O2를 3000 ~ 4000sccm, N2를 100 ~ 300sccm으로 하여 포토레지스트를 제거하는 제 2 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  7. 제 3 항에 있어서, 이온을 중화시키기 위한 플라즈마 공정을,
    바이어스 파워없이 다시 플라즈마를 방전시키는 것으로, 플라즈마 방전 조건은 압력을 6 ~ 8mT, 소오스 파워를 900 ~ 1100W, 바이어스 파워를 0W, BCl3를 30 ~ 50sccm, Cl2를 70 ~ 90sccm, N2를 7 ~ 12sccm으로 플라즈마를 방전하는 단계와,
    쉬드 지역이 형성될때까지 전자들이 웨이퍼 표면으로 이동하여 차징된 이온을 중화시키도록 상기 플라즈마 방전 상태를 유지하는 단계;
    쉬드 지역 형성에 따라 이온들과 전자들의 유출량이 같아지게 되면 압력을 6 ~ 7mT, 소오스 파워를 900 ~ 1100W, 바이어스 파워를 0W, BCl3를 (40 - X)sccm, Cl2를 (80 - Y)sccm, N2를 (10 - Z)sccm, Ar를 10sccm으로 하여 플라즈마 방전 상태를유지하고 일정 시간 단위로 X,Y,Z값을 증가시켜 유입되는 기체의 양을 단계적으 줄이는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  8. 제 7 항에 있어서, X,Y,Z값을 10sec 단위로 증가시키고 이와 같은 X,Y,Z값의 증가를 3 ~ 4회 진행한후 기체의 공급을 중단하는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020000068110A 2000-11-16 2000-11-16 반도체 소자의 제조 방법 KR100351906B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000068110A KR100351906B1 (ko) 2000-11-16 2000-11-16 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000068110A KR100351906B1 (ko) 2000-11-16 2000-11-16 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20020038060A KR20020038060A (ko) 2002-05-23
KR100351906B1 true KR100351906B1 (ko) 2002-09-12

Family

ID=19699402

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000068110A KR100351906B1 (ko) 2000-11-16 2000-11-16 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100351906B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100421279B1 (ko) * 2001-06-28 2004-03-09 주식회사 하이닉스반도체 금속 배선 형성 방법
KR100463323B1 (ko) * 2003-05-10 2004-12-23 아남반도체 주식회사 반도체 소자의 제조 방법
KR100620174B1 (ko) * 2004-12-27 2006-09-01 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법

Also Published As

Publication number Publication date
KR20020038060A (ko) 2002-05-23

Similar Documents

Publication Publication Date Title
US10049891B1 (en) Selective in situ cobalt residue removal
KR960000375B1 (ko) 반도체장치의 제조방법
US5302240A (en) Method of manufacturing semiconductor device
US6132564A (en) In-situ pre-metallization clean and metallization of semiconductor wafers
US6143649A (en) Method for making semiconductor devices having gradual slope contacts
US6423175B1 (en) Apparatus and method for reducing particle contamination in an etcher
JP2000332112A (ja) 集積回路構造の銅金属被覆上の一以上の低比誘電率絶縁層に形成される開口部のためのプラズマ洗浄方法
KR20000023166A (ko) 금속 라인의 사전 에칭 부식을 감소시키기 위한 금속화부 에칭 방법
US6872652B2 (en) Method of cleaning an inter-level dielectric interconnect
JP2012502452A (ja) 銅層処理
JP2002134611A (ja) 半導体装置の製造方法
JP3703332B2 (ja) プラズマ処理装置及びプラズマ処理方法
KR100351906B1 (ko) 반도체 소자의 제조 방법
Shimmura et al. Mitigation of accumulated electric charge by deposited fluorocarbon film during SiO 2 etching
JP3647303B2 (ja) プラズマ処理装置及びそれを用いた処理方法
US6756315B1 (en) Method of forming contact openings
JP4228424B2 (ja) 半導体装置の製造方法
JPH0677178A (ja) 半導体装置の製造方法
TW202107565A (zh) 無損傷的導體形成
US6596625B2 (en) Method and device for producing a metal/metal contact in a multilayer metallization of an integrated circuit
JPS6350854B2 (ko)
EP4207245A1 (en) Method of operating a pvd apparatus
KR20100077858A (ko) 반도체 소자의 금속배선 형성 방법
CN114267586A (zh) 金属氧化物半导体器件的制造方法
KR20030057898A (ko) 반도체 소자의 콘택 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050718

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee