JP2012502452A - 銅層処理 - Google Patents

銅層処理 Download PDF

Info

Publication number
JP2012502452A
JP2012502452A JP2011524972A JP2011524972A JP2012502452A JP 2012502452 A JP2012502452 A JP 2012502452A JP 2011524972 A JP2011524972 A JP 2011524972A JP 2011524972 A JP2011524972 A JP 2011524972A JP 2012502452 A JP2012502452 A JP 2012502452A
Authority
JP
Japan
Prior art keywords
copper
sulfur compound
sulfur
plasma
copper layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011524972A
Other languages
English (en)
Inventor
アール. ルーガー,ニール
Original Assignee
マイクロン テクノロジー, インク.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー, インク. filed Critical マイクロン テクノロジー, インク.
Publication of JP2012502452A publication Critical patent/JP2012502452A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning And De-Greasing Of Metallic Materials By Chemical Methods (AREA)
  • Manufacture And Refinement Of Metals (AREA)
  • Physical Or Chemical Processes And Apparatus (AREA)

Abstract

本開示は銅処理のためのデバイス、方法およびシステムを含み、具体的には、硫黄プラズマを用いた銅層処理を含む。1つ以上の実施形態は、銅を硫黄を含むプラズマガスと反応させて銅硫黄化合物を形成し、水で銅硫黄化合物の少なくとも一部を除去する方法を含むことができる。
【選択図】図1

Description

本開示は、銅処理の技術分野に関し、具体的には、硫黄プラズマ用いた銅層処理に関する。
銅(Cu)は、半導体デバイス用途を含む様々な用途に利用することができる。現代の半導体デバイス用途において、多数の構成要素が単一の小領域、例えば半導体基板上に収容され、集積回路が創成される。
集積回路の寸法が縮小されるに伴って、回路を形成する構成要素とデバイスは利用可能な限られた空間に適応する為に相互により近接して配置される必要がある。産業が単位面積当たりの能動素子のより大きい密度へ向かって歩むに伴い、回路構成要素間の有効で正確な生成と分離がより重要になる。
銅は、多種多様な半導体用途に用いる金属である可能性がある。銅は、低い電気抵抗率、良好な電子移動特性、及び増加した応力移動抵抗力を有する。これらの物質特性は、半導体用途において所望され、例えばアルミニウム(Al)の如き他金属に代えて接続線および接点用の銅の使用の割合を占める可能性がある。低い電気抵抗によってRC遅延を減らすことにより、信号をより速く移動させることができる。
しかしながら、半導体デバイスにおける多階層金属化アーキテクチャへの銅の導入によって、銅パターニングのための新規な処理方法が必要となる可能性がある。銅はドライエッチングが困難で、それ故、ダマシン処理の如き銅パターニングのために新規な処理スキームが開発された。ダマシン処理法は誘電材料のエッチング機能に基づき、それらを金属銅で満たして、化学機械的研摩(CMP)によって上面を平坦化する。デュアルダマシンスキームでは、接点と接続線との両方を集積化して単一の処理スキームにする。しかしながら、銅CMP技術は挑戦的で、そして、それは極めて微細な特徴を画定する困難を伴う。
ダマシン処理法に対する代替技術は、銅層のパターン化したエッチングである。パターン化したエッチング工程は、基板上への銅層の蒸着、銅層上へのパターン化したハードマスク又はフォトレジストの使用、反応性イオンエッチング(RIE)工程を用いた銅層のパターン化したエッチング、及び、パターン化した銅層上の誘電材料蒸着を含む。微細な銅のパターンをエッチングして次にその銅パターン上に誘電体層を蒸着することは、障壁層材料と金属銅によって誘電体膜の小さなフィーチャの開孔を適切に満たさせるより容易なので、パターン化した銅エッチングはダマシン処理より有益である。
アルミニウム及び銅層をエッチングするための蝕刻ガスは、アルゴン(Ar)を含む混合ガスの塩素含有ガスである可能性がある。塩素含有ガスは、例えばCl、HCl、BCl、SiCl、CHCl、CClおよびそれらの組み合わせの如き塩素化合物の大きい群から選択される。Clの単独使用は結果として等方性エッチングとなるので、異方性エッチングを達成するためには、Clは上記のリストから選ばれる他の塩素含有ガスと混合される。
塩素プラズマを使用した銅層のエッチングには、プラズマのエネルギー性イオンによるCuCl層の物理スパッタリングが含まれる。この方法によるエッチング速度は非常に低く、別の欠点として、スパッタされたCuClがチャンバーの壁を塗布し、これにより該チャンバーの定期的清掃が必要になるということである。高アスペクト比特徴が塩素プラズマにエッチングされ、物理スパッタリングの効果が減少したフィーチャ側壁上へスパッタされたCuCl生成物が再蒸着される時に、同様に重大な問題に遭遇する。
更に、反応した銅層の揮発性を増やすためにプロセスが昇温状態(>200℃)で実行されるときに、表面上に蓄積されたCuClエッチング残渣に起因して腐蝕が起こる可能性がある。これらの残渣がエッチ後洗浄段階で除去されないと、エッチングされたフィーチャ上の保護層付与後においても、銅の持続的な腐蝕を生じる可能性がある。
ハロゲン化銅を含む銅のドライエッチングのための他の処理法は、より高い銅エッチング速度を達成する試みのために検討された。高処理温度に加えて、付加エネルギー源の使用、例えばCuClの脱離を加速するためのエッチング表面の紫外線や赤外光に対する露光が提案された。これらの代替処理法は、貧弱なエッチング一様性、高費用、装置の複雑さの増加及び信頼性問題があるので大型基板の半導体バッチ処理には実用的でない。
基板上の銅層の模式的断面図である。 銅層上のハードマスクパターンを有する基板上の銅層の模式的断面図である。 銅層上のハードマスクパターンと銅硫黄化合物とを有する基板上の銅層の模式的断面図である。 銅硫黄化合物を除去した銅層上のハードマスクパターンを有する基板上の銅層の模式的断面図である。 ハードマスクパターンを有し銅硫黄化合物を除去した基板上の銅層の模式的断面図である。 本開示の実施形態の使用に適したプラズマ発生デバイスの一般的な図である。 処理前、処理後、水すすぎ後の処理後での銅構造に存在する要素の表面データである。
本開示は銅処理用のデバイス、方法、及びシステム、具体的には、硫黄プラズマを用いた銅層処理を含む。1つ以上の実施形態では、銅と、硫黄を含むプラズマガスとを反応せしめ、銅硫黄化合物の少なく一部を水で除去して銅硫黄化合物を形成する方法を含むことができる。
本開示の以下の詳細な説明において、本明細書の一部を形成し、これにより本開示の1つ以上の実施形態が実践されてもよい、例証として示される、添付図面を参照する。これら1つ以上の実施形態では、当業者が本開示の1つ以上の実施形態を実践することを可能にするのに十分な詳細が記載され、本開示の範囲を逸脱することなく、他の実施形態が利用されてもよく、工程、電気的、または機械的な変更がなされてもよいことを理解すべきである。
図1Aは、基板上の銅層の模式的断面図を示す。図1Aにおいて、基板102はシリコン、誘電材料及び/又は任意の他の基板材料の如き任意の半導体材料を備えることができる。銅層104は、基板102上に形成される。銅層104は、銅層形成用の他の方法の中で、スパッタリング、化学蒸着法(CVD)及び原子層蒸着(ALD)が含まれる多数の方法で蒸着することができる。
様々な実施形態において、銅層104は基板102表面上に一定の層を含むことができる。他の実施形態において、銅層104は、基板102の一部を露出したまま、基板102の所望の領域を覆うようにパターン化することができる。銅層104は、任意の所望の厚さとすることができる。図1の実施形態において、銅層104は約100オングストローム(Å)である。
図1Bは、銅層上のハードマスクパターンを有する基板上の銅層の模式的断面図を示す。図2において、フォトレジスト層106又はハードマスク層106は、銅層104上でパターン化される。フォトレジスト層106又はハードマスク層106は、現像液又はプラズマに対する暴露とから銅層104の一部をマスキングするために用いられる。
様々な実施形態において、プラズマガス108はプラズマチャンバー内の銅104に導入される。幾つかの実施形態において、プラズマガス108を形成するために用いられるガスは、二硫化硫黄及び不活性ガスを含むことができる。多くの不活性ガス、Ar、Ne、He、Xe若しくはKr、又はO、N、又はHの如き他の比較的不活性なガス化合物を使用することができる。様々な実施形態において、ガスが一旦電圧電位に暴露されると、生成されたプラズマガス108は酸化硫黄及び硫黄を含むことができ、それらは銅層104の暴露された部分と反応する。
図1Cは、銅層上のハードマスクパターンと銅硫黄化合物とを有する基板上の銅層の模式的断面図を示す。図1Cにおいて、銅層がプラズマガス108に暴露されると、銅硫黄化合物110が形成される。1つ以上の実施形態において、プラズマガス108を、120秒間、1000ワット(W)の高周波(RF)電源及び250Wの高周波(RF)バイアス電力とともに、銅層に導入することができる。これらのプラズマチャンバー内の制御設定は、例えば、深さ200オングストローム(Å)のプラズマ処理反応をもたらし、その一方で、他の制御設定は所望の処理条件による処理特性と結果を変える為に利用することができる。様々な実施形態において、他の銅硫黄化合物の中で、硫酸銅(CuSO)、胆礬(CuSO・5HO又は青岩)、硫化銅(CuS)、若しくは銅亜硫酸塩(CuSO)の如き多くの銅硫黄化合物を形成することができる。
図1Dは、銅硫黄化合物を除去した銅層上のハードマスクパターンを有する基板上の銅層の模式的断面図を示す。図1Dにおいて、銅硫黄化合物は水による濯ぎ112によって除去される。銅硫黄化合物は水に可溶であり、従って、水の脱イオン化流によって銅硫黄化合物を溶かし、混合物を濯ぎ取る。銅硫黄化合物の除去は、基板102の露出をもたらす。基板102は、二酸化珪素(SiO)とすることができる。
図1Eは、ハードマスクパターンを有し銅硫黄化合物を除去した基板上の銅層の模式的断面図を示す。図1Eにおいて、フォトレジスト又はハードマスクは構造体から除去され、パターン化した銅層104間のギャップ114を残し、かつ基板102を露出する。
図1A〜図1Eに関連付けられて記載されている処理工程は、多くのアプリケーションにおいて銅を処理するために用いることができる。1つ以上の実施形態において、パターン化した銅層は半導体デバイスの一部とすることができる。パターン化した銅層はメモリーセルを含む半導体デバイスの様々な構成要素を電気的に連結するための接続線を形成することができる。前記接続線は半導体デバイスにおけるデータ線及び/又はアクセス線用とすることができる。
また、本開示のプラズマ処理は、銅層を平坦化するためにも用いることができる。銅層の平坦化は、特定の強さで特定の時間、硫黄を有する銅層をプラズマ処理することによって銅層の所望の深さで化学反応を起こすことによって生じさせることができる。脱イオン水による濯ぎは銅硫黄化合物の反応銅を除去するために用いられ、平坦化銅表面を所望レベルに保つ。
様々な実施形態において、水濯ぎによって銅硫黄化合物が一旦除去されると、銅硫黄水溶液は更に処理されて再生銅が得ることができる。再生銅は、次に更なる処理アプリケーションに使うことができる。
図2は、本開示の実施形態とともに使用するために適したプラズマ発生デバイスの一般的な図を示す。図2は、概してプラズマ処理を実行するための説明用反応炉200を示す。システムの幾つかの構成要素だけが示されているものの、この図がシステム全体を表示する説明的な図であることが認識されるはずである。多数の要素を様々な構成で組み込んでいる様々なシステムが利用されてもよい。プラズマ212を生成するために、本願発明による異なった混合ガスは、説明用プラズマ発生器200へ提供される。
説明用反応器200には、キャパシタンス218を経てRFバイアス電源216に接続した電力供給された電極214が含まれ、その上には被処理層を有する半導体基板が置かれている。更に、RF電源220は、チャンバー224内にプラズマ212を生成するための素子222、例えばコイルに接続している。イオン鞘226が、プラズマ212と電力供給電極214との間に形成される。説明用プラズマ発生装置200内に位置付けられた半導体基板202を用いて、半導体基板上の1つ以上の層はSOのガス化学を利用して処理される。利用される電源220は、RF発生器、マイクロ波発振器等を含む任意の適切な電源であってもよい。
本開示の様々な実施形態において、多数のプラズマ処理システムが使用できる。プラズマ処理を実行する際に、ウェファが反応器チャンバーに装荷され、円盤形の下部電極上で中心を合わせ、それにより、これと電気的に一体化される。円盤形の上部電極は、ウェファより上に配置することができる。チャンバー内への分子性気体の流れは、マスフローコントローラによって規制できる。高周波数電圧は、電極間に印加できる。チャンバー圧力はチャンバーマノメータと下流側スロットルバルブとの間のフィードバックループを通して連続的に監視し、維持すつことができるが、それによって反応生成物と過剰ガスとを管理された様式で逃がすことができる。
電極の間隔は、閉ループ位置決めシステムによって制御できる。降伏電圧として知られる特定の電圧で、グロー放電が電極間で発生する場合があり、分子性気体の部分的イオン化をもたらす。かかる放電において、自由電子は印加された電場からのエネルギーを得て、分子との衝突の間にこのエネルギーを失う。この種の衝突は擬安定、原子、電子、遊離基およびイオンを含む新種の形成を導く。
電極間の電気放電は、下部電極とプラズマ領域との間の下部暗空間における下部電極と上部電極の間に中心をおく白熱プラズマ領域と、上部電極とプラズマ領域との間の上部暗空間領域とから成っていてもよい。
暗部空間領域は、鞘領域と称することができる。電極から射出される電子は、加速されて放電領域に到達する。電子がプラズマ領域に至ると、それらの運動エネルギーは一部の分子性気体分子をイオン化して、電子衝撃励起として知られる機構を通じて他の分子性気体分子の電子をエネルギーが増加した、より不安定な原子軌道に揚げる。
各々の励起電子がより安定な軌道に戻ると、エネルギー量子は光の形で解放される。この光は、その特性グローをプラズマ領域にもたらす。自由電子もまた、自由電子とガス分子との間の衝突によって既に形成された種と衝突してもよく、付加的な亜種を導出する。前記自由電子は、それらの小質量故にイオン化ガス分子よりずっと迅速に電極へ向けて加速され、正味陽電荷を有するプラズマを放出する。
イオンがウェファ上の反応性材料の原子または分子と衝突すると、二者は反応して反応生成物を形成し得る。イオンおよび電子を有する電極のイオン衝撃によって、電極温度の上昇が生じ、その結果、両方の電極は、通常、電極及び外部温度制御ユニットを通した脱イオン化水の循環によって冷却される。水冷はウェファ温度のフォトレジストを不安定化する水準への上昇を防ぐ。幾つかのプラズマ反応器は、2個の負荷ロックチャンバーが側面に並ぶ単一の処理チャンバーと、装荷の間にウェファを分離する為の一チャンバーと、除荷の間にウェファを分離する為の他のチャンバーとから成る。
様々な実施形態において、エッチング技術は銅層処理のため、及びデバイスの製造に利用することができる。前記技術は、リソグラフィによって生成されるレジスト・パターンの被処理対象、すなわち、銅層、半導体薄膜、磁気薄膜等への移転を含むことができ、かつ反応性イオンエッチングのような方法も含む。反応性イオンエッチング方法は一種の乾式のエッチング法であって、リソグラフィによって生成するパターンの正確な移転を可能にする点と、精細処理に適し、望ましいエッチング速度を提供する点で有益である。
前記反応性イオンエッチング方法は、電界を印加しながら、工作物を反応性ガスのプラズマ内に置くことと、工作物の表面に垂直に照射される入射イオンビームによって、物理的かつ化学的に原子層を除去することとを含む。この方法はマスクの境界に沿って垂直な異方性処理切断を可能にし、それゆえ、それは微細で鋭いパターンを移転せしめる。
反応性イオンエッチングの場合には、プラズマ中で生成される反応性ガスのイオン若しくは基のような化学的活性の種は、工作物表面上へ吸着されて、化学反応を受け、低結合エネルギーを有する化学生成物層を形成する。工作物の表面は、電界によってプラズマにおいて加速され、表面に垂直に入射する陽イオンの衝撃に暴露されるので、緩く結合された表層は、脱イオン水による濯ぎ、イオンのスパッタリング、若しくは真空中への蒸発によって連続して剥ぎ取られる。1つ以上の実施形態において、前記反応性イオンエッチング処理は化学反応及び物理的な処理が同時に進むプロセスと考えることができ、特定の物質に対する選択性を有することと、対象物の表面に垂直に切り込む異方性を有することとによって特徴づけられる。
1つ以上の実施形態において、様々なプラズマ処理方法及び技術は、本開示に記載されている銅層のプラズマ処理を提供するために使用されてもよい。前開示の実施形態は、上記したプラズマ処理方法に限らず、多くの他のプラズマ処理方法を含むことができる。
図3は、処理前、処理後、水濯ぎ後の処理後での銅構造に存在する要素の表面データを図示する。図1A〜図1Eに関連して記載した処理段階を経過した後に残る、図1Eからの構造は、パターン化した銅と露出した基板とを有する構造をもたらすことができる。図3に示した表面データは、図1A〜図1Eの検討にて記載した処理段階が、プラズマ処理の間に暴露される銅層の部分の除去に効果的であることを示す。
図3のグラフは、3つの試料の表面上の様々な要素の原子百分率を例示する。第1試料は処理ウェファの対照試料であり、第2試料は銅層が酸化硫黄プラズマ処理を経た後の処理ウェファであり、そして、第3試料は脱イオン水によって処理ウェファを濯いだ後の処理ウェファである。三試料に存在する要素には酸素(O)302と、シリコン(Si)304と、硫黄(S)306と、塩素(Cl)308と、銅(Cu)310とが含まれる。
対照試料において、処理ウェファは表面上に大百分率の酸素(O)と銅(Cu)を有し、小百分率の塩素(Cl)を有する。酸素302−1の原子百分率は約36%であり、銅310−1の原子百分率は約22%である。対照試料上の酸素の存在は、処理ウェファ上にある銅層の環境性酸化腐食からもたらされる場合がある。塩素308−1の原子百分率は約1%であって、塩素が一般的なプラズマ処理ガスである故に、前記原子百分率はプラズマチャンバー中の残留塩素の結果である可能性がある。
処理後試料において、表面の組成は変わっている。ここでは、硫黄とシリコンとが処理ウェファの表面に存在し、これに伴って酸素、銅および塩素の原子百分率が変化する。銅310−2は約36%の原子百分率を有し、硫黄306−2は約5%の原子百分率を有する。これらの原子百分率は、プラズマ処理の間の銅硫黄化合物の形成を示す。また、酸素302−2(約20%)の高原子百分率は、プラズマ処理の間に銅硫黄酸素化合物が形成される場合があることを示す。シリコン304−2の原子百分率は処理ウェファ上の銅表面膜がプラズマ処理の間に広がった結果であって、これは反応形状においてより厚く、表面上に若干の露出したシリコンを残す。また、塩素308−2の高原子百分率は、プラズマチャンバー内の残留塩素および銅と化学反応する塩素の高親和性の結果である可能性がある。
処理後脱イオン水リンス試料において、銅のほぼ全てが濯ぎ処理の間に除去されるので、表面の組成は再び変化する。処理ウェファに水濯ぎが行われた後に、銅の痕跡残渣だけが残る。残留銅310−3の量は、ほぼ1原子百分率だけである。表面は、主に酸素302−3とシリコン304−3から成る。これらの約63%及び31%の大原子百分率は、それぞれ、プラズマ処理の間に形成された銅硫黄及び又は銅硫黄酸素化合物が水濯ぎ処理の間に除去されることを示す。酸素及びシリコンの存在は、処理ウェファ上の二酸化珪素基板がここでは露出されて、銅層が処理段階の間に除去されることを示す。また、酸素とシリコンの存在は基板が処理段階の間に攻撃を受けないことを示し、銅層を処理して、パターン化するためにこの処理を使用する時、アンダーカットにはごく僅かな機会にしかもたらされない。
結論
銅処理用のデバイス、方法、及びシステム、具体的には、硫黄プラズマを用いた銅層処理が本願明細書において記載されてきた。1つ以上の実施形態では、銅を硫黄を含むプラズマガスを反応せしめ、銅硫黄化合物の少なく一部を水で除去して銅硫黄化合物を形成する方法が含むことができる。
特定の実施形態が本明細書において例示され、記載されているものの、当業者は同一の結果を達成するために算出される配設は、示された特定の実施形態と置換できることを理解するであろう。この開示は、本開示の1つ以上の実施形態の適用又は変更を含むことを意図している。上記の記載は例示形態で為され、限定的形態では為されていないことを理解すべきである。上記の実施形態及び本明細書において特定的に記載されていない他の実施形態の組み合わせは、上記の記載を再見すると、当業者にとって明白である。本願明細書の1つ以上の実施形態の範囲は、上記の構造および方法が使われる他の用途を含む。従って、本願明細書の一以上の実施形態の範囲は、かかる請求項が権限を有する均等物の全範囲とともに、添付の請求項を参照して決定されるべきである。
前述の発明を実施するための形態において、様々な特徴は開示を合理化する目的でともにグループ分けして単一の実施形態にまとめられる。この開示方法は、本開示で開示された実施形態が各請求項で明示的に列挙するものより多くの特徴を利用すべきことの意図を反映すると解釈されるべきではない。むしろ、以下の請求項が反映するように、発明の主題は単一開示実施形態の全ての特徴より少なく存在する。従って、以下の請求項は発明を実施するための形態に組み込まれ、各請求項は個別の実施形態として自立している。

Claims (29)

  1. 銅処理方法であって、
    銅を硫黄を含むプラズマガスと反応させて銅硫黄化合物を形成することと、
    水を用いて銅硫黄化合物の少なくとも一部を除去することと、を含む方法。
  2. 前記銅硫黄化合物が硫酸銅(CuSO)である、請求項1に記載の方法。
  3. 前記銅硫黄化合物が硫化銅(Cu)である、請求項1に記載の方法。
  4. 前記プラズマガスが硫黄化合物および不活性ガスを含む、請求項1〜請求項3のいずれかに記載の方法。
  5. 前記プラズマガスが銅酸素硫黄化合物を含む、請求項1〜請求項3のいずれかに記載の方法。
  6. 前記プラズマガスがチャンバー内にて1000ワット(W)の電力供給を受ける、請求項1〜請求項3のいずれかに記載の方法。
  7. 前記プラズマガスが前記チャンバー内にて250Wの高周波数(RF)バイアス電源により120秒間電力供給を受ける、請求項6に記載の方法。
  8. コンピュータで読み込み可能な媒体であって、
    銅層を基板に蒸着することと、
    二酸化ケイ素層を前記銅層に蒸着すること、
    前記二酸化ケイ素層をパターン化して前記銅層の1部を露出することと、
    プラズマ硫黄混合ガスで前記銅層の前記露出部分を反応させて銅硫黄化合物を形成することと、を含む方法をデバイスに実施させるために、そこに記憶した指示を有し、プロセッサにより実行可能な媒体。
  9. 前記銅硫黄化合物が水中で可溶である、請求項8に記載のコンピュータ読み込み可能な媒体。
  10. 前記銅硫黄化合物が胆礬である、請求項8に記載のコンピュータ読み込み可能な媒体。
  11. 前記方法が脱イオン水により前記銅硫黄化合物を除去することを含む、請求項8〜請求項10のいずれかに記載のコンピュータ読み込み可能な媒体。
  12. 前記硫黄混合ガスが銅酸素硫黄化合物を含む、請求項8〜請求項10のいずれかに記載のコンピュータ読み込み可能な媒体。
  13. 前記銅酸素硫黄化合物が塩素を含む、請求項12に記載のコンピュータ読み込み可能な媒体。
  14. 銅平担化方法であって、
    銅層を基板に蒸着することと、
    前記銅層の一部を所望の深さまでプラズマ硫黄混合ガスと反応させて前記所望の深さまで銅硫黄化合物を形成することと、
    水で前記銅硫黄化合物を除去して前記銅層の前記表面を平坦化することと、を含む方法。
  15. 前記銅硫黄化合物が硫酸銅(CuSO)である、請求項14に記載の方法。
  16. 前記銅硫黄化合物が硫化銅(Cu)である、請求項14に記載の方法。
  17. 前記方法が硫黄化合物および不活性ガスを含む前記硫黄混合ガスで前記銅層の前記一部に反応を起こさせることを含む、請求項14〜請求項16のいずれかに記載の方法。
  18. 前記方法が200オングストローム(Å)の深さまで前記銅硫黄化合物を除去することを含む、請求項14〜請求項16のいずれかに記載の方法。
  19. 前記硫黄混合ガスが銅酸素硫黄化合物を含む、請求項14〜請求項16のいずれかに記載の方法。
  20. 前記方法が前記硫黄化合物と水との溶液から銅を再生させることを含む、請求項14〜請求項16のいずれかに記載の方法。
  21. 反応チャンバーを操作する方法であって、
    銅層を前記チャンバー内で基板上に蒸着することと、
    前記銅層をプラズマ硫黄混合ガスと反応させて銅硫黄化合物を形成することと、
    水を用いて前記銅硫黄化合物を除去してパターン化した銅層を形成することと、を含む方法。
  22. 前記方法が前記銅層をハードマスクで覆うことを含む、請求項21に記載の方法。
  23. 前記銅硫黄化合物が硫酸銅である、請求項21に記載の方法。
  24. 前記硫黄混合ガスが硫黄化合物および不活性ガスを含む、請求項21〜請求項23のいずれかに記載の方法。
  25. 前記硫黄混合ガスが銅酸素硫黄化合物を含む、請求項21〜請求項23のいずれかに記載の方法。
  26. 前記パターン化した銅層が記憶装置の一部を形成する、請求項21〜請求項23のいずれかに記載の方法。
  27. 前記パターン化した銅層が前記記憶装置内の接続線を形成する、請求項26に記載の方法。
  28. 前記接続線が前記記憶装置内のデータ線である、請求項27に記載の方法。
  29. 前記接続線が前記記憶装置内のアクセス線である、請求項27に記載の方法。
JP2011524972A 2008-09-03 2009-08-17 銅層処理 Pending JP2012502452A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/203,460 2008-09-03
US12/203,460 US20100051577A1 (en) 2008-09-03 2008-09-03 Copper layer processing
PCT/US2009/004693 WO2010027406A2 (en) 2008-09-03 2009-08-17 Copper layer processing

Publications (1)

Publication Number Publication Date
JP2012502452A true JP2012502452A (ja) 2012-01-26

Family

ID=41723774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011524972A Pending JP2012502452A (ja) 2008-09-03 2009-08-17 銅層処理

Country Status (7)

Country Link
US (1) US20100051577A1 (ja)
EP (1) EP2321843A2 (ja)
JP (1) JP2012502452A (ja)
KR (1) KR20110052729A (ja)
CN (1) CN102144282A (ja)
TW (1) TW201017764A (ja)
WO (1) WO2010027406A2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8679359B2 (en) * 2010-05-10 2014-03-25 Georgia Tech Research Corporation Low temperature metal etching and patterning
US8241944B2 (en) 2010-07-02 2012-08-14 Micron Technology, Inc. Resistive RAM devices and methods
CN104261458B (zh) * 2014-10-20 2015-09-23 安徽工业大学 一种带有硫化铝外壳的硫化铜纳米粉末材料及其制备方法
US20160351733A1 (en) 2015-06-01 2016-12-01 International Business Machines Corporation Dry etch method for texturing silicon and device
CN105632892A (zh) * 2015-11-30 2016-06-01 东莞酷派软件技术有限公司 Ito图案的制备方法、基板的制备方法及基板和终端
US11312638B2 (en) 2019-03-14 2022-04-26 Kolon Glotech, Inc. Method for synthesizing copper sulfide nano powder using plasma synthesis
KR102014382B1 (ko) * 2019-03-14 2019-08-26 코오롱글로텍주식회사 플라즈마 합성을 이용한 나노 황화구리 파우더의 합성방법
KR102050097B1 (ko) * 2019-03-14 2019-11-28 코오롱글로텍주식회사 플라즈마 합성을 이용하여 산화구리로부터 나노 황화구리 파우더의 합성방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01283936A (ja) * 1988-05-11 1989-11-15 Hitachi Ltd 表面処理方法および装置
JPH07201819A (ja) * 1993-12-28 1995-08-04 Kawasaki Steel Corp 銅薄膜のエッチング方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2926864B2 (ja) * 1990-04-12 1999-07-28 ソニー株式会社 銅系金属膜のエッチング方法
DE69132811T2 (de) * 1990-06-27 2002-04-04 Fujitsu Ltd., Kawasaki Verfahren zum herstellen eines integrierten halbleiterschaltkreises
US5431774A (en) * 1993-11-30 1995-07-11 Texas Instruments Incorporated Copper etching
JPH08306668A (ja) * 1995-05-09 1996-11-22 Sony Corp アッシング方法
TW409152B (en) * 1996-06-13 2000-10-21 Samsung Electronic Etching gas composition for ferroelectric capacitor electrode film and method for etching a transition metal thin film
TW374802B (en) * 1996-07-29 1999-11-21 Ebara Densan Ltd Etching composition, method for roughening copper surface and method for producing printed wiring board
KR19980070753A (ko) * 1997-01-28 1998-10-26 모리시타 요이치 반도체 소자 및 그 제조 공정
JP3594759B2 (ja) * 1997-03-19 2004-12-02 株式会社日立製作所 プラズマ処理方法
US6787462B2 (en) * 2001-03-28 2004-09-07 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device having buried metal wiring
US6617257B2 (en) * 2001-03-30 2003-09-09 Lam Research Corporation Method of plasma etching organic antireflective coating
JP2002319571A (ja) * 2001-04-20 2002-10-31 Kawasaki Microelectronics Kk エッチング槽の前処理方法及び半導体装置の製造方法
US6798074B2 (en) * 2002-03-04 2004-09-28 Motorola, Inc. Method of attaching a die to a substrate
US6812143B2 (en) * 2002-04-26 2004-11-02 International Business Machines Corporation Process of forming copper structures
WO2003098662A2 (en) * 2002-05-14 2003-11-27 Tokyo Electron Limited PLASMA ETCHING OF Cu-CONTAINING LAYERS
US6886573B2 (en) * 2002-09-06 2005-05-03 Air Products And Chemicals, Inc. Plasma cleaning gas with lower global warming potential than SF6
JP3866694B2 (ja) * 2003-07-30 2007-01-10 株式会社日立ハイテクノロジーズ Lsiデバイスのエッチング方法および装置
US7271106B2 (en) * 2004-08-31 2007-09-18 Micron Technology, Inc. Critical dimension control for integrated circuits
US7148144B1 (en) * 2004-09-13 2006-12-12 Spansion Llc Method of forming copper sulfide layer over substrate
US7115440B1 (en) * 2004-10-01 2006-10-03 Advanced Micro Devices, Inc. SO2 treatment of oxidized CuO for copper sulfide formation of memory element growth
US7666578B2 (en) * 2006-09-14 2010-02-23 Micron Technology, Inc. Efficient pitch multiplication process
TW200848935A (en) * 2007-02-08 2008-12-16 Fujifilm Electronic Materials Photosensitive compositions employing silicon-containing additives

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01283936A (ja) * 1988-05-11 1989-11-15 Hitachi Ltd 表面処理方法および装置
JPH07201819A (ja) * 1993-12-28 1995-08-04 Kawasaki Steel Corp 銅薄膜のエッチング方法

Also Published As

Publication number Publication date
CN102144282A (zh) 2011-08-03
US20100051577A1 (en) 2010-03-04
WO2010027406A3 (en) 2010-05-14
KR20110052729A (ko) 2011-05-18
WO2010027406A2 (en) 2010-03-11
EP2321843A2 (en) 2011-05-18
TW201017764A (en) 2010-05-01

Similar Documents

Publication Publication Date Title
Nojiri Dry etching technology for semiconductors
JP2012502452A (ja) 銅層処理
JP4538209B2 (ja) 半導体装置の製造方法
JP4971978B2 (ja) ガス化学反応および炭化水素付加の周期的変調を用いたプラズマストリッピング方法
KR101029947B1 (ko) 플라즈마 에칭 성능 강화를 위한 방법
KR101083623B1 (ko) 가스 화학물질의 주기적 조절을 사용하는 플라즈마 에칭방법
US20110027999A1 (en) Etch method in the manufacture of an integrated circuit
JP2014086500A (ja) 銅層をエッチングする方法、及びマスク
JPH06252107A (ja) ドライエッチング方法
EP2916344B1 (en) Method of cleaning a plasma processing apparatus
JP2008218959A (ja) エッチング方法および記憶媒体
US6325861B1 (en) Method for etching and cleaning a substrate
KR101075045B1 (ko) 플라즈마 에칭 성능 강화를 위한 방법
CN114375491A (zh) 金属的原子层蚀刻
TW202234140A (zh) 極紫外光(euv)光阻的圖案化顯影方法
JP2000269185A (ja) プラズマガスによる有機誘電ポリマー材料の異方性エッチング方法
KR101179111B1 (ko) 에칭 방법 및 기억 매체
KR20220163878A (ko) 금속 피처들의 원자 층 에칭
KR100595862B1 (ko) 전이금속 함유층 에칭방법
JP4484110B2 (ja) プラズマ処理方法、およびプラズマ処理装置
KR102459874B1 (ko) 구리층을 에칭하는 방법
KR100351906B1 (ko) 반도체 소자의 제조 방법
US20230298869A1 (en) Subtractive copper etch
WO2023008025A1 (ja) エッチング方法、半導体装置の製造方法、エッチングプログラムおよびプラズマ処理装置
JP4990551B2 (ja) ドライエッチング方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110314

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110228

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110314

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120803

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120803

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130218

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120803

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130227

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130412

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130815