JP2002134611A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2002134611A
JP2002134611A JP2000326136A JP2000326136A JP2002134611A JP 2002134611 A JP2002134611 A JP 2002134611A JP 2000326136 A JP2000326136 A JP 2000326136A JP 2000326136 A JP2000326136 A JP 2000326136A JP 2002134611 A JP2002134611 A JP 2002134611A
Authority
JP
Japan
Prior art keywords
layer
etching
manufacturing
semiconductor device
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000326136A
Other languages
English (en)
Other versions
JP4910231B2 (ja
Inventor
Chigusa Yamane
千種 山根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000326136A priority Critical patent/JP4910231B2/ja
Priority to US10/037,989 priority patent/US6642143B2/en
Priority to KR1020010065595A priority patent/KR100838502B1/ko
Publication of JP2002134611A publication Critical patent/JP2002134611A/ja
Application granted granted Critical
Publication of JP4910231B2 publication Critical patent/JP4910231B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】コンタクトホールの形状変化を防止でき、低抵
抗かつ抵抗のばらつきの少ないコンタクト部を形成でき
る半導体装置の製造方法を提供する。 【解決手段】基板に形成された導電体層上に絶縁層を形
成する工程と、導電体層に達する開口部を絶縁層に形成
する工程と、開口部底部の導電体層表面に形成される自
然酸化膜を、プラズマエッチングにより除去する工程と
を有する半導体装置の製造方法であって、プラズマエッ
チングはフッ素化合物ガス(好適にはNF 3 )を所定濃
度(好適にはほぼ10%以下)で含むエッチングガスを
用いて所定圧力で行われ、所定濃度および所定圧力は自
然酸化膜のエッチング量が制御可能となる範囲で設定さ
れる半導体装置の製造方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、アスペクト比が高い場合にも、低抵
抗で抵抗のばらつきの少ないコンタクトを形成できる半
導体装置の製造方法に関する。
【0002】
【従来の技術】従来のコンタクトホールの形成方法を図
14〜図16を参照して説明する。まず、図14(a)
に示すように、シリコン基板51上に例えばシリコン酸
化膜からなる層間絶縁膜52を形成する。あるいは、シ
リコン基板51のかわりに金属からなる配線層であって
もよい。
【0003】次に、図14(b)に示すように、フォト
リソグラフィ工程によりレジスト53を形成する。レジ
スト53をマスクとして層間絶縁膜52にエッチングを
行い、開口部54を形成する。その後、図14(c)に
示すように、レジスト53を除去する。開口部54底部
のシリコン基板51の表面には、自然酸化膜55が形成
される。
【0004】次に、図15(d)に示すように、開口部
54を形成する際のエッチングにより斜線部分に堆積し
た反応生成物や、自然酸化膜55を除去する。続いて、
図15(e)に示すように、開口部54内および層間絶
縁膜52上に例えば化学気相成長(CVD:chemi
cal vapor deposition)によりバ
リアメタル層56を形成する。その後、図15(f)に
示すように、バリアメタル層56上に例えばタングステ
ン(W)等の高融点金属からなるプラグ金属層57aを
スパッタリングにより形成する。
【0005】次に、図16(g)に示すように、プラグ
金属層57aおよびバリアメタル層56をエッチバック
する。これにより、開口部54内にバリアメタル層56
を介してプラグ57が形成される。続いて、図16
(h)に示すように、開口部54上を含む全面に例えば
アルミニウム(Al)またはAl合金からなる配線金属
層58aを形成する。ここで、配線金属層58aを形成
する前に、層間絶縁膜52上およびプラグ57上に、開
口部54内のバリアメタル層56と同様に、Ti等から
なるバリアメタル層を形成してもよい。
【0006】その後、図示しないレジストをマスクとし
て配線金属層58aにエッチングを行うことにより、図
16(i)に示すように、配線58が形成される。以上
の工程により、シリコン基板51あるいは導電体層と上
層の配線58とを接続するコンタクトホールが形成され
る。
【0007】上記の従来のコンタクトホールの形成方法
において、バリアメタル層56を形成する前処理とし
て、開口部54内の自然酸化膜55が除去されるが、こ
の工程は、ウェットエッチングあるいはアルゴン(A
r)逆スパッタリングにより行われることが多い。ウェ
ットエッチングにはフッ酸(HF)を含む溶液が用いら
れる。ウェットエッチングの場合、プロセスのコストが
低いという利点がある。
【0008】一方、Ar逆スパッタリングはコンタクト
ホールのアスペクト比が高くなるにつれて、採用される
ことが多くなってきている。Ar逆スパッタリングは、
従来のスパッタリング装置を用いて行うことができるた
め、自然酸化膜の除去後、続けて配線あるいはバリアメ
タル層をin−situでスパッタリングにより形成す
ることが可能である。
【0009】
【発明が解決しようとする課題】近年、半導体装置の微
細化に伴い、コンタクトホールの微細化およびアスペク
ト比の増大が進んでいる。図15(e)に示すバリアメ
タル層56の形成工程では、アスペクト比が例えば7以
上となる。例えば、開口部54のトップ径が0.4μ
m、ボトム径が0.22μmであり、開口部54の高
さ、すなわち層間絶縁膜52の膜厚が3μmであるよう
な高アスペクト比の場合にも、開口部54底部の自然酸
化膜や開口部54側壁の堆積物を十分に除去する必要が
ある。
【0010】しかしながら、上記のウェットエッチング
あるいはAr逆スパッタリングによれば、アスペクト比
の増大に伴い、以下のような問題が顕著となる。これに
より、アスペクト比の高いコンタクトホールにおける抵
抗の上昇が深刻化してきている。
【0011】図15(d)に示す工程でウェットエッチ
ングを行った場合、図17(a)に示すように、開口部
54の上端および底部に比較して、高さ方向の中央部で
側壁(層間絶縁膜52)がエッチングされやすい。アス
ペクト比の増大により、ウェットエッチングに要する時
間は長くなる傾向がある。したがって、開口部54の高
さ方向の中央部で特にエッチングが進行し、エッチング
終了後に開口部54が樽状の形状となる。
【0012】これにより、開口部54内に例えばWから
なるプラグ金属層57aを、良好な段差被覆性で埋め込
むことが出来なくなる。結果的に、図17(b)に示す
ように、配線の一部となるプラグ57に空隙(ボイド)
59が形成されてしまう。また、図17(a)に示すよ
うに、ウェットエッチングにより開口部54のトップ径
も増大する。図17(a)の点線は、レジスト53(図
14(b)参照)の開口幅を表す。開口部54のトップ
径が増大することにより、互いに隣接するコンタクトホ
ール間の耐圧を確保することが困難となる。最悪の場合
には、コンタクトホール間がショートする。
【0013】Ar逆スパッタリングの場合には、コンタ
クト部がダメージを受けて抵抗が上昇するという問題が
起こる。アスペクト比の高いコンタクトホールにおい
て、Ar逆スパッタリングを行った場合、図18(a)
に示すように、開口部54底部の自然酸化膜55が一様
に除去されず、開口部54側壁近傍に自然酸化膜55が
残留しやすい。この状態で、図18(b)に示すよう
に、バリアメタル層56やプラグ57等を形成すると、
コンタクト抵抗が高くなる。
【0014】自然酸化膜55を完全に除去し、所定の抵
抗値を得るため、自然酸化膜55だけでなく下地のシリ
コン基板51表面にも、ある程度の逆スパッタリングが
行われる。この逆スパッタリングが過度になると、コン
タクト部60がダメージを受ける。例えば、シリコン基
板51の表面がダメージを受けてアモルファス化される
と、上層に形成されるバリアメタル層56とシリコンと
の反応性が低下して、界面に欠陥が発生しやすくなる。
あるいは、過度の逆スパッタリングを行うと、スパッタ
された材料がコンタクト部60に再び付着して抵抗が増
大することもある。
【0015】以上のように、Ar逆スパッタリングによ
れば、逆スパッタリングが十分でない場合と、過度の逆
スパッタリングを行った場合のいずれも、コンタクト部
の抵抗が上昇する。上記のような問題を解消し、コンタ
クトホールの形状の変化を起こさず、かつコンタクト部
の抵抗増大を防止できるような、配線形成の前処理方法
が望まれている。ウェットエッチングやAr逆スパッタ
リング以外の前処理方法としては、プラズマエッチング
が挙げられる。
【0016】例えば、特開平4−186827号公報に
は、コンタクトホール内に金属を埋め込む前に、エッチ
ングガスとしてフッ素を含有するガスを用い、水素ガス
を添加してプラズマエッチングすることを特徴とする半
導体装置の製造方法が開示されている。ハロゲン化物を
エッチングガスに用いて反応性イオンエッチング(RI
E;reactive ion etching)を行
った場合、シリコン酸化膜のエッチング速度に比較して
シリコンのエッチング速度が高くなり、シリコン基板上
の拡散層が大きくエッチングされる。
【0017】そこで、特開平4−186827号公報記
載の方法によれば、水素ガスを添加してシリコンのエッ
チング速度を低下させている。しかしながら、チャンバ
内の圧力とエッチング速度との関係については記載され
ていない。一実施例として、26mTorrでエッチン
グを行うことが示されている。
【0018】また、特開平8−45915号公報には、
金属層上の絶縁層をドライエッチングして、金属層表面
に達するコンタクトホールを形成する方法が開示されて
いる。このコンタクトホール形成方法は、エッチングガ
スに窒素原子を含有するガスを添加し、かつ、窒素原子
を含有するガスの量がエッチングガスのうちの希釈ガス
を除いた部分の量の約4.5%以上であることを特徴と
する。窒素原子を含有するガスとしてN2 、NH4 およ
びNF3 が挙げられている。
【0019】この発明は、絶縁層をドライエッチングす
る際に、金属層の表面がプラズマ中のイオンによりスパ
ッタされ、レジストまたはコンタクトホールの側壁に堆
積すると、その後の洗浄工程によっても除去できなくな
る問題を解決するためになされている。NF3 等、窒素
原子を含有するガスを含むエッチングガスを用いてエッ
チングを行う工程は、前述した図14(b)に示す工程
に対応する。
【0020】したがって、金属層に達する開口部を形成
した後は、図14(c)に示す工程と同様にレジストの
除去と洗浄が行われる。実施例には硝酸による洗浄後、
純水による洗浄を行うことにより、フォトレジストやコ
ンタクトホール側面の堆積物が除去されたことが示され
ている。
【0021】以上のように、特開平8−45915号公
報に記載されたプラズマエッチングは、開口部の形成工
程に適用されており、レジストの除去および洗浄後、開
口部底部の金属層表面には自然酸化膜が形成されると予
想される。したがって、自然酸化膜を除去するために
は、何らかの別の処理が必要となる。
【0022】特開平8−330537号公報にも、半導
体基板上に形成された層間絶縁膜に半導体基板が露出す
るコンタクトホールを開口する工程と、プラズマエッチ
ングによりコンタクトホール底部の自然酸化膜を除去す
る工程と、コンタクトホールを介して半導体基板と接続
する配線層を形成する工程とを有する半導体装置の製造
方法が記載されている。この製造方法は、プラズマ生成
室とエッチング反応室とが分離されたケミカルドライエ
ッチング(CDE)装置により、エッチングガスにNF
3 を用い、プラズマ生成室内よりエッチング反応室内を
低圧にしてプラズマエッチング処理を施すことを特徴と
している。
【0023】この発明は、ウェットエッチングあるいは
等方性ドライエッチングによるコンタクトホール側壁の
エッチングの問題を解決するためになされている。異方
性ドライエッチングを行うと、上記のAr逆スパッタリ
ングと同様に、基板へのダメージが問題となるが、等方
性ドライエッチングによれば、ウェットエッチングと同
様にコンタクトホールの形状変化が問題となる。
【0024】特開平8−330537号公報記載のエッ
チング方法によれば、プラズマ生成室とエッチング反応
室とを分離して、質量が軽く移動度が大きい電子をプラ
ズマ生成室の側壁に移動させる。これにより、プラズマ
生成室の側壁にシースが形成される。このシースによっ
て、荷電したラジカルが加速されてプラズマ生成室の側
壁に入射する。電荷をもたない中性ラジカルはエッチン
グ反応室に移行して、エッチングに関与する。プラズマ
生成室内よりもエッチング反応室内が低圧となっている
ため、エッチング反応室に入射した中性ラジカルの平均
自由行程が長くなり、これにより中性ラジカルがコンタ
クトホールに方向性をもって入射する。
【0025】この製造方法によれば、エッチングガスが
NF3 に限定されており、他のガスの添加によるエッチ
ング速度の制御はなされていない。低エネルギーの中性
ラジカルを選択的に用いてエッチングを行うことによ
り、基板のダメージを防止している。エッチング反応室
内の圧力は、入射する中性ラジカルに方向性をもたせる
ために制御されている。また、半導体基板表面以外、例
えば金属層表面への適用については特に記載されていな
い。さらに、プラズマ生成室とエッチング反応室とが分
離されているため、自然酸化膜を除去する前処理工程の
後、配線層を形成するためのメタルCVDをin−si
tuで行うことが困難である。
【0026】特開平4−72621号公報には、フッ素
ガスと水素とが導入され、それらのガスにより高温(好
適には850℃以下)かつ高真空の状態で自然酸化膜を
エッチングすることを特徴とする半導体装置の製造方法
が開示されている。この方法によれば、フッ素化合物ガ
ス中に水素ガスを添加することにより、フッ素ラジカル
の濃度調整を行い、酸化シリコンのエッチングレートを
制御し、酸化シリコンとシリコンとの選択比を向上させ
ている。フッ素化合物ガスとしてはNF3 、SF6 、C
4 等が挙げられている。炭素を含有するガスをエッチ
ングガスに用いた場合には、コンタクトホール側壁に反
応生成物が堆積する問題が起こりやすい。
【0027】特開平6−338478号公報および特開
平10−321610号公報には、水素含有ガスをプラ
ズマ化させた活性化ガスにNF3 ガスまたはNF3 含有
ガスを添加して、自然酸化膜の除去(水素プラズマダウ
ンフロー処理)を行う半導体装置の製造方法が開示され
ている。特開平6−338478号公報には、水素含有
ガスの活性化ガスにNF3 ガスを添加すると、NF3
スを添加しない場合に比較して処理時間が短縮すること
が記載されている。
【0028】また、特開平10−321610号公報に
は、ウェハを室温より低い所定の温度に冷却して、上記
の特開平6−338478号公報に記載されているよう
な水素プラズマダウンフロー処理を行うことにより、自
然酸化膜と、それ以外の酸化膜、例えばCVDにより形
成されたシリコン酸化膜やBPSG(borophos
phosilicate glass)膜等とのエッチ
ング選択比を高め、自然酸化膜をより選択的に除去でき
ることが記載されている。
【0029】これらの特開平6−338478号公報お
よび特開平10−321610号公報記載の水素プラズ
マダウンフロー処理によれば、NF3 はプラズマ発生領
域以外で導入される。したがって、NF3 は水素ラジカ
ルと反応して活性化されるが、プラズマ発生領域の電界
によって活性化されることはない。主に水素ラジカルに
よって自然酸化膜の除去を行う場合、処理時間が長くな
る。
【0030】以上のように、フッ素化合物ガスを用いた
プラズマエッチングにより、配線形成の前処理を行うこ
とは、既に開示されている。しかしながら、コンタクト
抵抗をより低減させるのに適したエッチング条件等につ
いては、十分に検討されていない。本発明は上記の問題
点に鑑みてなされたものであり、したがって本発明は、
コンタクトホールの形状変化を防止でき、低抵抗かつ抵
抗のばらつきの少ないコンタクト部を形成できる半導体
装置の製造方法を提供することを目的とする。
【0031】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の半導体装置の製造方法は、導電体層上に絶
縁層を形成する工程と、前記導電体層に達する開口部を
前記絶縁層に形成する工程と、前記開口部底部の前記導
電体層表面に形成される自然酸化膜を、プラズマエッチ
ングにより除去する工程とを有する半導体装置の製造方
法であって、前記プラズマエッチングは、フッ素化合物
ガスを所定濃度で含むエッチングガスを用いて所定圧力
で行われ、前記所定濃度および前記所定圧力は、前記自
然酸化膜のエッチング量が制御可能となる範囲で設定さ
れることを特徴とする。
【0032】本発明の半導体装置の製造方法は、好適に
は、前記フッ素化合物ガスは三フッ化窒素(NF3 )ガ
スを含むことを特徴とする。本発明の半導体装置の製造
方法は、好適には、前記NF3 ガスの前記所定濃度の上
限は、ほぼ10%であることを特徴とする。本発明の半
導体装置の製造方法は、好適には、前記エッチングガス
はヘリウム(He)ガスを含むことを特徴とする。本発
明の半導体装置の製造方法は、好適には、前記所定圧力
はほぼ10mTorr(≒1.33Pa)以下であるこ
とを特徴とする。本発明の半導体装置の製造方法は、好
適には、前記エッチング量は熱酸化膜換算でほぼ0.5
〜10nmであることを特徴とする。本発明の半導体装
置の製造方法は、好適には、前記プラズマエッチングの
後、前記基板を移動させずに、少なくとも前記開口部内
に配線を形成する工程をさらに有することを特徴とす
る。
【0033】本発明の半導体装置の製造方法は、好適に
は、前記プラズマエッチングは、高周波誘導磁場により
生じる誘導電界によって加速された電子を用いてプラズ
マを発生させる誘導結合プラズマ(ICP)エッチング
であることを特徴とする。あるいは、本発明の半導体装
置の製造方法は、好適には、前記プラズマエッチング
は、対向するように平行に配置された2つの電極の一方
に高周波を印加し、他方を接地して、前記2つの電極間
にプラズマを発生させる平行平板型エッチングであるこ
とを特徴とする。
【0034】あるいは、本発明の半導体装置の製造方法
は、好適には、前記プラズマエッチングは、電子サイク
ロトロン共鳴(ECR)を利用したECRエッチングで
あることを特徴とする。あるいは、本発明の半導体装置
の製造方法は、好適には、前記プラズマエッチングは、
反応室の上部および側面から磁界を形成して、プラズマ
を発生させる高密度プラズマ(HDP)エッチングであ
ることを特徴とする。
【0035】本発明の半導体装置の製造方法は、好適に
は、前記導電体層はシリコン(Si)層であることを特
徴とする。あるいは、本発明の半導体装置の製造方法
は、好適には、前記導電体層は高融点金属シリサイド層
であることを特徴とする。本発明の半導体装置の製造方
法は、さらに好適には、前記高融点金属シリサイド層は
コバルトシリサイド(CoSix )層、チタンシリサイ
ド(TiSix )層、またはタングステンシリサイド
(WSix )層であることを特徴とする。
【0036】あるいは、本発明の半導体装置の製造方法
は、好適には、前記導電体層は高融点金属層であること
を特徴とする。本発明の半導体装置の製造方法は、さら
に好適には、前記高融点金属層はチタン(Ti)層、タ
ングステン(W)層、またはタンタル(Ta)層である
ことを特徴とする。
【0037】あるいは、本発明の半導体装置の製造方法
は、好適には、前記導電体層は高融点金属窒化物からな
る層であることを特徴とする。本発明の半導体装置の製
造方法は、さらに好適には、前記高融点金属窒化物は窒
化チタン(TiN)、窒化タングステン(WN)、また
は窒化タンタル(TaN)であることを特徴とする。
【0038】あるいは、本発明の半導体装置の製造方法
は、好適には、前記導電体層はアルミニウム(Al)層
であることを特徴とする。あるいは、本発明の半導体装
置の製造方法は、好適には、前記導電体層はAl合金層
であることを特徴とする。本発明の半導体装置の製造方
法は、さらに好適には、前記Al合金層はAlCu層で
あることを特徴とする。
【0039】これにより、アスペクト比の高いコンタク
トホールを形成する場合にも、自然酸化膜を残留させ
ず、かつ開口部底部に露出する下地へのダメージを低減
できるため、コンタクト抵抗を低減することが可能とな
る。また、本発明の半導体装置の製造方法において、N
3 を用いてプラズマエッチングを行うことにより、炭
素を含有する堆積物がコンタクトホール内に形成される
のを防止できる。本発明の半導体装置の製造方法によれ
ば、層間絶縁層に開口部を形成した後、開口部内にプラ
ズマエッチングによる前処理を行う工程と、開口部内に
配線層を形成する工程とをin−situで行うことも
可能である。
【0040】
【発明の実施の形態】以下に、本発明の半導体装置の製
造方法の実施の形態について、図面を参照して説明す
る。 (実施形態1)図1は、本実施形態の半導体装置の製造
方法において、コンタクトホール底部の自然酸化膜をエ
ッチングするのに用いられるエッチング装置の概略図で
ある。図1に示すエッチング装置1は、枚葉処理方式の
ICP型エッチング装置である。反応室2内にガス導入
部3から矢印方向にエッチングガスが導入される。ガス
導入部3は上方から見て円形に形成されている。基板4
は下部電極5上に載置される。コイル式の上部電極6は
ドーム7の周囲に配置される。
【0041】上記のエッチング装置を用いて、以下に示
す工程に従ってコンタクトホールを形成した。まず、図
2(a)に示すように、シリコン基板11上に例えばシ
リコン酸化膜からなる層間絶縁膜12を形成した。次
に、図2(b)に示すように、フォトリソグラフィ工程
によりレジスト13を形成した。レジスト13をマスク
として層間絶縁膜12にエッチングを行い、開口部14
を形成した。その後、図2(c)に示すように、レジス
ト13を除去した。開口部14底部のシリコン基板11
の表面には、自然酸化膜15が形成された。
【0042】次に、図3(d)に示すように、配線形成
の前処理として、図1に示すエッチング装置を用いてエ
ッチングを行った。これにより、開口部14を形成する
際のエッチングによって斜線部分に堆積した反応生成物
や、開口部14底部に形成された自然酸化膜15を除去
した。
【0043】エッチング条件はNF3 ガス流量3scc
m、Heガス流量47sccm、RFパワー(1)10
0W、RFパワー(2)100W、圧力4.5mTor
r(≒0.6Pa)、基板温度常温とした。ここで、R
Fパワー(1)は上部電極6の出力、RFパワー(2)
は下部電極5の出力である。
【0044】自然酸化膜は厚さ数nm程度の薄膜であ
り、除去されたかどうかの判定を行うことは可能である
が、エッチング速度を測定することは現状では困難であ
る。例えばフーリエ変換赤外分光法(FT−IR;Fo
urier transform infrared
spectroscopy)による分析から、自然酸化
膜の膜質は、CVD膜等の堆積されたシリコン酸化膜の
膜質よりも、熱酸化膜の膜質に近いことが知られてい
る。熱酸化膜のエッチング量は膜厚計を用いて測定する
ことが可能である。
【0045】そこで、熱酸化膜のエッチング量を実測
し、エッチング時間とエッチング量とを対応させた。こ
の結果を利用して、所定のエッチング時間での熱酸化膜
のエッチング量と、自然酸化膜のエッチング量とが等し
いとみなし、自然酸化膜のエッチング量を熱酸化膜換算
した。図3(d)に示す工程において、エッチング量と
コンタクト抵抗との関係を調べるため、4通りのエッチ
ング量(7nm、5nm、3nm、1nm)でエッチン
グを行った。
【0046】続いて、図3(e)に示すように、開口部
14内および層間絶縁膜12上に例えばCVDによりバ
リアメタル層16を形成した。このCVDは、図3
(d)に示す前処理工程の後、in−situで行うこ
とが可能である。その後、図3(f)に示すように、バ
リアメタル層16上に例えばW等の高融点金属からなる
プラグ金属層17aをスパッタリングにより形成した。
【0047】次に、図4(g)に示すように、プラグ金
属層17aおよびバリアメタル層16をエッチバックし
た。これにより、開口部14内にバリアメタル層16を
介してプラグ17が形成された。続いて、図4(h)に
示すように、開口部14上を含む全面に例えばAlまた
はAl合金からなる配線金属層18aを形成した。
【0048】その後、図示しないレジストをマスクとし
て配線金属層18aにエッチングを行うことにより、図
4(i)に示すように、配線18が形成された。以上の
工程により、シリコン基板11と上層の配線18とを接
続するコンタクトホールが形成された。
【0049】図3(d)に示す工程において、エッチン
グ量を変えた4通りの場合で、コンタクト抵抗はほぼ同
等となった。また、これらのコンタクト抵抗は、従来の
ウェットエッチングあるいはAr逆スパッタリングによ
る前処理を行った場合に比較して低減された。したがっ
て、自然酸化膜のエッチング量が熱酸化膜換算で少なく
とも1nm〜7nmの範囲にあるとき、低抵抗で抵抗の
ばらつきの少ないコンタクト部を形成できることがわか
る。
【0050】Ar逆スパッタリングによれば、Arがコ
ンタクトホールの底部に垂直に入射し、物理的に自然酸
化膜を除去する。したがって、コンタクトホールの側壁
近傍の自然酸化膜は除去されにくく、自然酸化膜を完全
に除去するには逆スパッタリングを10nm以上、例え
ば18nm程度行う必要があった。これにより、基板が
ダメージを受けて、コンタクト抵抗が増加する要因とな
っていた。
【0051】それに対し、上記の本実施形態の半導体装
置の製造方法によれば、NF3 ガスを用いたエッチング
を行うため、エッチングガスが到達すれば、コンタクト
ホールの側壁や、側壁と底面との境界部でもエッチング
の反応が進行する。したがって、従来の方法に比較し
て、エッチング量を低減することができ、基板あるいは
下地の導電体層へのダメージを少なくすることができ
る。
【0052】(実施形態2)本実施形態の半導体装置の
製造方法は、実施形態1の図3(d)に示す工程のエッ
チング条件を変更したものである。エッチング条件はN
3 ガス流量3sccm、Heガス流量70sccm、
RFパワー(1)100W、RFパワー(2)100
W、圧力5mTorr(≒0.67Pa)、基板温度常
温とした。
【0053】実施形態1のエッチング条件によれば、N
3 濃度は6%であり、実施形態2のエッチング条件に
よれば、NF3 濃度は4%である。実施形態2の場合、
実施形態1の場合に比較してエッチング速度がやや遅く
なり、エッチング量の制御が容易となる。ただし、これ
らのエッチング条件によれば、自然酸化膜がきわめて短
時間で除去されるため、エッチング速度が低下してもス
ループットには影響しない。
【0054】実施形態2に示すエッチング処理をバリア
メタル層の形成前に行った場合にも、実施形態1と同等
なコンタクト抵抗が得られた。したがって、実施形態2
のエッチング条件の場合にも、シリコン基板にダメージ
を与えずに自然酸化膜を十分に除去できたことが示唆さ
れる。
【0055】(実施形態3)本実施形態の半導体装置の
製造方法は、実施形態1の図3(d)に示すエッチング
工程の後、エッチング装置内を大気開放してから、図3
(e)に示すバリアメタル層16の形成を行ったもので
ある。それ以外は実施形態1と同様とした。本実施形態
によれば、実施形態1と同様に、低抵抗のコンタクトを
形成することができた。
【0056】通常、自然酸化膜を除去した後に大気開放
すると、再び自然酸化膜が形成されるため、コンタクト
抵抗は増大する。しかしながら、本実施形態によれば、
コンタクト抵抗の増大が見られなかった。この原因は明
らかではないが、例えば、プラズマ処理によりシリコン
基板がフッ素により終端化され、自然酸化膜の成長が防
止されたことが考えられる。
【0057】(実施形態4)コンタクトホール径を縮小
し、コンタクトホールのアスペクト比が高くなるとコン
タクト抵抗は増大する。配線形成の前処理を、HFを用
いたウェットエッチング、Ar逆スパッタリング、また
はNF3 (4%)を用いたプラズマエッチングにより行
い、コンタクト抵抗の変化について比較した。コンタク
トはシリコン上に形成した。この結果を図5〜図8に示
す。
【0058】図5はコンタクトホール径0.4μmの場
合、図6はコンタクトホール径0.28μmの場合、図
7はコンタクトホール径0.26μmの場合、図8はコ
ンタクトホール径0.24μmの場合をそれぞれ示す。
これらのコンタクトホールの高さは等しく、コンタクト
ホール径が小さいものほどアスペクト比が高い。これら
のコンタクトホール径はマスクパターンの値である。以
下、エッチング量あるいは逆スパッタリング量は前述し
た熱酸化膜換算とする。
【0059】図5に示すように、コンタクトホール径が
0.4μmのときには、Ar逆スパッタリングを13n
m行った場合に、明らかにコンタクト抵抗が高くなっ
た。それに対し他の条件、すなわちウェットエッチング
を3nm行った場合、Ar逆スパッタリングを7nm行
った場合、およびNF3 を用いたプラズマエッチングを
7nm行った場合は、グラフ上でプロットが重なり、コ
ンタクト抵抗に大きな差はなかった。
【0060】図6に示すように、コンタクトホール径が
0.28μmの場合、NF3 を用いたプラズマエッチン
グのみ、コンタクトホール径0.4μmの場合(図5参
照)と同等の低いコンタクト抵抗が得られた。それ以外
の前処理方法の場合には、コンタクトホール径0.4μ
mの場合よりも抵抗が増大し、特にAr逆スパッタリン
グの場合にコンタクト抵抗が増大した。但し、Ar逆ス
パッタリング/13nmの場合は、コンタクトホール径
0.4μmの場合の異常な高抵抗化は見られなくなる。
【0061】図7に示すように、コンタクトホール径が
0.26μmの場合、Ar逆スパッタリングまたはウェ
ットエッチングによれば、0.28μmの場合(図6参
照)と比較して、コンタクト抵抗がさらに増加する。そ
れに対し、NF3 を用いたプラズマエッチングによれ
ば、コンタクト抵抗の増加はわずかである。
【0062】図8に示すように、コンタクトホール径を
0.24μmとした場合、Ar逆スパッタリングによれ
ば、0.26μmの場合(図7参照)と比較して、コン
タクト抵抗が明らかに増大する。ウェットエッチングの
場合にも、コンタクト抵抗の増加がみられるが、NF3
を用いたプラズマエッチングによれば、コンタクト抵抗
の変化を最も小さくすることができる。
【0063】(実施形態5)図9は、NF3 を用いたプ
ラズマエッチングにより配線形成の前処理を行い、エッ
チング量を変化させたときのコンタクト抵抗の変化を示
す。NF3 濃度は6%とした。コンタクトはシリコン上
に形成した。参考のため、Ar逆スパッタリング/7n
mの場合のコンタクト抵抗も示した。図9に示すよう
に、NF3 を用いたプラズマエッチングによれば、エッ
チング量が1nmの場合と3nmの場合のいずれも、A
r逆スパッタリングの場合よりもコンタクト抵抗が低減
される。
【0064】Ar逆スパッタリングの逆スパッタリング
量を7nmよりも少なくすると、自然酸化膜が残留して
コンタクト抵抗はさらに増大する。したがって、逆スパ
ッタリング量は低減できない。それに対して、NF3
用いたプラズマエッチングのエッチング量は、Ar逆ス
パッタリングの逆スパッタリング量よりも少なくできる
ため、自然酸化膜の下地の基板あるいは導電体層のダメ
ージを少なくすることができる。
【0065】(実施形態6)図10は、NF3 を用いた
プラズマエッチングにより配線形成の前処理を行い、N
3 濃度を変化させたときのコンタクト抵抗の変化を示
す。コンタクトはコバルトシリサイド(CoSix )上
に形成した。図10において、NF3 10%のときのプ
ロットはNF3 8%のときのプロットとほぼ一致し、重
なっている。
【0066】図10に示すように、NF3 濃度を2%、
6%、8%および10%としたとき、いずれも十分に低
いコンタクト抵抗が得られる。NF3 濃度が10%を超
えると、エッチング速度が高くなりすぎて、エッチング
量の制御が困難となる。一方、NF3 濃度の下限につい
ては2%に限定されず、NF3 濃度をさらに下げた場合
にも、同様にコンタクトの低抵抗化が可能であると予想
される。但し、NF3濃度を0%とすると、エッチング
速度は著しく低下する。
【0067】(実施形態7)配線形成の前処理としての
NF3 を用いたプラズマエッチングには、実施形態1に
示したICP型エッチング装置(図1参照)以外のプラ
ズマエッチング装置を用いることも可能である。例え
ば、平行平板型プラズマエッチング装置、ECRプラズ
マエッチング装置、あるいはHDPエッチング装置を用
いることもできる。
【0068】図11は、平行平板型プラズマエッチング
装置の概略図である。図11に示すエッチング装置21
において、上部電極22と下部電極23は反応室24内
に平行に配置される。一方の電極に高周波電力25を印
加して電極22、23間にプラズマを発生させる。基板
26は下部電極23上に載置され、プラズマ中のイオン
が基板26に垂直に入射する。エッチングガスはガス導
入部27から反応室24に導入され、排気部28から排
気される。
【0069】図12は、ECRプラズマエッチング装置
の概略図である。図12のエッチング装置31において
は、マグネトロン32で発生したマイクロ波が導波管3
3、石英ベルジャー34を介してステージ35上の基板
36に到達する。石英ベルジャー34の周囲にコイル3
7が設けられている。基板36はステージ35に設けら
れた静電チャック、あるいはクランプ38により固定さ
れる。ステージ35は高周波電源39に接続されてい
る。図示しないが、ステージ35には温度制御用の冷媒
が循環する。
【0070】図13は、HDPエッチング装置の概略図
である。図13に示すエッチング装置41においては、
反応室42にガス導入部43a、43bが設けられてお
り、反応室42の上方および側方からガスが導入され
る。反応室42の上部にはトップコイル44aが形成さ
れ、外周部にはサイドコイル44bが形成されている。
トップコイル44aとサイドコイル44bは別々に制御
される。反応室42内のステージ45上に基板46が載
置される。ステージ45には静電チャックが一体化され
ている。ステージ45は高周波電源47に接続されてい
る。反応室42はポンプ48によって排気される。
【0071】図13のエッチング装置41を用いて配線
形成の前処理を行う場合、エッチング条件は例えばNF
3 流量3sccm、Heガス流量47sccm、RFパ
ワー(1)100W、RFパワー(2)100W、圧力
4.5〜8mTorr(≒0.6〜1.07Pa)とす
る。ここで、RFパワー(1)はトップコイル44aに
印加する出力であり、RFパワー(2)はサイドコイル
44bに印加する出力である。以上の図11〜図13に
示す装置や、それ以外のプラズマエッチング装置を用い
ても、配線形成の前処理を行うことができる。
【0072】上記の本発明の実施形態の半導体装置の製
造方法によれば、アスペクト比の高いコンタクトホール
のコンタクト抵抗およびそのばらつきを低減できる。本
発明の半導体装置の製造方法の実施形態は、上記の説明
に限定されない。例えば、コンタクトホール側壁への堆
積等の問題が起こらない範囲で、NF3 を他のフッ素化
合物ガスに変更することもできる。その他、本発明の要
旨を逸脱しない範囲で、種々の変更が可能である。
【0073】
【発明の効果】本発明の半導体装置の製造方法によれ
ば、コンタクトホールの形状変化を防止でき、低抵抗か
つ抵抗のばらつきの少ないコンタクト部を形成すること
が可能となる。
【図面の簡単な説明】
【図1】図1は本発明の実施形態1に係る半導体装置の
製造方法に用いることができるICP型エッチング装置
の概略図である。
【図2】図2(a)〜(c)は本発明の半導体装置の製
造方法の製造工程を示す断面図である。
【図3】図3(d)〜(f)は本発明の半導体装置の製
造方法の製造工程を示す断面図であり、図2(c)に続
く工程を表す。
【図4】図4(g)〜(i)は本発明の半導体装置の製
造方法の製造工程を示す断面図であり、図3(f)に続
く工程を表す。
【図5】図5は本発明の実施形態4に係り、コンタクト
ホールのアスペクト比の増大に伴うコンタクト抵抗の変
化について、従来の製造方法による場合と、本発明の製
造方法による場合とを比較した図である。
【図6】図6は本発明の実施形態4に係り、コンタクト
ホールのアスペクト比の増大に伴うコンタクト抵抗の変
化について、従来の製造方法による場合と、本発明の製
造方法による場合とを比較した図である。
【図7】図7は本発明の実施形態4に係り、コンタクト
ホールのアスペクト比の増大に伴うコンタクト抵抗の変
化について、従来の製造方法による場合と、本発明の製
造方法による場合とを比較した図である。
【図8】図8は本発明の実施形態4に係り、コンタクト
ホールのアスペクト比の増大に伴うコンタクト抵抗の変
化について、従来の製造方法による場合と、本発明の製
造方法による場合とを比較した図である。
【図9】図9は本発明の実施形態5に係り、エッチング
量の変化に伴うコンタクト抵抗の変化を表す図である。
【図10】図10は本発明の実施形態6に係り、NF3
濃度の変化に伴うコンタクト抵抗の変化を表す図であ
る。
【図11】図11は本発明の実施形態7に係り、本発明
の半導体装置の製造方法に用いることができる平行平板
型プラズマエッチング装置の概略図である。
【図12】図12は本発明の実施形態7に係り、本発明
の半導体装置の製造方法に用いることができるECR型
プラズマエッチング装置の概略図である。
【図13】図13は本発明の実施形態7に係り、本発明
の半導体装置の製造方法に用いることができるHDPエ
ッチング装置の概略図である。
【図14】図14(a)〜(c)は従来の半導体装置の
製造方法の製造工程を示す断面図である。
【図15】図15(d)〜(f)は従来の半導体装置の
製造方法の製造工程を示す断面図であり、図14(c)
に続く工程を表す。
【図16】図16(g)〜(i)は従来の半導体装置の
製造方法の製造工程を示す断面図であり、図15(f)
に続く工程を表す。
【図17】図17(a)および(b)は従来の半導体装
置の製造方法において、配線形成の前処理としてウェッ
トエッチングを行った場合の問題を表す断面図である。
【図18】図18(a)および(b)は従来の半導体装
置の製造方法において、配線形成の前処理としてAr逆
スパッタリングを行った場合の問題を表す断面図であ
る。
【符号の説明】
1、21、31、41…エッチング装置、2、24、4
2…反応室、3、27…ガス導入部、4、26、36、
45…基板、5、23…下部電極、6、22…上部電
極、11、51…シリコン基板、12、52…層間絶縁
膜、13、53…レジスト、14、54…開口部、1
5、55…自然酸化膜、16、56…バリアメタル層、
17、57…プラグ、17a、57a…プラグ金属層、
18、58…配線、18a、58a…配線金属層、2
5、39、46…高周波電源、28…排気部、32…マ
グネトロン、33…導波管、34…石英ベルジャー、3
5、44…ステージ、37…コイル、38…クランプ、
43a、43b…ガス導入部、44a…トップコイル、
44b…サイドコイル、47…ポンプ、59…空隙、6
0…コンタクト部。
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4M104 AA01 CC01 DD23 FF22 HH15 5F004 AA13 BA04 BA12 BA14 BA20 CA02 DA00 DA17 DA22 DA30 DB03 EB02 5F033 HH08 HH09 JJ19 KK01 KK08 KK09 KK18 KK19 KK21 KK25 KK27 KK28 KK32 KK33 KK34 NN06 NN07 PP06 PP15 QQ08 QQ09 QQ12 QQ15 QQ31 QQ37 QQ92 QQ94 QQ98 RR04 WW04 WW05 XX09

Claims (27)

    【特許請求の範囲】
  1. 【請求項1】基板に形成された導電体層上に、絶縁層を
    形成する工程と、 前記導電体層に達する開口部を前記絶縁層に形成する工
    程と、 前記開口部底部の前記導電体層表面に形成される自然酸
    化膜を、プラズマエッチングにより除去する工程とを有
    する半導体装置の製造方法であって、 前記プラズマエッチングは、フッ素化合物ガスを所定濃
    度で含むエッチングガスを用いて所定圧力で行われ、 前記所定濃度および前記所定圧力は、前記自然酸化膜の
    エッチング量が制御可能となる範囲で設定される半導体
    装置の製造方法。
  2. 【請求項2】前記フッ素化合物ガスは三フッ化窒素(N
    3 )ガスを含む請求項1記載の半導体装置の製造方
    法。
  3. 【請求項3】前記NF3 ガスの前記所定濃度の上限は、
    ほぼ10%である請求項2記載の半導体装置の製造方
    法。
  4. 【請求項4】前記エッチングガスはヘリウム(He)ガ
    スを含む請求項1記載の半導体装置の製造方法。
  5. 【請求項5】前記所定圧力はほぼ10mTorr(≒
    1.33Pa)以下である請求項1記載の半導体装置の
    製造方法。
  6. 【請求項6】前記エッチング量は熱酸化膜換算でほぼ
    0.5〜10nmである請求項1記載の半導体装置の製
    造方法。
  7. 【請求項7】前記プラズマエッチングの後、前記基板を
    移動させずに、少なくとも前記開口部内に配線を形成す
    る工程をさらに有する請求項1記載の半導体装置の製造
    方法。
  8. 【請求項8】前記プラズマエッチングは、高周波誘導磁
    場により生じる誘導電界によって加速された電子を用い
    てプラズマを発生させる誘導結合プラズマ(ICP;i
    nductively coupled plasm
    a)エッチングである請求項1記載の半導体装置の製造
    方法。
  9. 【請求項9】前記プラズマエッチングは、対向するよう
    に平行に配置された2つの電極の一方に高周波を印加
    し、他方を接地して、前記2つの電極間にプラズマを発
    生させる平行平板型エッチングである請求項1記載の半
    導体装置の製造方法。
  10. 【請求項10】前記プラズマエッチングは、電子サイク
    ロトロン共鳴(ECR;electron cyclo
    tron resonance)を利用したECRエッ
    チングである請求項1記載の半導体装置の製造方法。
  11. 【請求項11】前記プラズマエッチングは、反応室の上
    部および側面から磁界を形成して、プラズマを発生させ
    る高密度プラズマ(HDP;high density
    plasma)エッチングである請求項1記載の半導
    体装置の製造方法。
  12. 【請求項12】前記導電体層はシリコン(Si)層であ
    る請求項1記載の半導体装置の製造方法。
  13. 【請求項13】前記導電体層は高融点金属シリサイド層
    である請求項1記載の半導体装置の製造方法。
  14. 【請求項14】前記高融点金属シリサイド層はコバルト
    シリサイド(CoSix )層である請求項13記載の半
    導体装置の製造方法。
  15. 【請求項15】前記高融点金属シリサイド層はチタンシ
    リサイド(TiSix )層である請求項13記載の半導
    体装置の製造方法。
  16. 【請求項16】前記高融点金属シリサイド層はタングス
    テンシリサイド(WSix )層である請求項13記載の
    半導体装置の製造方法。
  17. 【請求項17】前記導電体層は高融点金属層である請求
    項1記載の半導体装置の製造方法。
  18. 【請求項18】前記高融点金属層はチタン(Ti)層で
    ある請求項17記載の半導体装置の製造方法。
  19. 【請求項19】前記高融点金属層はタングステン(W)
    層である請求項17記載の半導体装置の製造方法。
  20. 【請求項20】前記高融点金属層はタンタル(Ta)層
    である請求項17記載の半導体装置の製造方法。
  21. 【請求項21】前記導電体層は高融点金属窒化物からな
    る層である請求項1記載の半導体装置の製造方法。
  22. 【請求項22】前記高融点金属窒化物は窒化チタン(T
    iN)である請求項21記載の半導体装置の製造方法。
  23. 【請求項23】前記高融点金属窒化物は窒化タングステ
    ン(WN)である請求項21記載の半導体装置の製造方
    法。
  24. 【請求項24】前記高融点金属窒化物は窒化タンタル
    (TaN)である請求項21記載の半導体装置の製造方
    法。
  25. 【請求項25】前記導電体層はアルミニウム(Al)層
    である請求項1記載の半導体装置の製造方法。
  26. 【請求項26】前記導電体層はAl合金層である請求項
    1記載の半導体装置の製造方法。
  27. 【請求項27】前記Al合金層はAlCu層である請求
    項26記載の半導体装置の製造方法。
JP2000326136A 2000-10-25 2000-10-25 半導体装置の製造方法 Expired - Fee Related JP4910231B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000326136A JP4910231B2 (ja) 2000-10-25 2000-10-25 半導体装置の製造方法
US10/037,989 US6642143B2 (en) 2000-10-25 2001-10-23 Method of producing semiconductor device
KR1020010065595A KR100838502B1 (ko) 2000-10-25 2001-10-24 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000326136A JP4910231B2 (ja) 2000-10-25 2000-10-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002134611A true JP2002134611A (ja) 2002-05-10
JP4910231B2 JP4910231B2 (ja) 2012-04-04

Family

ID=18803376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000326136A Expired - Fee Related JP4910231B2 (ja) 2000-10-25 2000-10-25 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US6642143B2 (ja)
JP (1) JP4910231B2 (ja)
KR (1) KR100838502B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002312898A (ja) * 2001-04-10 2002-10-25 Honda Motor Co Ltd 赤外線画像処理装置
JP2007129261A (ja) * 2002-09-11 2007-05-24 Toshiba Corp 半導体装置及びその製造方法
WO2021229898A1 (ja) * 2020-05-11 2021-11-18 信越半導体株式会社 半導体基板のドライエッチング方法及びシリコン酸化膜のドライエッチング方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020198343A1 (en) * 2000-03-14 2002-12-26 Willis Carl Lesley Uniform initiation of anionic polymerization using organo-substituted alkali metal initiators
JP3775354B2 (ja) * 2002-06-20 2006-05-17 松下電器産業株式会社 半導体装置およびその製造方法
US20070269974A1 (en) * 2002-08-23 2007-11-22 Park Hee-Sook Methods for forming a metal contact in a semiconductor device in which an ohmic layer is formed while forming a barrier metal layer
KR100459717B1 (ko) * 2002-08-23 2004-12-03 삼성전자주식회사 반도체 소자의 금속 콘택 형성 방법
US20070048980A1 (en) * 2005-08-24 2007-03-01 International Business Machines Corporation Method for post-rie passivation of semiconductor surfaces for epitaxial growth
US8264086B2 (en) * 2005-12-05 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Via structure with improved reliability
US7501349B2 (en) * 2006-03-31 2009-03-10 Tokyo Electron Limited Sequential oxide removal using fluorine and hydrogen
US20140166618A1 (en) 2012-12-14 2014-06-19 The Penn State Research Foundation Ultra-high speed anisotropic reactive ion etching
GB2558145B (en) * 2015-10-16 2021-07-14 Ford Global Tech Llc System and method for pseudo-navigation assistance in a vehicle
KR20210014127A (ko) * 2018-06-27 2021-02-08 도쿄엘렉트론가부시키가이샤 선택적 이중층 유전체 재성장을 통한 완전 자기 정렬 비아
CN116031158B (zh) * 2023-03-29 2023-06-16 长鑫存储技术有限公司 金属氧化物层的去除方法及半导体结构的制备方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04243129A (ja) * 1991-01-17 1992-08-31 Sony Corp 半導体装置の製造方法およびチャンバ・システム
JPH0745554A (ja) * 1993-07-30 1995-02-14 Sony Corp 配線形成方法
JPH08330537A (ja) * 1995-06-02 1996-12-13 Mitsubishi Electric Corp 半導体装置の製造方法
JPH097969A (ja) * 1996-07-12 1997-01-10 Hitachi Ltd 微細孔への金属穴埋め方法
JPH09148268A (ja) * 1995-11-22 1997-06-06 Nec Corp 半導体装置の製造方法
JPH10321610A (ja) * 1997-03-19 1998-12-04 Fujitsu Ltd 半導体装置の製造方法
JPH11168140A (ja) * 1997-12-05 1999-06-22 Toshiba Corp 半導体装置及びその製造方法
WO1999034424A1 (en) * 1997-12-30 1999-07-08 Applied Materials, Inc. Precleaning step prior to metallization for sub-quarter micron application
JPH11260913A (ja) * 1998-03-10 1999-09-24 Sony Corp 半導体装置の製造方法
US5968279A (en) * 1997-06-13 1999-10-19 Mattson Technology, Inc. Method of cleaning wafer substrates
JP2000208498A (ja) * 1998-11-11 2000-07-28 Tokyo Electron Ltd 表面処理方法及びその装置
US6110836A (en) * 1999-04-22 2000-08-29 Applied Materials, Inc. Reactive plasma etch cleaning of high aspect ratio openings

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04186827A (ja) * 1990-11-21 1992-07-03 Fujitsu Ltd 半導体装置の製造方法
US6114216A (en) * 1996-11-13 2000-09-05 Applied Materials, Inc. Methods for shallow trench isolation

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04243129A (ja) * 1991-01-17 1992-08-31 Sony Corp 半導体装置の製造方法およびチャンバ・システム
JPH0745554A (ja) * 1993-07-30 1995-02-14 Sony Corp 配線形成方法
JPH08330537A (ja) * 1995-06-02 1996-12-13 Mitsubishi Electric Corp 半導体装置の製造方法
JPH09148268A (ja) * 1995-11-22 1997-06-06 Nec Corp 半導体装置の製造方法
JPH097969A (ja) * 1996-07-12 1997-01-10 Hitachi Ltd 微細孔への金属穴埋め方法
JPH10321610A (ja) * 1997-03-19 1998-12-04 Fujitsu Ltd 半導体装置の製造方法
US5968279A (en) * 1997-06-13 1999-10-19 Mattson Technology, Inc. Method of cleaning wafer substrates
JPH11168140A (ja) * 1997-12-05 1999-06-22 Toshiba Corp 半導体装置及びその製造方法
WO1999034424A1 (en) * 1997-12-30 1999-07-08 Applied Materials, Inc. Precleaning step prior to metallization for sub-quarter micron application
JPH11260913A (ja) * 1998-03-10 1999-09-24 Sony Corp 半導体装置の製造方法
JP2000208498A (ja) * 1998-11-11 2000-07-28 Tokyo Electron Ltd 表面処理方法及びその装置
US6110836A (en) * 1999-04-22 2000-08-29 Applied Materials, Inc. Reactive plasma etch cleaning of high aspect ratio openings

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002312898A (ja) * 2001-04-10 2002-10-25 Honda Motor Co Ltd 赤外線画像処理装置
JP4617018B2 (ja) * 2001-04-10 2011-01-19 本田技研工業株式会社 赤外線画像処理装置
JP2007129261A (ja) * 2002-09-11 2007-05-24 Toshiba Corp 半導体装置及びその製造方法
WO2021229898A1 (ja) * 2020-05-11 2021-11-18 信越半導体株式会社 半導体基板のドライエッチング方法及びシリコン酸化膜のドライエッチング方法

Also Published As

Publication number Publication date
KR20020032342A (ko) 2002-05-03
KR100838502B1 (ko) 2008-06-17
US20020119653A1 (en) 2002-08-29
US6642143B2 (en) 2003-11-04
JP4910231B2 (ja) 2012-04-04

Similar Documents

Publication Publication Date Title
US6583065B1 (en) Sidewall polymer forming gas additives for etching processes
US5302240A (en) Method of manufacturing semiconductor device
JP4454148B2 (ja) 改良式の酸化層エッチング方法
KR100530246B1 (ko) 자체 세정가능한 에칭 공정
US7575007B2 (en) Chamber recovery after opening barrier over copper
US6143649A (en) Method for making semiconductor devices having gradual slope contacts
US20070000870A1 (en) Plasma processing method
US7790047B2 (en) Method for removing masking materials with reduced low-k dielectric material damage
US6325861B1 (en) Method for etching and cleaning a substrate
JP4910231B2 (ja) 半導体装置の製造方法
WO2007111893A2 (en) Plasma etch and photoresist strip process with intervening chamber de-fluorination and wafer de-fluorination steps
US6872652B2 (en) Method of cleaning an inter-level dielectric interconnect
JP4451934B2 (ja) 導電層をエッチングする方法及び集積回路
JP2003023000A (ja) 半導体装置の製造方法
US6860275B2 (en) Post etching treatment process for high density oxide etcher
US20020132475A1 (en) Chemistry for chemical vapor deposition of titanium containing films
JP3362093B2 (ja) エッチングダメージの除去方法
JP2002134472A (ja) エッチング方法、エッチング装置および半導体装置の製造方法
US6756315B1 (en) Method of forming contact openings
WO2023008025A1 (ja) エッチング方法、半導体装置の製造方法、エッチングプログラムおよびプラズマ処理装置
US7229563B2 (en) Plasma etching of Ni-containing materials
JPH08213366A (ja) パターン形成方法およびパターン形成装置、ならびに半導体集積回路装置の製造方法および半導体製造装置
JP2003163205A (ja) 酸化膜エッチング方法
JPH11251292A (ja) ハロゲン含有ガスによる処理方法及びその装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111011

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120102

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees