JP4910231B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4910231B2 JP4910231B2 JP2000326136A JP2000326136A JP4910231B2 JP 4910231 B2 JP4910231 B2 JP 4910231B2 JP 2000326136 A JP2000326136 A JP 2000326136A JP 2000326136 A JP2000326136 A JP 2000326136A JP 4910231 B2 JP4910231 B2 JP 4910231B2
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- semiconductor device
- layer
- etching
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 87
- 239000004065 semiconductor Substances 0.000 title claims description 76
- 238000005530 etching Methods 0.000 claims description 103
- 238000000034 method Methods 0.000 claims description 61
- 239000007789 gas Substances 0.000 claims description 55
- 238000001020 plasma etching Methods 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000004020 conductor Substances 0.000 claims description 20
- 239000003870 refractory metal Substances 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 19
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- 229910021332 silicide Inorganic materials 0.000 claims description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 9
- 229910000838 Al alloy Inorganic materials 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 238000009616 inductively coupled plasma Methods 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- 230000006698 induction Effects 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical group [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- 230000005684 electric field Effects 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 229910016570 AlCu Inorganic materials 0.000 claims description 2
- 229910008484 TiSi Inorganic materials 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical group [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 2
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical group [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 claims description 2
- 239000001307 helium Substances 0.000 claims description 2
- 229910052734 helium Inorganic materials 0.000 claims description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical group [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical group [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical group [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 2
- 229910019001 CoSi Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 75
- 239000010408 film Substances 0.000 description 68
- 229910052751 metal Inorganic materials 0.000 description 39
- 239000002184 metal Substances 0.000 description 39
- 238000004544 sputter deposition Methods 0.000 description 37
- 230000004888 barrier function Effects 0.000 description 18
- 238000001039 wet etching Methods 0.000 description 16
- 230000008859 change Effects 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 9
- 238000007796 conventional method Methods 0.000 description 8
- 239000001257 hydrogen Substances 0.000 description 8
- 229910052739 hydrogen Inorganic materials 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 5
- 230000007935 neutral effect Effects 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000011737 fluorine Substances 0.000 description 4
- 229910052731 fluorine Inorganic materials 0.000 description 4
- 150000002222 fluorine compounds Chemical class 0.000 description 4
- 238000011065 in-situ storage Methods 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- 239000007795 chemical reaction product Substances 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 125000004433 nitrogen atom Chemical group N* 0.000 description 3
- 238000007781 pre-processing Methods 0.000 description 3
- 238000002203 pretreatment Methods 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical group N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910019044 CoSix Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- GVGCUCJTUSOZKP-UHFFFAOYSA-N nitrogen trifluoride Chemical compound FN(F)F GVGCUCJTUSOZKP-UHFFFAOYSA-N 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 239000003507 refrigerant Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、アスペクト比が高い場合にも、低抵抗で抵抗のばらつきの少ないコンタクトを形成できる半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来のコンタクトホールの形成方法を図１４〜図１６を参照して説明する。
まず、図１４（ａ）に示すように、シリコン基板５１上に例えばシリコン酸化膜からなる層間絶縁膜５２を形成する。あるいは、シリコン基板５１のかわりに金属からなる配線層であってもよい。
【０００３】
次に、図１４（ｂ）に示すように、フォトリソグラフィ工程によりレジスト５３を形成する。レジスト５３をマスクとして層間絶縁膜５２にエッチングを行い、開口部５４を形成する。その後、図１４（ｃ）に示すように、レジスト５３を除去する。開口部５４底部のシリコン基板５１の表面には、自然酸化膜５５が形成される。
【０００４】
次に、図１５（ｄ）に示すように、開口部５４を形成する際のエッチングにより斜線部分に堆積した反応生成物や、自然酸化膜５５を除去する。続いて、図１５（ｅ）に示すように、開口部５４内および層間絶縁膜５２上に例えば化学気相成長（ＣＶＤ：ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）によりバリアメタル層５６を形成する。その後、図１５（ｆ）に示すように、バリアメタル層５６上に例えばタングステン（Ｗ）等の高融点金属からなるプラグ金属層５７ａをスパッタリングにより形成する。
【０００５】
次に、図１６（ｇ）に示すように、プラグ金属層５７ａおよびバリアメタル層５６をエッチバックする。これにより、開口部５４内にバリアメタル層５６を介してプラグ５７が形成される。続いて、図１６（ｈ）に示すように、開口部５４上を含む全面に例えばアルミニウム（Ａｌ）またはＡｌ合金からなる配線金属層５８ａを形成する。ここで、配線金属層５８ａを形成する前に、層間絶縁膜５２上およびプラグ５７上に、開口部５４内のバリアメタル層５６と同様に、Ｔｉ等からなるバリアメタル層を形成してもよい。
【０００６】
その後、図示しないレジストをマスクとして配線金属層５８ａにエッチングを行うことにより、図１６（ｉ）に示すように、配線５８が形成される。以上の工程により、シリコン基板５１あるいは導電体層と上層の配線５８とを接続するコンタクトホールが形成される。
【０００７】
上記の従来のコンタクトホールの形成方法において、バリアメタル層５６を形成する前処理として、開口部５４内の自然酸化膜５５が除去されるが、この工程は、ウェットエッチングあるいはアルゴン（Ａｒ）逆スパッタリングにより行われることが多い。ウェットエッチングにはフッ酸（ＨＦ）を含む溶液が用いられる。ウェットエッチングの場合、プロセスのコストが低いという利点がある。
【０００８】
一方、Ａｒ逆スパッタリングはコンタクトホールのアスペクト比が高くなるにつれて、採用されることが多くなってきている。Ａｒ逆スパッタリングは、従来のスパッタリング装置を用いて行うことができるため、自然酸化膜の除去後、続けて配線あるいはバリアメタル層をｉｎ−ｓｉｔｕでスパッタリングにより形成することが可能である。
【０００９】
【発明が解決しようとする課題】
近年、半導体装置の微細化に伴い、コンタクトホールの微細化およびアスペクト比の増大が進んでいる。図１５（ｅ）に示すバリアメタル層５６の形成工程では、アスペクト比が例えば７以上となる。例えば、開口部５４のトップ径が０．４μｍ、ボトム径が０．２２μｍであり、開口部５４の高さ、すなわち層間絶縁膜５２の膜厚が３μｍであるような高アスペクト比の場合にも、開口部５４底部の自然酸化膜や開口部５４側壁の堆積物を十分に除去する必要がある。
【００１０】
しかしながら、上記のウェットエッチングあるいはＡｒ逆スパッタリングによれば、アスペクト比の増大に伴い、以下のような問題が顕著となる。これにより、アスペクト比の高いコンタクトホールにおける抵抗の上昇が深刻化してきている。
【００１１】
図１５（ｄ）に示す工程でウェットエッチングを行った場合、図１７（ａ）に示すように、開口部５４の上端および底部に比較して、高さ方向の中央部で側壁（層間絶縁膜５２）がエッチングされやすい。アスペクト比の増大により、ウェットエッチングに要する時間は長くなる傾向がある。したがって、開口部５４の高さ方向の中央部で特にエッチングが進行し、エッチング終了後に開口部５４が樽状の形状となる。
【００１２】
これにより、開口部５４内に例えばＷからなるプラグ金属層５７ａを、良好な段差被覆性で埋め込むことが出来なくなる。結果的に、図１７（ｂ）に示すように、配線の一部となるプラグ５７に空隙（ボイド）５９が形成されてしまう。
また、図１７（ａ）に示すように、ウェットエッチングにより開口部５４のトップ径も増大する。図１７（ａ）の点線は、レジスト５３（図１４（ｂ）参照）の開口幅を表す。開口部５４のトップ径が増大することにより、互いに隣接するコンタクトホール間の耐圧を確保することが困難となる。最悪の場合には、コンタクトホール間がショートする。
【００１３】
Ａｒ逆スパッタリングの場合には、コンタクト部がダメージを受けて抵抗が上昇するという問題が起こる。アスペクト比の高いコンタクトホールにおいて、Ａｒ逆スパッタリングを行った場合、図１８（ａ）に示すように、開口部５４底部の自然酸化膜５５が一様に除去されず、開口部５４側壁近傍に自然酸化膜５５が残留しやすい。この状態で、図１８（ｂ）に示すように、バリアメタル層５６やプラグ５７等を形成すると、コンタクト抵抗が高くなる。
【００１４】
自然酸化膜５５を完全に除去し、所定の抵抗値を得るため、自然酸化膜５５だけでなく下地のシリコン基板５１表面にも、ある程度の逆スパッタリングが行われる。この逆スパッタリングが過度になると、コンタクト部６０がダメージを受ける。例えば、シリコン基板５１の表面がダメージを受けてアモルファス化されると、上層に形成されるバリアメタル層５６とシリコンとの反応性が低下して、界面に欠陥が発生しやすくなる。
あるいは、過度の逆スパッタリングを行うと、スパッタされた材料がコンタクト部６０に再び付着して抵抗が増大することもある。
【００１５】
以上のように、Ａｒ逆スパッタリングによれば、逆スパッタリングが十分でない場合と、過度の逆スパッタリングを行った場合のいずれも、コンタクト部の抵抗が上昇する。
上記のような問題を解消し、コンタクトホールの形状の変化を起こさず、かつコンタクト部の抵抗増大を防止できるような、配線形成の前処理方法が望まれている。ウェットエッチングやＡｒ逆スパッタリング以外の前処理方法としては、プラズマエッチングが挙げられる。
【００１６】
例えば、特開平４−１８６８２７号公報には、コンタクトホール内に金属を埋め込む前に、エッチングガスとしてフッ素を含有するガスを用い、水素ガスを添加してプラズマエッチングすることを特徴とする半導体装置の製造方法が開示されている。ハロゲン化物をエッチングガスに用いて反応性イオンエッチング（ＲＩＥ；ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ）を行った場合、シリコン酸化膜のエッチング速度に比較してシリコンのエッチング速度が高くなり、シリコン基板上の拡散層が大きくエッチングされる。
【００１７】
そこで、特開平４−１８６８２７号公報記載の方法によれば、水素ガスを添加してシリコンのエッチング速度を低下させている。しかしながら、チャンバ内の圧力とエッチング速度との関係については記載されていない。一実施例として、２６ｍＴｏｒｒでエッチングを行うことが示されている。
【００１８】
また、特開平８−４５９１５号公報には、金属層上の絶縁層をドライエッチングして、金属層表面に達するコンタクトホールを形成する方法が開示されている。このコンタクトホール形成方法は、エッチングガスに窒素原子を含有するガスを添加し、かつ、窒素原子を含有するガスの量がエッチングガスのうちの希釈ガスを除いた部分の量の約４．５％以上であることを特徴とする。窒素原子を含有するガスとしてＮ2 、ＮＨ4 およびＮＦ3 が挙げられている。
【００１９】
この発明は、絶縁層をドライエッチングする際に、金属層の表面がプラズマ中のイオンによりスパッタされ、レジストまたはコンタクトホールの側壁に堆積すると、その後の洗浄工程によっても除去できなくなる問題を解決するためになされている。ＮＦ3 等、窒素原子を含有するガスを含むエッチングガスを用いてエッチングを行う工程は、前述した図１４（ｂ）に示す工程に対応する。
【００２０】
したがって、金属層に達する開口部を形成した後は、図１４（ｃ）に示す工程と同様にレジストの除去と洗浄が行われる。実施例には硝酸による洗浄後、純水による洗浄を行うことにより、フォトレジストやコンタクトホール側面の堆積物が除去されたことが示されている。
【００２１】
以上のように、特開平８−４５９１５号公報に記載されたプラズマエッチングは、開口部の形成工程に適用されており、レジストの除去および洗浄後、開口部底部の金属層表面には自然酸化膜が形成されると予想される。したがって、自然酸化膜を除去するためには、何らかの別の処理が必要となる。
【００２２】
特開平８−３３０５３７号公報にも、半導体基板上に形成された層間絶縁膜に半導体基板が露出するコンタクトホールを開口する工程と、プラズマエッチングによりコンタクトホール底部の自然酸化膜を除去する工程と、コンタクトホールを介して半導体基板と接続する配線層を形成する工程とを有する半導体装置の製造方法が記載されている。この製造方法は、プラズマ生成室とエッチング反応室とが分離されたケミカルドライエッチング（ＣＤＥ）装置により、エッチングガスにＮＦ3 を用い、プラズマ生成室内よりエッチング反応室内を低圧にしてプラズマエッチング処理を施すことを特徴としている。
【００２３】
この発明は、ウェットエッチングあるいは等方性ドライエッチングによるコンタクトホール側壁のエッチングの問題を解決するためになされている。異方性ドライエッチングを行うと、上記のＡｒ逆スパッタリングと同様に、基板へのダメージが問題となるが、等方性ドライエッチングによれば、ウェットエッチングと同様にコンタクトホールの形状変化が問題となる。
【００２４】
特開平８−３３０５３７号公報記載のエッチング方法によれば、プラズマ生成室とエッチング反応室とを分離して、質量が軽く移動度が大きい電子をプラズマ生成室の側壁に移動させる。これにより、プラズマ生成室の側壁にシースが形成される。このシースによって、荷電したラジカルが加速されてプラズマ生成室の側壁に入射する。電荷をもたない中性ラジカルはエッチング反応室に移行して、エッチングに関与する。プラズマ生成室内よりもエッチング反応室内が低圧となっているため、エッチング反応室に入射した中性ラジカルの平均自由行程が長くなり、これにより中性ラジカルがコンタクトホールに方向性をもって入射する。
【００２５】
この製造方法によれば、エッチングガスがＮＦ3 に限定されており、他のガスの添加によるエッチング速度の制御はなされていない。低エネルギーの中性ラジカルを選択的に用いてエッチングを行うことにより、基板のダメージを防止している。エッチング反応室内の圧力は、入射する中性ラジカルに方向性をもたせるために制御されている。また、半導体基板表面以外、例えば金属層表面への適用については特に記載されていない。さらに、プラズマ生成室とエッチング反応室とが分離されているため、自然酸化膜を除去する前処理工程の後、配線層を形成するためのメタルＣＶＤをｉｎ−ｓｉｔｕで行うことが困難である。
【００２６】
特開平４−７２６２１号公報には、フッ素ガスと水素とが導入され、それらのガスにより高温（好適には８５０℃以下）かつ高真空の状態で自然酸化膜をエッチングすることを特徴とする半導体装置の製造方法が開示されている。この方法によれば、フッ素化合物ガス中に水素ガスを添加することにより、フッ素ラジカルの濃度調整を行い、酸化シリコンのエッチングレートを制御し、酸化シリコンとシリコンとの選択比を向上させている。
フッ素化合物ガスとしてはＮＦ3 、ＳＦ6 、ＣＦ4 等が挙げられている。炭素を含有するガスをエッチングガスに用いた場合には、コンタクトホール側壁に反応生成物が堆積する問題が起こりやすい。
【００２７】
特開平６−３３８４７８号公報および特開平１０−３２１６１０号公報には、水素含有ガスをプラズマ化させた活性化ガスにＮＦ3 ガスまたはＮＦ3 含有ガスを添加して、自然酸化膜の除去（水素プラズマダウンフロー処理）を行う半導体装置の製造方法が開示されている。特開平６−３３８４７８号公報には、水素含有ガスの活性化ガスにＮＦ3 ガスを添加すると、ＮＦ3 ガスを添加しない場合に比較して処理時間が短縮することが記載されている。
【００２８】
また、特開平１０−３２１６１０号公報には、ウェハを室温より低い所定の温度に冷却して、上記の特開平６−３３８４７８号公報に記載されているような水素プラズマダウンフロー処理を行うことにより、自然酸化膜と、それ以外の酸化膜、例えばＣＶＤにより形成されたシリコン酸化膜やＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜等とのエッチング選択比を高め、自然酸化膜をより選択的に除去できることが記載されている。
【００２９】
これらの特開平６−３３８４７８号公報および特開平１０−３２１６１０号公報記載の水素プラズマダウンフロー処理によれば、ＮＦ3 はプラズマ発生領域以外で導入される。したがって、ＮＦ3 は水素ラジカルと反応して活性化されるが、プラズマ発生領域の電界によって活性化されることはない。主に水素ラジカルによって自然酸化膜の除去を行う場合、処理時間が長くなる。
【００３０】
以上のように、フッ素化合物ガスを用いたプラズマエッチングにより、配線形成の前処理を行うことは、既に開示されている。しかしながら、コンタクト抵抗をより低減させるのに適したエッチング条件等については、十分に検討されていない。
本発明は上記の問題点に鑑みてなされたものであり、したがって本発明は、コンタクトホールの形状変化を防止でき、低抵抗かつ抵抗のばらつきの少ないコンタクト部を形成できる半導体装置の製造方法を提供することを目的とする。
【００３１】
【課題を解決するための手段】
上記の目的を達成するため、本発明の半導体装置の製造方法は、基板に形成された導電体層上に、絶縁層を形成する工程と、前記導電体層に達する開口部を前記絶縁層に形成する工程と、前記基板が内部に載置された反応室内に三フッ化窒素（ＮＦ３）とヘリウム（Ｈｅ）の混合ガスを導入し当該反応室内で行うプラズマエッチングを、熱酸化膜換算で０．５ｎｍ以上、１０ｎｍ以下のエッチング量が得られるまで行うことによって、前記開口部の底部で前記導電体層の表面に形成された自然酸化膜を除去する工程とを有し、前記プラズマエッチングは、前記ＮＦ ３ の前記混合ガスに占める濃度の割合を１０％以下、前記混合ガスの前記プラズマエッチング時の圧力を１０ｍＴｏｒｒ（≒１．３３Ｐａ）以下で行う。
【００３２】
本発明の半導体装置の製造方法は、好適には、前記ＮＦ３ の前記混合ガスに占める濃度の割合が１０％以下である。
本発明の半導体装置の製造方法は、好適には、前記混合ガスの前記プラズマエッチング時の圧力が１０ｍＴｏｒｒ（≒１．３３Ｐａ）以下である。
本発明の半導体装置の製造方法は、好適には、前記プラズマエッチングのエッチング量は熱酸化膜換算で０．５ｎｍ以上、１０ｎｍ以下である。
本発明の半導体装置の製造方法は、好適には、前記プラズマエッチングの後、前記基板を移動させずに、少なくとも前記開口部内に配線を形成する工程をさらに有する。
【００３３】
本発明の半導体装置の製造方法は、好適には、前記プラズマエッチングは、高周波誘導磁場により生じる誘導電界によって加速された電子を用いてプラズマを発生させる誘導結合プラズマ（ＩＣＰ）エッチングであることを特徴とする。
あるいは、本発明の半導体装置の製造方法は、好適には、前記プラズマエッチングは、対向するように平行に配置された２つの電極の一方に高周波を印加し、他方を接地して、前記２つの電極間にプラズマを発生させる平行平板型エッチングであることを特徴とする。
【００３４】
あるいは、本発明の半導体装置の製造方法は、好適には、前記プラズマエッチングは、電子サイクロトロン共鳴（ＥＣＲ）を利用したＥＣＲエッチングであることを特徴とする。
あるいは、本発明の半導体装置の製造方法は、好適には、前記プラズマエッチングは、反応室の上部および側面から磁界を形成して、プラズマを発生させる高密度プラズマ（ＨＤＰ）エッチングであることを特徴とする。
【００３５】
本発明の半導体装置の製造方法は、好適には、前記導電体層はシリコン（Ｓｉ）層であることを特徴とする。
あるいは、本発明の半導体装置の製造方法は、好適には、前記導電体層は高融点金属シリサイド層であることを特徴とする。本発明の半導体装置の製造方法は、さらに好適には、前記高融点金属シリサイド層はコバルトシリサイド（ＣｏＳｉx ）層、チタンシリサイド（ＴｉＳｉx ）層、またはタングステンシリサイド（ＷＳｉx ）層であることを特徴とする。
【００３６】
あるいは、本発明の半導体装置の製造方法は、好適には、前記導電体層は高融点金属層であることを特徴とする。本発明の半導体装置の製造方法は、さらに好適には、前記高融点金属層はチタン（Ｔｉ）層、タングステン（Ｗ）層、またはタンタル（Ｔａ）層であることを特徴とする。
【００３７】
あるいは、本発明の半導体装置の製造方法は、好適には、前記導電体層は高融点金属窒化物からなる層であることを特徴とする。本発明の半導体装置の製造方法は、さらに好適には、前記高融点金属窒化物は窒化チタン（ＴｉＮ）、窒化タングステン（ＷＮ）、または窒化タンタル（ＴａＮ）であることを特徴とする。
【００３８】
あるいは、本発明の半導体装置の製造方法は、好適には、前記導電体層はアルミニウム（Ａｌ）層であることを特徴とする。
あるいは、本発明の半導体装置の製造方法は、好適には、前記導電体層はＡｌ合金層であることを特徴とする。本発明の半導体装置の製造方法は、さらに好適には、前記Ａｌ合金層はＡｌＣｕ層であることを特徴とする。
【００３９】
これにより、アスペクト比の高いコンタクトホールを形成する場合にも、自然酸化膜を残留させず、かつ開口部底部に露出する下地へのダメージを低減できるため、コンタクト抵抗を低減することが可能となる。また、本発明の半導体装置の製造方法において、ＮＦ3 を用いてプラズマエッチングを行うことにより、炭素を含有する堆積物がコンタクトホール内に形成されるのを防止できる。
本発明の半導体装置の製造方法によれば、層間絶縁層に開口部を形成した後、開口部内にプラズマエッチングによる前処理を行う工程と、開口部内に配線層を形成する工程とをｉｎ−ｓｉｔｕで行うことも可能である。
【００４０】
【発明の実施の形態】
以下に、本発明の半導体装置の製造方法の実施の形態について、図面を参照して説明する。
（実施形態１）
図１は、本実施形態の半導体装置の製造方法において、コンタクトホール底部の自然酸化膜をエッチングするのに用いられるエッチング装置の概略図である。図１に示すエッチング装置１は、枚葉処理方式のＩＣＰ型エッチング装置である。反応室２内にガス導入部３から矢印方向にエッチングガスが導入される。ガス導入部３は上方から見て円形に形成されている。基板４は下部電極５上に載置される。コイル式の上部電極６はドーム７の周囲に配置される。
【００４１】
上記のエッチング装置を用いて、以下に示す工程に従ってコンタクトホールを形成した。
まず、図２（ａ）に示すように、シリコン基板１１上に例えばシリコン酸化膜からなる層間絶縁膜１２を形成した。次に、図２（ｂ）に示すように、フォトリソグラフィ工程によりレジスト１３を形成した。レジスト１３をマスクとして層間絶縁膜１２にエッチングを行い、開口部１４を形成した。その後、図２（ｃ）に示すように、レジスト１３を除去した。開口部１４底部のシリコン基板１１の表面には、自然酸化膜１５が形成された。
【００４２】
次に、図３（ｄ）に示すように、配線形成の前処理として、図１に示すエッチング装置を用いてエッチングを行った。これにより、開口部１４を形成する際のエッチングによって斜線部分に堆積した反応生成物や、開口部１４底部に形成された自然酸化膜１５を除去した。
【００４３】
エッチング条件はＮＦ3 ガス流量３ｓｃｃｍ、Ｈｅガス流量４７ｓｃｃｍ、ＲＦパワー（１）１００Ｗ、ＲＦパワー（２）１００Ｗ、圧力４．５ｍＴｏｒｒ（≒０．６Ｐａ）、基板温度常温とした。ここで、ＲＦパワー（１）は上部電極６の出力、ＲＦパワー（２）は下部電極５の出力である。
【００４４】
自然酸化膜は厚さ数ｎｍ程度の薄膜であり、除去されたかどうかの判定を行うことは可能であるが、エッチング速度を測定することは現状では困難である。例えばフーリエ変換赤外分光法（ＦＴ−ＩＲ；Ｆｏｕｒｉｅｒ ｔｒａｎｓｆｏｒｍ ｉｎｆｒａｒｅｄ ｓｐｅｃｔｒｏｓｃｏｐｙ）による分析から、自然酸化膜の膜質は、ＣＶＤ膜等の堆積されたシリコン酸化膜の膜質よりも、熱酸化膜の膜質に近いことが知られている。熱酸化膜のエッチング量は膜厚計を用いて測定することが可能である。
【００４５】
そこで、熱酸化膜のエッチング量を実測し、エッチング時間とエッチング量とを対応させた。この結果を利用して、所定のエッチング時間での熱酸化膜のエッチング量と、自然酸化膜のエッチング量とが等しいとみなし、自然酸化膜のエッチング量を熱酸化膜換算した。
図３（ｄ）に示す工程において、エッチング量とコンタクト抵抗との関係を調べるため、４通りのエッチング量（７ｎｍ、５ｎｍ、３ｎｍ、１ｎｍ）でエッチングを行った。
【００４６】
続いて、図３（ｅ）に示すように、開口部１４内および層間絶縁膜１２上に例えばＣＶＤによりバリアメタル層１６を形成した。このＣＶＤは、図３（ｄ）に示す前処理工程の後、ｉｎ−ｓｉｔｕで行うことが可能である。その後、図３（ｆ）に示すように、バリアメタル層１６上に例えばＷ等の高融点金属からなるプラグ金属層１７ａをスパッタリングにより形成した。
【００４７】
次に、図４（ｇ）に示すように、プラグ金属層１７ａおよびバリアメタル層１６をエッチバックした。これにより、開口部１４内にバリアメタル層１６を介してプラグ１７が形成された。続いて、図４（ｈ）に示すように、開口部１４上を含む全面に例えばＡｌまたはＡｌ合金からなる配線金属層１８ａを形成した。
【００４８】
その後、図示しないレジストをマスクとして配線金属層１８ａにエッチングを行うことにより、図４（ｉ）に示すように、配線１８が形成された。以上の工程により、シリコン基板１１と上層の配線１８とを接続するコンタクトホールが形成された。
【００４９】
図３（ｄ）に示す工程において、エッチング量を変えた４通りの場合で、コンタクト抵抗はほぼ同等となった。また、これらのコンタクト抵抗は、従来のウェットエッチングあるいはＡｒ逆スパッタリングによる前処理を行った場合に比較して低減された。したがって、自然酸化膜のエッチング量が熱酸化膜換算で少なくとも１ｎｍ〜７ｎｍの範囲にあるとき、低抵抗で抵抗のばらつきの少ないコンタクト部を形成できることがわかる。
【００５０】
Ａｒ逆スパッタリングによれば、Ａｒがコンタクトホールの底部に垂直に入射し、物理的に自然酸化膜を除去する。したがって、コンタクトホールの側壁近傍の自然酸化膜は除去されにくく、自然酸化膜を完全に除去するには逆スパッタリングを１０ｎｍ以上、例えば１８ｎｍ程度行う必要があった。これにより、基板がダメージを受けて、コンタクト抵抗が増加する要因となっていた。
【００５１】
それに対し、上記の本実施形態の半導体装置の製造方法によれば、ＮＦ3 ガスを用いたエッチングを行うため、エッチングガスが到達すれば、コンタクトホールの側壁や、側壁と底面との境界部でもエッチングの反応が進行する。したがって、従来の方法に比較して、エッチング量を低減することができ、基板あるいは下地の導電体層へのダメージを少なくすることができる。
【００５２】
（実施形態２）
本実施形態の半導体装置の製造方法は、実施形態１の図３（ｄ）に示す工程のエッチング条件を変更したものである。エッチング条件はＮＦ3 ガス流量３ｓｃｃｍ、Ｈｅガス流量７０ｓｃｃｍ、ＲＦパワー（１）１００Ｗ、ＲＦパワー（２）１００Ｗ、圧力５ｍＴｏｒｒ（≒０．６７Ｐａ）、基板温度常温とした。
【００５３】
実施形態１のエッチング条件によれば、ＮＦ3 濃度は６％であり、実施形態２のエッチング条件によれば、ＮＦ3 濃度は４％である。実施形態２の場合、実施形態１の場合に比較してエッチング速度がやや遅くなり、エッチング量の制御が容易となる。ただし、これらのエッチング条件によれば、自然酸化膜がきわめて短時間で除去されるため、エッチング速度が低下してもスループットには影響しない。
【００５４】
実施形態２に示すエッチング処理をバリアメタル層の形成前に行った場合にも、実施形態１と同等なコンタクト抵抗が得られた。したがって、実施形態２のエッチング条件の場合にも、シリコン基板にダメージを与えずに自然酸化膜を十分に除去できたことが示唆される。
【００５５】
（実施形態３）
本実施形態の半導体装置の製造方法は、実施形態１の図３（ｄ）に示すエッチング工程の後、エッチング装置内を大気開放してから、図３（ｅ）に示すバリアメタル層１６の形成を行ったものである。それ以外は実施形態１と同様とした。本実施形態によれば、実施形態１と同様に、低抵抗のコンタクトを形成することができた。
【００５６】
通常、自然酸化膜を除去した後に大気開放すると、再び自然酸化膜が形成されるため、コンタクト抵抗は増大する。しかしながら、本実施形態によれば、コンタクト抵抗の増大が見られなかった。この原因は明らかではないが、例えば、プラズマ処理によりシリコン基板がフッ素により終端化され、自然酸化膜の成長が防止されたことが考えられる。
【００５７】
（実施形態４）
コンタクトホール径を縮小し、コンタクトホールのアスペクト比が高くなるとコンタクト抵抗は増大する。配線形成の前処理を、ＨＦを用いたウェットエッチング、Ａｒ逆スパッタリング、またはＮＦ3 （４％）を用いたプラズマエッチングにより行い、コンタクト抵抗の変化について比較した。コンタクトはシリコン上に形成した。この結果を図５〜図８に示す。
【００５８】
図５はコンタクトホール径０．４μｍの場合、図６はコンタクトホール径０．２８μｍの場合、図７はコンタクトホール径０．２６μｍの場合、図８はコンタクトホール径０．２４μｍの場合をそれぞれ示す。これらのコンタクトホールの高さは等しく、コンタクトホール径が小さいものほどアスペクト比が高い。これらのコンタクトホール径はマスクパターンの値である。以下、エッチング量あるいは逆スパッタリング量は前述した熱酸化膜換算とする。
【００５９】
図５に示すように、コンタクトホール径が０．４μｍのときには、Ａｒ逆スパッタリングを１３ｎｍ行った場合に、明らかにコンタクト抵抗が高くなった。それに対し他の条件、すなわちウェットエッチングを３ｎｍ行った場合、Ａｒ逆スパッタリングを７ｎｍ行った場合、およびＮＦ3 を用いたプラズマエッチングを７ｎｍ行った場合は、グラフ上でプロットが重なり、コンタクト抵抗に大きな差はなかった。
【００６０】
図６に示すように、コンタクトホール径が０．２８μｍの場合、ＮＦ3 を用いたプラズマエッチングのみ、コンタクトホール径０．４μｍの場合（図５参照）と同等の低いコンタクト抵抗が得られた。それ以外の前処理方法の場合には、コンタクトホール径０．４μｍの場合よりも抵抗が増大し、特にＡｒ逆スパッタリングの場合にコンタクト抵抗が増大した。但し、Ａｒ逆スパッタリング／１３ｎｍの場合は、コンタクトホール径０．４μｍの場合の異常な高抵抗化は見られなくなる。
【００６１】
図７に示すように、コンタクトホール径が０．２６μｍの場合、Ａｒ逆スパッタリングまたはウェットエッチングによれば、０．２８μｍの場合（図６参照）と比較して、コンタクト抵抗がさらに増加する。それに対し、ＮＦ3 を用いたプラズマエッチングによれば、コンタクト抵抗の増加はわずかである。
【００６２】
図８に示すように、コンタクトホール径を０．２４μｍとした場合、Ａｒ逆スパッタリングによれば、０．２６μｍの場合（図７参照）と比較して、コンタクト抵抗が明らかに増大する。ウェットエッチングの場合にも、コンタクト抵抗の増加がみられるが、ＮＦ3 を用いたプラズマエッチングによれば、コンタクト抵抗の変化を最も小さくすることができる。
【００６３】
（実施形態５）
図９は、ＮＦ3 を用いたプラズマエッチングにより配線形成の前処理を行い、エッチング量を変化させたときのコンタクト抵抗の変化を示す。ＮＦ3 濃度は６％とした。コンタクトはシリコン上に形成した。参考のため、Ａｒ逆スパッタリング／７ｎｍの場合のコンタクト抵抗も示した。
図９に示すように、ＮＦ3 を用いたプラズマエッチングによれば、エッチング量が１ｎｍの場合と３ｎｍの場合のいずれも、Ａｒ逆スパッタリングの場合よりもコンタクト抵抗が低減される。
【００６４】
Ａｒ逆スパッタリングの逆スパッタリング量を７ｎｍよりも少なくすると、自然酸化膜が残留してコンタクト抵抗はさらに増大する。したがって、逆スパッタリング量は低減できない。
それに対して、ＮＦ3 を用いたプラズマエッチングのエッチング量は、Ａｒ逆スパッタリングの逆スパッタリング量よりも少なくできるため、自然酸化膜の下地の基板あるいは導電体層のダメージを少なくすることができる。
【００６５】
（実施形態６）
図１０は、ＮＦ3 を用いたプラズマエッチングにより配線形成の前処理を行い、ＮＦ3 濃度を変化させたときのコンタクト抵抗の変化を示す。コンタクトはコバルトシリサイド（ＣｏＳｉx ）上に形成した。図１０において、ＮＦ3 １０％のときのプロットはＮＦ3 ８％のときのプロットとほぼ一致し、重なっている。
【００６６】
図１０に示すように、ＮＦ3 濃度を２％、６％、８％および１０％としたとき、いずれも十分に低いコンタクト抵抗が得られる。ＮＦ3 濃度が１０％を超えると、エッチング速度が高くなりすぎて、エッチング量の制御が困難となる。一方、ＮＦ3 濃度の下限については２％に限定されず、ＮＦ3 濃度をさらに下げた場合にも、同様にコンタクトの低抵抗化が可能であると予想される。但し、ＮＦ3濃度を０％とすると、エッチング速度は著しく低下する。
【００６７】
（実施形態７）
配線形成の前処理としてのＮＦ3 を用いたプラズマエッチングには、実施形態１に示したＩＣＰ型エッチング装置（図１参照）以外のプラズマエッチング装置を用いることも可能である。例えば、平行平板型プラズマエッチング装置、ＥＣＲプラズマエッチング装置、あるいはＨＤＰエッチング装置を用いることもできる。
【００６８】
図１１は、平行平板型プラズマエッチング装置の概略図である。図１１に示すエッチング装置２１において、上部電極２２と下部電極２３は反応室２４内に平行に配置される。一方の電極に高周波電力２５を印加して電極２２、２３間にプラズマを発生させる。基板２６は下部電極２３上に載置され、プラズマ中のイオンが基板２６に垂直に入射する。エッチングガスはガス導入部２７から反応室２４に導入され、排気部２８から排気される。
【００６９】
図１２は、ＥＣＲプラズマエッチング装置の概略図である。図１２のエッチング装置３１においては、マグネトロン３２で発生したマイクロ波が導波管３３、石英ベルジャー３４を介してステージ３５上の基板３６に到達する。石英ベルジャー３４の周囲にコイル３７が設けられている。基板３６はステージ３５に設けられた静電チャック、あるいはクランプ３８により固定される。ステージ３５は高周波電源３９に接続されている。図示しないが、ステージ３５には温度制御用の冷媒が循環する。
【００７０】
図１３は、ＨＤＰエッチング装置の概略図である。図１３に示すエッチング装置４１においては、反応室４２にガス導入部４３ａ、４３ｂが設けられており、反応室４２の上方および側方からガスが導入される。反応室４２の上部にはトップコイル４４ａが形成され、外周部にはサイドコイル４４ｂが形成されている。トップコイル４４ａとサイドコイル４４ｂは別々に制御される。反応室４２内のステージ４５上に基板４６が載置される。ステージ４５には静電チャックが一体化されている。ステージ４５は高周波電源４７に接続されている。反応室４２はポンプ４８によって排気される。
【００７１】
図１３のエッチング装置４１を用いて配線形成の前処理を行う場合、エッチング条件は例えばＮＦ3 流量３ｓｃｃｍ、Ｈｅガス流量４７ｓｃｃｍ、ＲＦパワー（１）１００Ｗ、ＲＦパワー（２）１００Ｗ、圧力４．５〜８ｍＴｏｒｒ（≒０．６〜１．０７Ｐａ）とする。ここで、ＲＦパワー（１）はトップコイル４４ａに印加する出力であり、ＲＦパワー（２）はサイドコイル４４ｂに印加する出力である。
以上の図１１〜図１３に示す装置や、それ以外のプラズマエッチング装置を用いても、配線形成の前処理を行うことができる。
【００７２】
上記の本発明の実施形態の半導体装置の製造方法によれば、アスペクト比の高いコンタクトホールのコンタクト抵抗およびそのばらつきを低減できる。
本発明の半導体装置の製造方法の実施形態は、上記の説明に限定されない。例えば、コンタクトホール側壁への堆積等の問題が起こらない範囲で、ＮＦ3 を他のフッ素化合物ガスに変更することもできる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００７３】
【発明の効果】
本発明の半導体装置の製造方法によれば、コンタクトホールの形状変化を防止でき、低抵抗かつ抵抗のばらつきの少ないコンタクト部を形成することが可能となる。
【図面の簡単な説明】
【図１】図１は本発明の実施形態１に係る半導体装置の製造方法に用いることができるＩＣＰ型エッチング装置の概略図である。
【図２】図２（ａ）〜（ｃ）は本発明の半導体装置の製造方法の製造工程を示す断面図である。
【図３】図３（ｄ）〜（ｆ）は本発明の半導体装置の製造方法の製造工程を示す断面図であり、図２（ｃ）に続く工程を表す。
【図４】図４（ｇ）〜（ｉ）は本発明の半導体装置の製造方法の製造工程を示す断面図であり、図３（ｆ）に続く工程を表す。
【図５】図５は本発明の実施形態４に係り、コンタクトホールのアスペクト比の増大に伴うコンタクト抵抗の変化について、従来の製造方法による場合と、本発明の製造方法による場合とを比較した図である。
【図６】図６は本発明の実施形態４に係り、コンタクトホールのアスペクト比の増大に伴うコンタクト抵抗の変化について、従来の製造方法による場合と、本発明の製造方法による場合とを比較した図である。
【図７】図７は本発明の実施形態４に係り、コンタクトホールのアスペクト比の増大に伴うコンタクト抵抗の変化について、従来の製造方法による場合と、本発明の製造方法による場合とを比較した図である。
【図８】図８は本発明の実施形態４に係り、コンタクトホールのアスペクト比の増大に伴うコンタクト抵抗の変化について、従来の製造方法による場合と、本発明の製造方法による場合とを比較した図である。
【図９】図９は本発明の実施形態５に係り、エッチング量の変化に伴うコンタクト抵抗の変化を表す図である。
【図１０】図１０は本発明の実施形態６に係り、ＮＦ3 濃度の変化に伴うコンタクト抵抗の変化を表す図である。
【図１１】図１１は本発明の実施形態７に係り、本発明の半導体装置の製造方法に用いることができる平行平板型プラズマエッチング装置の概略図である。
【図１２】図１２は本発明の実施形態７に係り、本発明の半導体装置の製造方法に用いることができるＥＣＲ型プラズマエッチング装置の概略図である。
【図１３】図１３は本発明の実施形態７に係り、本発明の半導体装置の製造方法に用いることができるＨＤＰエッチング装置の概略図である。
【図１４】図１４（ａ）〜（ｃ）は従来の半導体装置の製造方法の製造工程を示す断面図である。
【図１５】図１５（ｄ）〜（ｆ）は従来の半導体装置の製造方法の製造工程を示す断面図であり、図１４（ｃ）に続く工程を表す。
【図１６】図１６（ｇ）〜（ｉ）は従来の半導体装置の製造方法の製造工程を示す断面図であり、図１５（ｆ）に続く工程を表す。
【図１７】図１７（ａ）および（ｂ）は従来の半導体装置の製造方法において、配線形成の前処理としてウェットエッチングを行った場合の問題を表す断面図である。
【図１８】図１８（ａ）および（ｂ）は従来の半導体装置の製造方法において、配線形成の前処理としてＡｒ逆スパッタリングを行った場合の問題を表す断面図である。
【符号の説明】
１、２１、３１、４１…エッチング装置、２、２４、４２…反応室、３、２７…ガス導入部、４、２６、３６、４５…基板、５、２３…下部電極、６、２２…上部電極、１１、５１…シリコン基板、１２、５２…層間絶縁膜、１３、５３…レジスト、１４、５４…開口部、１５、５５…自然酸化膜、１６、５６…バリアメタル層、１７、５７…プラグ、１７ａ、５７ａ…プラグ金属層、１８、５８…配線、１８ａ、５８ａ…配線金属層、２５、３９、４６…高周波電源、２８…排気部、３２…マグネトロン、３３…導波管、３４…石英ベルジャー、３５、４４…ステージ、３７…コイル、３８…クランプ、４３ａ、４３ｂ…ガス導入部、４４ａ…トップコイル、４４ｂ…サイドコイル、４７…ポンプ、５９…空隙、６０…コンタクト部。
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、アスペクト比が高い場合にも、低抵抗で抵抗のばらつきの少ないコンタクトを形成できる半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来のコンタクトホールの形成方法を図１４〜図１６を参照して説明する。
まず、図１４（ａ）に示すように、シリコン基板５１上に例えばシリコン酸化膜からなる層間絶縁膜５２を形成する。あるいは、シリコン基板５１のかわりに金属からなる配線層であってもよい。
【０００３】
次に、図１４（ｂ）に示すように、フォトリソグラフィ工程によりレジスト５３を形成する。レジスト５３をマスクとして層間絶縁膜５２にエッチングを行い、開口部５４を形成する。その後、図１４（ｃ）に示すように、レジスト５３を除去する。開口部５４底部のシリコン基板５１の表面には、自然酸化膜５５が形成される。
【０００４】
次に、図１５（ｄ）に示すように、開口部５４を形成する際のエッチングにより斜線部分に堆積した反応生成物や、自然酸化膜５５を除去する。続いて、図１５（ｅ）に示すように、開口部５４内および層間絶縁膜５２上に例えば化学気相成長（ＣＶＤ：ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）によりバリアメタル層５６を形成する。その後、図１５（ｆ）に示すように、バリアメタル層５６上に例えばタングステン（Ｗ）等の高融点金属からなるプラグ金属層５７ａをスパッタリングにより形成する。
【０００５】
次に、図１６（ｇ）に示すように、プラグ金属層５７ａおよびバリアメタル層５６をエッチバックする。これにより、開口部５４内にバリアメタル層５６を介してプラグ５７が形成される。続いて、図１６（ｈ）に示すように、開口部５４上を含む全面に例えばアルミニウム（Ａｌ）またはＡｌ合金からなる配線金属層５８ａを形成する。ここで、配線金属層５８ａを形成する前に、層間絶縁膜５２上およびプラグ５７上に、開口部５４内のバリアメタル層５６と同様に、Ｔｉ等からなるバリアメタル層を形成してもよい。
【０００６】
その後、図示しないレジストをマスクとして配線金属層５８ａにエッチングを行うことにより、図１６（ｉ）に示すように、配線５８が形成される。以上の工程により、シリコン基板５１あるいは導電体層と上層の配線５８とを接続するコンタクトホールが形成される。
【０００７】
上記の従来のコンタクトホールの形成方法において、バリアメタル層５６を形成する前処理として、開口部５４内の自然酸化膜５５が除去されるが、この工程は、ウェットエッチングあるいはアルゴン（Ａｒ）逆スパッタリングにより行われることが多い。ウェットエッチングにはフッ酸（ＨＦ）を含む溶液が用いられる。ウェットエッチングの場合、プロセスのコストが低いという利点がある。
【０００８】
一方、Ａｒ逆スパッタリングはコンタクトホールのアスペクト比が高くなるにつれて、採用されることが多くなってきている。Ａｒ逆スパッタリングは、従来のスパッタリング装置を用いて行うことができるため、自然酸化膜の除去後、続けて配線あるいはバリアメタル層をｉｎ−ｓｉｔｕでスパッタリングにより形成することが可能である。
【０００９】
【発明が解決しようとする課題】
近年、半導体装置の微細化に伴い、コンタクトホールの微細化およびアスペクト比の増大が進んでいる。図１５（ｅ）に示すバリアメタル層５６の形成工程では、アスペクト比が例えば７以上となる。例えば、開口部５４のトップ径が０．４μｍ、ボトム径が０．２２μｍであり、開口部５４の高さ、すなわち層間絶縁膜５２の膜厚が３μｍであるような高アスペクト比の場合にも、開口部５４底部の自然酸化膜や開口部５４側壁の堆積物を十分に除去する必要がある。
【００１０】
しかしながら、上記のウェットエッチングあるいはＡｒ逆スパッタリングによれば、アスペクト比の増大に伴い、以下のような問題が顕著となる。これにより、アスペクト比の高いコンタクトホールにおける抵抗の上昇が深刻化してきている。
【００１１】
図１５（ｄ）に示す工程でウェットエッチングを行った場合、図１７（ａ）に示すように、開口部５４の上端および底部に比較して、高さ方向の中央部で側壁（層間絶縁膜５２）がエッチングされやすい。アスペクト比の増大により、ウェットエッチングに要する時間は長くなる傾向がある。したがって、開口部５４の高さ方向の中央部で特にエッチングが進行し、エッチング終了後に開口部５４が樽状の形状となる。
【００１２】
これにより、開口部５４内に例えばＷからなるプラグ金属層５７ａを、良好な段差被覆性で埋め込むことが出来なくなる。結果的に、図１７（ｂ）に示すように、配線の一部となるプラグ５７に空隙（ボイド）５９が形成されてしまう。
また、図１７（ａ）に示すように、ウェットエッチングにより開口部５４のトップ径も増大する。図１７（ａ）の点線は、レジスト５３（図１４（ｂ）参照）の開口幅を表す。開口部５４のトップ径が増大することにより、互いに隣接するコンタクトホール間の耐圧を確保することが困難となる。最悪の場合には、コンタクトホール間がショートする。
【００１３】
Ａｒ逆スパッタリングの場合には、コンタクト部がダメージを受けて抵抗が上昇するという問題が起こる。アスペクト比の高いコンタクトホールにおいて、Ａｒ逆スパッタリングを行った場合、図１８（ａ）に示すように、開口部５４底部の自然酸化膜５５が一様に除去されず、開口部５４側壁近傍に自然酸化膜５５が残留しやすい。この状態で、図１８（ｂ）に示すように、バリアメタル層５６やプラグ５７等を形成すると、コンタクト抵抗が高くなる。
【００１４】
自然酸化膜５５を完全に除去し、所定の抵抗値を得るため、自然酸化膜５５だけでなく下地のシリコン基板５１表面にも、ある程度の逆スパッタリングが行われる。この逆スパッタリングが過度になると、コンタクト部６０がダメージを受ける。例えば、シリコン基板５１の表面がダメージを受けてアモルファス化されると、上層に形成されるバリアメタル層５６とシリコンとの反応性が低下して、界面に欠陥が発生しやすくなる。
あるいは、過度の逆スパッタリングを行うと、スパッタされた材料がコンタクト部６０に再び付着して抵抗が増大することもある。
【００１５】
以上のように、Ａｒ逆スパッタリングによれば、逆スパッタリングが十分でない場合と、過度の逆スパッタリングを行った場合のいずれも、コンタクト部の抵抗が上昇する。
上記のような問題を解消し、コンタクトホールの形状の変化を起こさず、かつコンタクト部の抵抗増大を防止できるような、配線形成の前処理方法が望まれている。ウェットエッチングやＡｒ逆スパッタリング以外の前処理方法としては、プラズマエッチングが挙げられる。
【００１６】
例えば、特開平４−１８６８２７号公報には、コンタクトホール内に金属を埋め込む前に、エッチングガスとしてフッ素を含有するガスを用い、水素ガスを添加してプラズマエッチングすることを特徴とする半導体装置の製造方法が開示されている。ハロゲン化物をエッチングガスに用いて反応性イオンエッチング（ＲＩＥ；ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ）を行った場合、シリコン酸化膜のエッチング速度に比較してシリコンのエッチング速度が高くなり、シリコン基板上の拡散層が大きくエッチングされる。
【００１７】
そこで、特開平４−１８６８２７号公報記載の方法によれば、水素ガスを添加してシリコンのエッチング速度を低下させている。しかしながら、チャンバ内の圧力とエッチング速度との関係については記載されていない。一実施例として、２６ｍＴｏｒｒでエッチングを行うことが示されている。
【００１８】
また、特開平８−４５９１５号公報には、金属層上の絶縁層をドライエッチングして、金属層表面に達するコンタクトホールを形成する方法が開示されている。このコンタクトホール形成方法は、エッチングガスに窒素原子を含有するガスを添加し、かつ、窒素原子を含有するガスの量がエッチングガスのうちの希釈ガスを除いた部分の量の約４．５％以上であることを特徴とする。窒素原子を含有するガスとしてＮ2 、ＮＨ4 およびＮＦ3 が挙げられている。
【００１９】
この発明は、絶縁層をドライエッチングする際に、金属層の表面がプラズマ中のイオンによりスパッタされ、レジストまたはコンタクトホールの側壁に堆積すると、その後の洗浄工程によっても除去できなくなる問題を解決するためになされている。ＮＦ3 等、窒素原子を含有するガスを含むエッチングガスを用いてエッチングを行う工程は、前述した図１４（ｂ）に示す工程に対応する。
【００２０】
したがって、金属層に達する開口部を形成した後は、図１４（ｃ）に示す工程と同様にレジストの除去と洗浄が行われる。実施例には硝酸による洗浄後、純水による洗浄を行うことにより、フォトレジストやコンタクトホール側面の堆積物が除去されたことが示されている。
【００２１】
以上のように、特開平８−４５９１５号公報に記載されたプラズマエッチングは、開口部の形成工程に適用されており、レジストの除去および洗浄後、開口部底部の金属層表面には自然酸化膜が形成されると予想される。したがって、自然酸化膜を除去するためには、何らかの別の処理が必要となる。
【００２２】
特開平８−３３０５３７号公報にも、半導体基板上に形成された層間絶縁膜に半導体基板が露出するコンタクトホールを開口する工程と、プラズマエッチングによりコンタクトホール底部の自然酸化膜を除去する工程と、コンタクトホールを介して半導体基板と接続する配線層を形成する工程とを有する半導体装置の製造方法が記載されている。この製造方法は、プラズマ生成室とエッチング反応室とが分離されたケミカルドライエッチング（ＣＤＥ）装置により、エッチングガスにＮＦ3 を用い、プラズマ生成室内よりエッチング反応室内を低圧にしてプラズマエッチング処理を施すことを特徴としている。
【００２３】
この発明は、ウェットエッチングあるいは等方性ドライエッチングによるコンタクトホール側壁のエッチングの問題を解決するためになされている。異方性ドライエッチングを行うと、上記のＡｒ逆スパッタリングと同様に、基板へのダメージが問題となるが、等方性ドライエッチングによれば、ウェットエッチングと同様にコンタクトホールの形状変化が問題となる。
【００２４】
特開平８−３３０５３７号公報記載のエッチング方法によれば、プラズマ生成室とエッチング反応室とを分離して、質量が軽く移動度が大きい電子をプラズマ生成室の側壁に移動させる。これにより、プラズマ生成室の側壁にシースが形成される。このシースによって、荷電したラジカルが加速されてプラズマ生成室の側壁に入射する。電荷をもたない中性ラジカルはエッチング反応室に移行して、エッチングに関与する。プラズマ生成室内よりもエッチング反応室内が低圧となっているため、エッチング反応室に入射した中性ラジカルの平均自由行程が長くなり、これにより中性ラジカルがコンタクトホールに方向性をもって入射する。
【００２５】
この製造方法によれば、エッチングガスがＮＦ3 に限定されており、他のガスの添加によるエッチング速度の制御はなされていない。低エネルギーの中性ラジカルを選択的に用いてエッチングを行うことにより、基板のダメージを防止している。エッチング反応室内の圧力は、入射する中性ラジカルに方向性をもたせるために制御されている。また、半導体基板表面以外、例えば金属層表面への適用については特に記載されていない。さらに、プラズマ生成室とエッチング反応室とが分離されているため、自然酸化膜を除去する前処理工程の後、配線層を形成するためのメタルＣＶＤをｉｎ−ｓｉｔｕで行うことが困難である。
【００２６】
特開平４−７２６２１号公報には、フッ素ガスと水素とが導入され、それらのガスにより高温（好適には８５０℃以下）かつ高真空の状態で自然酸化膜をエッチングすることを特徴とする半導体装置の製造方法が開示されている。この方法によれば、フッ素化合物ガス中に水素ガスを添加することにより、フッ素ラジカルの濃度調整を行い、酸化シリコンのエッチングレートを制御し、酸化シリコンとシリコンとの選択比を向上させている。
フッ素化合物ガスとしてはＮＦ3 、ＳＦ6 、ＣＦ4 等が挙げられている。炭素を含有するガスをエッチングガスに用いた場合には、コンタクトホール側壁に反応生成物が堆積する問題が起こりやすい。
【００２７】
特開平６−３３８４７８号公報および特開平１０−３２１６１０号公報には、水素含有ガスをプラズマ化させた活性化ガスにＮＦ3 ガスまたはＮＦ3 含有ガスを添加して、自然酸化膜の除去（水素プラズマダウンフロー処理）を行う半導体装置の製造方法が開示されている。特開平６−３３８４７８号公報には、水素含有ガスの活性化ガスにＮＦ3 ガスを添加すると、ＮＦ3 ガスを添加しない場合に比較して処理時間が短縮することが記載されている。
【００２８】
また、特開平１０−３２１６１０号公報には、ウェハを室温より低い所定の温度に冷却して、上記の特開平６−３３８４７８号公報に記載されているような水素プラズマダウンフロー処理を行うことにより、自然酸化膜と、それ以外の酸化膜、例えばＣＶＤにより形成されたシリコン酸化膜やＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜等とのエッチング選択比を高め、自然酸化膜をより選択的に除去できることが記載されている。
【００２９】
これらの特開平６−３３８４７８号公報および特開平１０−３２１６１０号公報記載の水素プラズマダウンフロー処理によれば、ＮＦ3 はプラズマ発生領域以外で導入される。したがって、ＮＦ3 は水素ラジカルと反応して活性化されるが、プラズマ発生領域の電界によって活性化されることはない。主に水素ラジカルによって自然酸化膜の除去を行う場合、処理時間が長くなる。
【００３０】
以上のように、フッ素化合物ガスを用いたプラズマエッチングにより、配線形成の前処理を行うことは、既に開示されている。しかしながら、コンタクト抵抗をより低減させるのに適したエッチング条件等については、十分に検討されていない。
本発明は上記の問題点に鑑みてなされたものであり、したがって本発明は、コンタクトホールの形状変化を防止でき、低抵抗かつ抵抗のばらつきの少ないコンタクト部を形成できる半導体装置の製造方法を提供することを目的とする。
【００３１】
【課題を解決するための手段】
上記の目的を達成するため、本発明の半導体装置の製造方法は、基板に形成された導電体層上に、絶縁層を形成する工程と、前記導電体層に達する開口部を前記絶縁層に形成する工程と、前記基板が内部に載置された反応室内に三フッ化窒素（ＮＦ３）とヘリウム（Ｈｅ）の混合ガスを導入し当該反応室内で行うプラズマエッチングを、熱酸化膜換算で０．５ｎｍ以上、１０ｎｍ以下のエッチング量が得られるまで行うことによって、前記開口部の底部で前記導電体層の表面に形成された自然酸化膜を除去する工程とを有し、前記プラズマエッチングは、前記ＮＦ ３ の前記混合ガスに占める濃度の割合を１０％以下、前記混合ガスの前記プラズマエッチング時の圧力を１０ｍＴｏｒｒ（≒１．３３Ｐａ）以下で行う。
【００３２】
本発明の半導体装置の製造方法は、好適には、前記ＮＦ３ の前記混合ガスに占める濃度の割合が１０％以下である。
本発明の半導体装置の製造方法は、好適には、前記混合ガスの前記プラズマエッチング時の圧力が１０ｍＴｏｒｒ（≒１．３３Ｐａ）以下である。
本発明の半導体装置の製造方法は、好適には、前記プラズマエッチングのエッチング量は熱酸化膜換算で０．５ｎｍ以上、１０ｎｍ以下である。
本発明の半導体装置の製造方法は、好適には、前記プラズマエッチングの後、前記基板を移動させずに、少なくとも前記開口部内に配線を形成する工程をさらに有する。
【００３３】
本発明の半導体装置の製造方法は、好適には、前記プラズマエッチングは、高周波誘導磁場により生じる誘導電界によって加速された電子を用いてプラズマを発生させる誘導結合プラズマ（ＩＣＰ）エッチングであることを特徴とする。
あるいは、本発明の半導体装置の製造方法は、好適には、前記プラズマエッチングは、対向するように平行に配置された２つの電極の一方に高周波を印加し、他方を接地して、前記２つの電極間にプラズマを発生させる平行平板型エッチングであることを特徴とする。
【００３４】
あるいは、本発明の半導体装置の製造方法は、好適には、前記プラズマエッチングは、電子サイクロトロン共鳴（ＥＣＲ）を利用したＥＣＲエッチングであることを特徴とする。
あるいは、本発明の半導体装置の製造方法は、好適には、前記プラズマエッチングは、反応室の上部および側面から磁界を形成して、プラズマを発生させる高密度プラズマ（ＨＤＰ）エッチングであることを特徴とする。
【００３５】
本発明の半導体装置の製造方法は、好適には、前記導電体層はシリコン（Ｓｉ）層であることを特徴とする。
あるいは、本発明の半導体装置の製造方法は、好適には、前記導電体層は高融点金属シリサイド層であることを特徴とする。本発明の半導体装置の製造方法は、さらに好適には、前記高融点金属シリサイド層はコバルトシリサイド（ＣｏＳｉx ）層、チタンシリサイド（ＴｉＳｉx ）層、またはタングステンシリサイド（ＷＳｉx ）層であることを特徴とする。
【００３６】
あるいは、本発明の半導体装置の製造方法は、好適には、前記導電体層は高融点金属層であることを特徴とする。本発明の半導体装置の製造方法は、さらに好適には、前記高融点金属層はチタン（Ｔｉ）層、タングステン（Ｗ）層、またはタンタル（Ｔａ）層であることを特徴とする。
【００３７】
あるいは、本発明の半導体装置の製造方法は、好適には、前記導電体層は高融点金属窒化物からなる層であることを特徴とする。本発明の半導体装置の製造方法は、さらに好適には、前記高融点金属窒化物は窒化チタン（ＴｉＮ）、窒化タングステン（ＷＮ）、または窒化タンタル（ＴａＮ）であることを特徴とする。
【００３８】
あるいは、本発明の半導体装置の製造方法は、好適には、前記導電体層はアルミニウム（Ａｌ）層であることを特徴とする。
あるいは、本発明の半導体装置の製造方法は、好適には、前記導電体層はＡｌ合金層であることを特徴とする。本発明の半導体装置の製造方法は、さらに好適には、前記Ａｌ合金層はＡｌＣｕ層であることを特徴とする。
【００３９】
これにより、アスペクト比の高いコンタクトホールを形成する場合にも、自然酸化膜を残留させず、かつ開口部底部に露出する下地へのダメージを低減できるため、コンタクト抵抗を低減することが可能となる。また、本発明の半導体装置の製造方法において、ＮＦ3 を用いてプラズマエッチングを行うことにより、炭素を含有する堆積物がコンタクトホール内に形成されるのを防止できる。
本発明の半導体装置の製造方法によれば、層間絶縁層に開口部を形成した後、開口部内にプラズマエッチングによる前処理を行う工程と、開口部内に配線層を形成する工程とをｉｎ−ｓｉｔｕで行うことも可能である。
【００４０】
【発明の実施の形態】
以下に、本発明の半導体装置の製造方法の実施の形態について、図面を参照して説明する。
（実施形態１）
図１は、本実施形態の半導体装置の製造方法において、コンタクトホール底部の自然酸化膜をエッチングするのに用いられるエッチング装置の概略図である。図１に示すエッチング装置１は、枚葉処理方式のＩＣＰ型エッチング装置である。反応室２内にガス導入部３から矢印方向にエッチングガスが導入される。ガス導入部３は上方から見て円形に形成されている。基板４は下部電極５上に載置される。コイル式の上部電極６はドーム７の周囲に配置される。
【００４１】
上記のエッチング装置を用いて、以下に示す工程に従ってコンタクトホールを形成した。
まず、図２（ａ）に示すように、シリコン基板１１上に例えばシリコン酸化膜からなる層間絶縁膜１２を形成した。次に、図２（ｂ）に示すように、フォトリソグラフィ工程によりレジスト１３を形成した。レジスト１３をマスクとして層間絶縁膜１２にエッチングを行い、開口部１４を形成した。その後、図２（ｃ）に示すように、レジスト１３を除去した。開口部１４底部のシリコン基板１１の表面には、自然酸化膜１５が形成された。
【００４２】
次に、図３（ｄ）に示すように、配線形成の前処理として、図１に示すエッチング装置を用いてエッチングを行った。これにより、開口部１４を形成する際のエッチングによって斜線部分に堆積した反応生成物や、開口部１４底部に形成された自然酸化膜１５を除去した。
【００４３】
エッチング条件はＮＦ3 ガス流量３ｓｃｃｍ、Ｈｅガス流量４７ｓｃｃｍ、ＲＦパワー（１）１００Ｗ、ＲＦパワー（２）１００Ｗ、圧力４．５ｍＴｏｒｒ（≒０．６Ｐａ）、基板温度常温とした。ここで、ＲＦパワー（１）は上部電極６の出力、ＲＦパワー（２）は下部電極５の出力である。
【００４４】
自然酸化膜は厚さ数ｎｍ程度の薄膜であり、除去されたかどうかの判定を行うことは可能であるが、エッチング速度を測定することは現状では困難である。例えばフーリエ変換赤外分光法（ＦＴ−ＩＲ；Ｆｏｕｒｉｅｒ ｔｒａｎｓｆｏｒｍ ｉｎｆｒａｒｅｄ ｓｐｅｃｔｒｏｓｃｏｐｙ）による分析から、自然酸化膜の膜質は、ＣＶＤ膜等の堆積されたシリコン酸化膜の膜質よりも、熱酸化膜の膜質に近いことが知られている。熱酸化膜のエッチング量は膜厚計を用いて測定することが可能である。
【００４５】
そこで、熱酸化膜のエッチング量を実測し、エッチング時間とエッチング量とを対応させた。この結果を利用して、所定のエッチング時間での熱酸化膜のエッチング量と、自然酸化膜のエッチング量とが等しいとみなし、自然酸化膜のエッチング量を熱酸化膜換算した。
図３（ｄ）に示す工程において、エッチング量とコンタクト抵抗との関係を調べるため、４通りのエッチング量（７ｎｍ、５ｎｍ、３ｎｍ、１ｎｍ）でエッチングを行った。
【００４６】
続いて、図３（ｅ）に示すように、開口部１４内および層間絶縁膜１２上に例えばＣＶＤによりバリアメタル層１６を形成した。このＣＶＤは、図３（ｄ）に示す前処理工程の後、ｉｎ−ｓｉｔｕで行うことが可能である。その後、図３（ｆ）に示すように、バリアメタル層１６上に例えばＷ等の高融点金属からなるプラグ金属層１７ａをスパッタリングにより形成した。
【００４７】
次に、図４（ｇ）に示すように、プラグ金属層１７ａおよびバリアメタル層１６をエッチバックした。これにより、開口部１４内にバリアメタル層１６を介してプラグ１７が形成された。続いて、図４（ｈ）に示すように、開口部１４上を含む全面に例えばＡｌまたはＡｌ合金からなる配線金属層１８ａを形成した。
【００４８】
その後、図示しないレジストをマスクとして配線金属層１８ａにエッチングを行うことにより、図４（ｉ）に示すように、配線１８が形成された。以上の工程により、シリコン基板１１と上層の配線１８とを接続するコンタクトホールが形成された。
【００４９】
図３（ｄ）に示す工程において、エッチング量を変えた４通りの場合で、コンタクト抵抗はほぼ同等となった。また、これらのコンタクト抵抗は、従来のウェットエッチングあるいはＡｒ逆スパッタリングによる前処理を行った場合に比較して低減された。したがって、自然酸化膜のエッチング量が熱酸化膜換算で少なくとも１ｎｍ〜７ｎｍの範囲にあるとき、低抵抗で抵抗のばらつきの少ないコンタクト部を形成できることがわかる。
【００５０】
Ａｒ逆スパッタリングによれば、Ａｒがコンタクトホールの底部に垂直に入射し、物理的に自然酸化膜を除去する。したがって、コンタクトホールの側壁近傍の自然酸化膜は除去されにくく、自然酸化膜を完全に除去するには逆スパッタリングを１０ｎｍ以上、例えば１８ｎｍ程度行う必要があった。これにより、基板がダメージを受けて、コンタクト抵抗が増加する要因となっていた。
【００５１】
それに対し、上記の本実施形態の半導体装置の製造方法によれば、ＮＦ3 ガスを用いたエッチングを行うため、エッチングガスが到達すれば、コンタクトホールの側壁や、側壁と底面との境界部でもエッチングの反応が進行する。したがって、従来の方法に比較して、エッチング量を低減することができ、基板あるいは下地の導電体層へのダメージを少なくすることができる。
【００５２】
（実施形態２）
本実施形態の半導体装置の製造方法は、実施形態１の図３（ｄ）に示す工程のエッチング条件を変更したものである。エッチング条件はＮＦ3 ガス流量３ｓｃｃｍ、Ｈｅガス流量７０ｓｃｃｍ、ＲＦパワー（１）１００Ｗ、ＲＦパワー（２）１００Ｗ、圧力５ｍＴｏｒｒ（≒０．６７Ｐａ）、基板温度常温とした。
【００５３】
実施形態１のエッチング条件によれば、ＮＦ3 濃度は６％であり、実施形態２のエッチング条件によれば、ＮＦ3 濃度は４％である。実施形態２の場合、実施形態１の場合に比較してエッチング速度がやや遅くなり、エッチング量の制御が容易となる。ただし、これらのエッチング条件によれば、自然酸化膜がきわめて短時間で除去されるため、エッチング速度が低下してもスループットには影響しない。
【００５４】
実施形態２に示すエッチング処理をバリアメタル層の形成前に行った場合にも、実施形態１と同等なコンタクト抵抗が得られた。したがって、実施形態２のエッチング条件の場合にも、シリコン基板にダメージを与えずに自然酸化膜を十分に除去できたことが示唆される。
【００５５】
（実施形態３）
本実施形態の半導体装置の製造方法は、実施形態１の図３（ｄ）に示すエッチング工程の後、エッチング装置内を大気開放してから、図３（ｅ）に示すバリアメタル層１６の形成を行ったものである。それ以外は実施形態１と同様とした。本実施形態によれば、実施形態１と同様に、低抵抗のコンタクトを形成することができた。
【００５６】
通常、自然酸化膜を除去した後に大気開放すると、再び自然酸化膜が形成されるため、コンタクト抵抗は増大する。しかしながら、本実施形態によれば、コンタクト抵抗の増大が見られなかった。この原因は明らかではないが、例えば、プラズマ処理によりシリコン基板がフッ素により終端化され、自然酸化膜の成長が防止されたことが考えられる。
【００５７】
（実施形態４）
コンタクトホール径を縮小し、コンタクトホールのアスペクト比が高くなるとコンタクト抵抗は増大する。配線形成の前処理を、ＨＦを用いたウェットエッチング、Ａｒ逆スパッタリング、またはＮＦ3 （４％）を用いたプラズマエッチングにより行い、コンタクト抵抗の変化について比較した。コンタクトはシリコン上に形成した。この結果を図５〜図８に示す。
【００５８】
図５はコンタクトホール径０．４μｍの場合、図６はコンタクトホール径０．２８μｍの場合、図７はコンタクトホール径０．２６μｍの場合、図８はコンタクトホール径０．２４μｍの場合をそれぞれ示す。これらのコンタクトホールの高さは等しく、コンタクトホール径が小さいものほどアスペクト比が高い。これらのコンタクトホール径はマスクパターンの値である。以下、エッチング量あるいは逆スパッタリング量は前述した熱酸化膜換算とする。
【００５９】
図５に示すように、コンタクトホール径が０．４μｍのときには、Ａｒ逆スパッタリングを１３ｎｍ行った場合に、明らかにコンタクト抵抗が高くなった。それに対し他の条件、すなわちウェットエッチングを３ｎｍ行った場合、Ａｒ逆スパッタリングを７ｎｍ行った場合、およびＮＦ3 を用いたプラズマエッチングを７ｎｍ行った場合は、グラフ上でプロットが重なり、コンタクト抵抗に大きな差はなかった。
【００６０】
図６に示すように、コンタクトホール径が０．２８μｍの場合、ＮＦ3 を用いたプラズマエッチングのみ、コンタクトホール径０．４μｍの場合（図５参照）と同等の低いコンタクト抵抗が得られた。それ以外の前処理方法の場合には、コンタクトホール径０．４μｍの場合よりも抵抗が増大し、特にＡｒ逆スパッタリングの場合にコンタクト抵抗が増大した。但し、Ａｒ逆スパッタリング／１３ｎｍの場合は、コンタクトホール径０．４μｍの場合の異常な高抵抗化は見られなくなる。
【００６１】
図７に示すように、コンタクトホール径が０．２６μｍの場合、Ａｒ逆スパッタリングまたはウェットエッチングによれば、０．２８μｍの場合（図６参照）と比較して、コンタクト抵抗がさらに増加する。それに対し、ＮＦ3 を用いたプラズマエッチングによれば、コンタクト抵抗の増加はわずかである。
【００６２】
図８に示すように、コンタクトホール径を０．２４μｍとした場合、Ａｒ逆スパッタリングによれば、０．２６μｍの場合（図７参照）と比較して、コンタクト抵抗が明らかに増大する。ウェットエッチングの場合にも、コンタクト抵抗の増加がみられるが、ＮＦ3 を用いたプラズマエッチングによれば、コンタクト抵抗の変化を最も小さくすることができる。
【００６３】
（実施形態５）
図９は、ＮＦ3 を用いたプラズマエッチングにより配線形成の前処理を行い、エッチング量を変化させたときのコンタクト抵抗の変化を示す。ＮＦ3 濃度は６％とした。コンタクトはシリコン上に形成した。参考のため、Ａｒ逆スパッタリング／７ｎｍの場合のコンタクト抵抗も示した。
図９に示すように、ＮＦ3 を用いたプラズマエッチングによれば、エッチング量が１ｎｍの場合と３ｎｍの場合のいずれも、Ａｒ逆スパッタリングの場合よりもコンタクト抵抗が低減される。
【００６４】
Ａｒ逆スパッタリングの逆スパッタリング量を７ｎｍよりも少なくすると、自然酸化膜が残留してコンタクト抵抗はさらに増大する。したがって、逆スパッタリング量は低減できない。
それに対して、ＮＦ3 を用いたプラズマエッチングのエッチング量は、Ａｒ逆スパッタリングの逆スパッタリング量よりも少なくできるため、自然酸化膜の下地の基板あるいは導電体層のダメージを少なくすることができる。
【００６５】
（実施形態６）
図１０は、ＮＦ3 を用いたプラズマエッチングにより配線形成の前処理を行い、ＮＦ3 濃度を変化させたときのコンタクト抵抗の変化を示す。コンタクトはコバルトシリサイド（ＣｏＳｉx ）上に形成した。図１０において、ＮＦ3 １０％のときのプロットはＮＦ3 ８％のときのプロットとほぼ一致し、重なっている。
【００６６】
図１０に示すように、ＮＦ3 濃度を２％、６％、８％および１０％としたとき、いずれも十分に低いコンタクト抵抗が得られる。ＮＦ3 濃度が１０％を超えると、エッチング速度が高くなりすぎて、エッチング量の制御が困難となる。一方、ＮＦ3 濃度の下限については２％に限定されず、ＮＦ3 濃度をさらに下げた場合にも、同様にコンタクトの低抵抗化が可能であると予想される。但し、ＮＦ3濃度を０％とすると、エッチング速度は著しく低下する。
【００６７】
（実施形態７）
配線形成の前処理としてのＮＦ3 を用いたプラズマエッチングには、実施形態１に示したＩＣＰ型エッチング装置（図１参照）以外のプラズマエッチング装置を用いることも可能である。例えば、平行平板型プラズマエッチング装置、ＥＣＲプラズマエッチング装置、あるいはＨＤＰエッチング装置を用いることもできる。
【００６８】
図１１は、平行平板型プラズマエッチング装置の概略図である。図１１に示すエッチング装置２１において、上部電極２２と下部電極２３は反応室２４内に平行に配置される。一方の電極に高周波電力２５を印加して電極２２、２３間にプラズマを発生させる。基板２６は下部電極２３上に載置され、プラズマ中のイオンが基板２６に垂直に入射する。エッチングガスはガス導入部２７から反応室２４に導入され、排気部２８から排気される。
【００６９】
図１２は、ＥＣＲプラズマエッチング装置の概略図である。図１２のエッチング装置３１においては、マグネトロン３２で発生したマイクロ波が導波管３３、石英ベルジャー３４を介してステージ３５上の基板３６に到達する。石英ベルジャー３４の周囲にコイル３７が設けられている。基板３６はステージ３５に設けられた静電チャック、あるいはクランプ３８により固定される。ステージ３５は高周波電源３９に接続されている。図示しないが、ステージ３５には温度制御用の冷媒が循環する。
【００７０】
図１３は、ＨＤＰエッチング装置の概略図である。図１３に示すエッチング装置４１においては、反応室４２にガス導入部４３ａ、４３ｂが設けられており、反応室４２の上方および側方からガスが導入される。反応室４２の上部にはトップコイル４４ａが形成され、外周部にはサイドコイル４４ｂが形成されている。トップコイル４４ａとサイドコイル４４ｂは別々に制御される。反応室４２内のステージ４５上に基板４６が載置される。ステージ４５には静電チャックが一体化されている。ステージ４５は高周波電源４７に接続されている。反応室４２はポンプ４８によって排気される。
【００７１】
図１３のエッチング装置４１を用いて配線形成の前処理を行う場合、エッチング条件は例えばＮＦ3 流量３ｓｃｃｍ、Ｈｅガス流量４７ｓｃｃｍ、ＲＦパワー（１）１００Ｗ、ＲＦパワー（２）１００Ｗ、圧力４．５〜８ｍＴｏｒｒ（≒０．６〜１．０７Ｐａ）とする。ここで、ＲＦパワー（１）はトップコイル４４ａに印加する出力であり、ＲＦパワー（２）はサイドコイル４４ｂに印加する出力である。
以上の図１１〜図１３に示す装置や、それ以外のプラズマエッチング装置を用いても、配線形成の前処理を行うことができる。
【００７２】
上記の本発明の実施形態の半導体装置の製造方法によれば、アスペクト比の高いコンタクトホールのコンタクト抵抗およびそのばらつきを低減できる。
本発明の半導体装置の製造方法の実施形態は、上記の説明に限定されない。例えば、コンタクトホール側壁への堆積等の問題が起こらない範囲で、ＮＦ3 を他のフッ素化合物ガスに変更することもできる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００７３】
【発明の効果】
本発明の半導体装置の製造方法によれば、コンタクトホールの形状変化を防止でき、低抵抗かつ抵抗のばらつきの少ないコンタクト部を形成することが可能となる。
【図面の簡単な説明】
【図１】図１は本発明の実施形態１に係る半導体装置の製造方法に用いることができるＩＣＰ型エッチング装置の概略図である。
【図２】図２（ａ）〜（ｃ）は本発明の半導体装置の製造方法の製造工程を示す断面図である。
【図３】図３（ｄ）〜（ｆ）は本発明の半導体装置の製造方法の製造工程を示す断面図であり、図２（ｃ）に続く工程を表す。
【図４】図４（ｇ）〜（ｉ）は本発明の半導体装置の製造方法の製造工程を示す断面図であり、図３（ｆ）に続く工程を表す。
【図５】図５は本発明の実施形態４に係り、コンタクトホールのアスペクト比の増大に伴うコンタクト抵抗の変化について、従来の製造方法による場合と、本発明の製造方法による場合とを比較した図である。
【図６】図６は本発明の実施形態４に係り、コンタクトホールのアスペクト比の増大に伴うコンタクト抵抗の変化について、従来の製造方法による場合と、本発明の製造方法による場合とを比較した図である。
【図７】図７は本発明の実施形態４に係り、コンタクトホールのアスペクト比の増大に伴うコンタクト抵抗の変化について、従来の製造方法による場合と、本発明の製造方法による場合とを比較した図である。
【図８】図８は本発明の実施形態４に係り、コンタクトホールのアスペクト比の増大に伴うコンタクト抵抗の変化について、従来の製造方法による場合と、本発明の製造方法による場合とを比較した図である。
【図９】図９は本発明の実施形態５に係り、エッチング量の変化に伴うコンタクト抵抗の変化を表す図である。
【図１０】図１０は本発明の実施形態６に係り、ＮＦ3 濃度の変化に伴うコンタクト抵抗の変化を表す図である。
【図１１】図１１は本発明の実施形態７に係り、本発明の半導体装置の製造方法に用いることができる平行平板型プラズマエッチング装置の概略図である。
【図１２】図１２は本発明の実施形態７に係り、本発明の半導体装置の製造方法に用いることができるＥＣＲ型プラズマエッチング装置の概略図である。
【図１３】図１３は本発明の実施形態７に係り、本発明の半導体装置の製造方法に用いることができるＨＤＰエッチング装置の概略図である。
【図１４】図１４（ａ）〜（ｃ）は従来の半導体装置の製造方法の製造工程を示す断面図である。
【図１５】図１５（ｄ）〜（ｆ）は従来の半導体装置の製造方法の製造工程を示す断面図であり、図１４（ｃ）に続く工程を表す。
【図１６】図１６（ｇ）〜（ｉ）は従来の半導体装置の製造方法の製造工程を示す断面図であり、図１５（ｆ）に続く工程を表す。
【図１７】図１７（ａ）および（ｂ）は従来の半導体装置の製造方法において、配線形成の前処理としてウェットエッチングを行った場合の問題を表す断面図である。
【図１８】図１８（ａ）および（ｂ）は従来の半導体装置の製造方法において、配線形成の前処理としてＡｒ逆スパッタリングを行った場合の問題を表す断面図である。
【符号の説明】
１、２１、３１、４１…エッチング装置、２、２４、４２…反応室、３、２７…ガス導入部、４、２６、３６、４５…基板、５、２３…下部電極、６、２２…上部電極、１１、５１…シリコン基板、１２、５２…層間絶縁膜、１３、５３…レジスト、１４、５４…開口部、１５、５５…自然酸化膜、１６、５６…バリアメタル層、１７、５７…プラグ、１７ａ、５７ａ…プラグ金属層、１８、５８…配線、１８ａ、５８ａ…配線金属層、２５、３９、４６…高周波電源、２８…排気部、３２…マグネトロン、３３…導波管、３４…石英ベルジャー、３５、４４…ステージ、３７…コイル、３８…クランプ、４３ａ、４３ｂ…ガス導入部、４４ａ…トップコイル、４４ｂ…サイドコイル、４７…ポンプ、５９…空隙、６０…コンタクト部。
Claims (22)
- 基板に形成された導電体層上に、絶縁層を形成する工程と、
前記導電体層に達する開口部を前記絶縁層に形成する工程と、
前記基板が内部に載置された反応室内に三フッ化窒素（ＮＦ３）とヘリウム（Ｈｅ）の混合ガスを導入し当該反応室内で行うプラズマエッチングを、熱酸化膜換算で０．５ｎｍ以上、１０ｎｍ以下のエッチング量が得られるまで行うことによって、前記開口部の底部で前記導電体層の表面に形成された自然酸化膜を除去する工程と
を有し、
前記プラズマエッチングは、前記ＮＦ３の前記混合ガスに占める濃度の割合を１０％以下、前記混合ガスの前記プラズマエッチング時の圧力を１０ｍＴｏｒｒ（≒１．３３Ｐａ）以下で行う
半導体装置の製造方法。 - 前記プラズマエッチングの後、前記反応室内に前記基板を載置したままで、当該反応室を用いた化学的気相堆積（ＣＶＤ）により、少なくとも前記開口部内に配線を構成する導電膜を形成する工程をさらに有する
請求項１に記載の半導体装置の製造方法。 - 前記プラズマエッチングは、高周波誘導磁場により生じる誘導電界によって加速された電子を用いてプラズマを発生させる誘導結合プラズマ（ＩＣＰ；ｉｎｄｕｃｔｉｖｅｌｙ ｃｏｕｐｌｅｄ ｐｌａｓｍａ）エッチングである
請求項２に記載の半導体装置の製造方法。 - 前記プラズマエッチングは、対向するように平行に配置された２つの電極の一方に高周波を印加し、他方を接地して、前記２つの電極間にプラズマを発生させる平行平板型エッチングである
請求項２に記載の半導体装置の製造方法。 - 前記プラズマエッチングは、電子サイクロトロン共鳴（ＥＣＲ；ｅｌｅｃｔｒｏｎ ｃｙｃｌｏｔｒｏｎ ｒｅｓｏｎａｎｃｅ）を利用したＥＣＲエッチングである
請求項２に記載の半導体装置の製造方法。 - 前記プラズマエッチングは、反応室の上部および側面から磁界を形成して、プラズマを発生させる高密度プラズマ（ＨＤＰ；ｈｉｇｈ ｄｅｎｓｉｔｙ ｐｌａｓｍａ）エッチングである
請求項２に記載の半導体装置の製造方法。 - 前記導電体層はシリコン（Ｓｉ）層である
請求項１に記載の半導体装置の製造方法。 - 前記導電体層は高融点金属シリサイド層である
請求項１に記載の半導体装置の製造方法。 - 前記高融点金属シリサイド層はコバルトシリサイド（ＣｏＳｉｘ）層である
請求項８に記載の半導体装置の製造方法。 - 前記高融点金属シリサイド層はチタンシリサイド（ＴｉＳｉｘ）層である
請求項８に記載の半導体装置の製造方法。 - 前記高融点金属シリサイド層はタングステンシリサイド（ＷＳｉx ）層である
請求項８に記載の半導体装置の製造方法。 - 前記導電体層は高融点金属層である
請求項１に記載の半導体装置の製造方法。 - 前記高融点金属層はチタン（Ｔｉ）層である
請求項１２に記載の半導体装置の製造方法。 - 前記高融点金属層はタングステン（Ｗ）層である
請求項１２に記載の半導体装置の製造方法。 - 前記高融点金属層はタンタル（Ｔａ）層である
請求項１２に記載の半導体装置の製造方法。 - 前記導電体層は高融点金属窒化物からなる層である
請求項１に記載の半導体装置の製造方法。 - 前記高融点金属窒化物は窒化チタン（ＴｉＮ）である
請求項１６に記載の半導体装置の製造方法。 - 前記高融点金属窒化物は窒化タングステン（ＷＮ）である
請求項１６に記載の半導体装置の製造方法。 - 前記高融点金属窒化物は窒化タンタル（ＴａＮ）である
請求項１６に記載の半導体装置の製造方法。 - 前記導電体層はアルミニウム（Ａｌ）層である
請求項１に記載の半導体装置の製造方法。 - 前記導電体層はＡｌ合金層である
請求項１に記載の半導体装置の製造方法。 - 前記Ａｌ合金層はＡｌＣｕ層である
請求項２１に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000326136A JP4910231B2 (ja) | 2000-10-25 | 2000-10-25 | 半導体装置の製造方法 |
| US10/037,989 US6642143B2 (en) | 2000-10-25 | 2001-10-23 | Method of producing semiconductor device |
| KR1020010065595A KR100838502B1 (ko) | 2000-10-25 | 2001-10-24 | 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000326136A JP4910231B2 (ja) | 2000-10-25 | 2000-10-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002134611A JP2002134611A (ja) | 2002-05-10 |
| JP4910231B2 true JP4910231B2 (ja) | 2012-04-04 |
Family
ID=18803376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000326136A Expired - Fee Related JP4910231B2 (ja) | 2000-10-25 | 2000-10-25 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6642143B2 (ja) |
| JP (1) | JP4910231B2 (ja) |
| KR (1) | KR100838502B1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020198343A1 (en) * | 2000-03-14 | 2002-12-26 | Willis Carl Lesley | Uniform initiation of anionic polymerization using organo-substituted alkali metal initiators |
| JP4617018B2 (ja) * | 2001-04-10 | 2011-01-19 | 本田技研工業株式会社 | 赤外線画像処理装置 |
| JP3775354B2 (ja) * | 2002-06-20 | 2006-05-17 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
| KR100459717B1 (ko) * | 2002-08-23 | 2004-12-03 | 삼성전자주식회사 | 반도체 소자의 금속 콘택 형성 방법 |
| US20070269974A1 (en) * | 2002-08-23 | 2007-11-22 | Park Hee-Sook | Methods for forming a metal contact in a semiconductor device in which an ohmic layer is formed while forming a barrier metal layer |
| JP4825688B2 (ja) * | 2002-09-11 | 2011-11-30 | 株式会社東芝 | 半導体装置の製造方法 |
| US20070048980A1 (en) * | 2005-08-24 | 2007-03-01 | International Business Machines Corporation | Method for post-rie passivation of semiconductor surfaces for epitaxial growth |
| US8264086B2 (en) * | 2005-12-05 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Via structure with improved reliability |
| US7501349B2 (en) * | 2006-03-31 | 2009-03-10 | Tokyo Electron Limited | Sequential oxide removal using fluorine and hydrogen |
| WO2014092856A1 (en) | 2012-12-14 | 2014-06-19 | The Penn State Research Foundation | Ultra-high speed anisotropic reactive ion etching |
| DE112015006921T5 (de) * | 2015-10-16 | 2018-05-30 | Ford Global Technologies, Llc | System und Verfahren für Pseudonavigationshilfe in einem Fahrzeug |
| US11031287B2 (en) * | 2018-06-27 | 2021-06-08 | Tokyo Electron Limited | Fully self-aligned via with selective bilayer dielectric regrowth |
| JP6838677B1 (ja) * | 2020-05-11 | 2021-03-03 | 信越半導体株式会社 | 半導体基板のドライエッチング方法及びシリコン酸化膜のドライエッチング方法 |
| CN116031158B (zh) * | 2023-03-29 | 2023-06-16 | 长鑫存储技术有限公司 | 金属氧化物层的去除方法及半导体结构的制备方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04186827A (ja) * | 1990-11-21 | 1992-07-03 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP3072651B2 (ja) * | 1991-01-17 | 2000-07-31 | ソニー株式会社 | 半導体装置の製造方法およびチャンバ・システム |
| JPH0745554A (ja) * | 1993-07-30 | 1995-02-14 | Sony Corp | 配線形成方法 |
| JPH08330537A (ja) * | 1995-06-02 | 1996-12-13 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2978748B2 (ja) * | 1995-11-22 | 1999-11-15 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH097969A (ja) * | 1996-07-12 | 1997-01-10 | Hitachi Ltd | 微細孔への金属穴埋め方法 |
| US6114216A (en) * | 1996-11-13 | 2000-09-05 | Applied Materials, Inc. | Methods for shallow trench isolation |
| JPH10321610A (ja) * | 1997-03-19 | 1998-12-04 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5968279A (en) * | 1997-06-13 | 1999-10-19 | Mattson Technology, Inc. | Method of cleaning wafer substrates |
| JPH11168140A (ja) * | 1997-12-05 | 1999-06-22 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6107192A (en) * | 1997-12-30 | 2000-08-22 | Applied Materials, Inc. | Reactive preclean prior to metallization for sub-quarter micron application |
| JP4395896B2 (ja) * | 1998-03-10 | 2010-01-13 | ソニー株式会社 | 半導体装置の製造方法 |
| JP4124543B2 (ja) * | 1998-11-11 | 2008-07-23 | 東京エレクトロン株式会社 | 表面処理方法及びその装置 |
| US6110836A (en) * | 1999-04-22 | 2000-08-29 | Applied Materials, Inc. | Reactive plasma etch cleaning of high aspect ratio openings |
-
2000
- 2000-10-25 JP JP2000326136A patent/JP4910231B2/ja not_active Expired - Fee Related
-
2001
- 2001-10-23 US US10/037,989 patent/US6642143B2/en not_active Expired - Lifetime
- 2001-10-24 KR KR1020010065595A patent/KR100838502B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US6642143B2 (en) | 2003-11-04 |
| US20020119653A1 (en) | 2002-08-29 |
| JP2002134611A (ja) | 2002-05-10 |
| KR100838502B1 (ko) | 2008-06-17 |
| KR20020032342A (ko) | 2002-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5302240A (en) | Method of manufacturing semiconductor device | |
| US6583065B1 (en) | Sidewall polymer forming gas additives for etching processes | |
| US5240554A (en) | Method of manufacturing semiconductor device | |
| US5942446A (en) | Fluorocarbon polymer layer deposition predominant pre-etch plasma etch method for forming patterned silicon containing dielectric layer | |
| US8383519B2 (en) | Etching method and recording medium | |
| US6372637B2 (en) | Method for making semiconductor devices having gradual slope contacts | |
| JP3291889B2 (ja) | ドライエッチング方法 | |
| JP4910231B2 (ja) | 半導体装置の製造方法 | |
| JP4451934B2 (ja) | 導電層をエッチングする方法及び集積回路 | |
| US20030013313A1 (en) | Process for fabricating semiconductor device | |
| US6872652B2 (en) | Method of cleaning an inter-level dielectric interconnect | |
| JP2001358218A (ja) | 有機膜のエッチング方法及び素子の製造方法 | |
| TWI843902B (zh) | 用於減除式自我對齊之方法及裝置 | |
| US6777330B2 (en) | Chemistry for chemical vapor deposition of titanium containing films | |
| JPH11168090A (ja) | 半導体製造方法 | |
| US6541372B2 (en) | Method for manufacturing a conductor structure for an integrated circuit | |
| US6756315B1 (en) | Method of forming contact openings | |
| JP3619030B2 (ja) | プラズマ処理装置及び処理方法 | |
| JPH0590225A (ja) | 半導体装置の製造方法 | |
| JP2002134472A (ja) | エッチング方法、エッチング装置および半導体装置の製造方法 | |
| JPH1167766A (ja) | 半導体装置の製造方法 | |
| JP2001250817A (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
| US7297630B2 (en) | Methods of fabricating via hole and trench | |
| JPH08213366A (ja) | パターン形成方法およびパターン形成装置、ならびに半導体集積回路装置の製造方法および半導体製造装置 | |
| KR100520140B1 (ko) | 반도체소자의캐패시터제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070206 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110412 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110606 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111011 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111220 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120102 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150127 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |