JP3619030B2

JP3619030B2 - プラズマ処理装置及び処理方法

Info

Publication number: JP3619030B2
Application number: JP32197898A
Authority: JP
Inventors: 春雄進藤; 英夫北川
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1998-11-12
Filing date: 1998-11-12
Publication date: 2005-02-09
Anticipated expiration: 2018-11-12
Also published as: JP2000150479A

Description

【０００１】
【発明の属する技術分野】
本発明は、被処理体の表面を処理する為のプラズマ処理装置及び処理方法に関し、特にイオンを用いて、被処理体表面の表面処理を行う処理装置及び処理方法の技術分野に属する。また、本発明は、半導体製造プロセスにおける配線（電極）形成工程の中で、コンタクトホール等の溝内部や導電体からなる被処理面を負イオンを用いて表面処理した後、溝内部や導電体の被処理面上に導電体を堆積させる半導体装置の製造方法の技術分野に属する。
【０００２】
【従来の技術】
従来のプラズマエッチングなどの表面処理においては、主に正イオンを利用してきた。
【０００３】
図１８は、従来使われてきた平行平板型プラズマ処理装置の断面を示している。図１８において、２０１は高周波電源、２０２は高周波電力が印加される電極を兼ねる支持手段、Ｗは半導体基板、ＩＳはイオンシース、ＰＭはプラズマ、２０６は真空容器、２０５は接地された対向電極、２０３はプロセスガス導入口、２０４は排気口を示している。この装置では、支持手段２０２に高周波を印加すると、基板に平行に設置された対向電極との間にプラズマＰＭが発生する。この時、プラズマと支持手段２０２との間およびプラズマと真空容器２０６との間には、プラズマ中のイオンと電子の易動度の差によりイオンシースＩＳと呼ばれる、電子の欠乏した領域が発生し、電極に対してプラズマは平均して正の電位となる。高周波を印加している支持手段２０２では、接地している対向電極２０５に比べてプラズマに対する電位差が大きく、最大で数百Ｖとなることもある。このようなシースの電位にプラズマ内の正イオンが加速されて、基板Ｗに、ある一定のエネルギーを持って入射する。この正イオンを利用して、基体表面のエッチングおよびクリーニングを行う。これまで、半導体製造プロセスでは、上記の通り正イオンのみが利用され、負イオンはほとんど利用されていなかった。しかし最近になって、負性原子を含むプロセスプラズマ中での負イオンが注目され、負イオンを利用したプラズマ処理方法がこれまでにいくつか提案されている。
【０００４】
例えば、特開平８−１８１１２５号公報には、基体の帯電を防止すべく、酸素のアフターグロープラズマを利用して、正イオンと負イオンを基体表面に交互照射するプラズマエッチング処理が記載されている。
【０００５】
また、特開平９―８２６８９号公報には、イオンのような荷電粒子を用いずに、中性活性粒子によって基体を処理するプラズマ処理装置がされている。同様に、文献Ｍｉｚｕｔａｎｉ，Ｔ．ａｎｄＮｉｓｈｉｍａｔｓｕ，Ｓ．， ”ＳｐｕｔｔｅｒｉｎｇＹｉｅｌｄａｎｄＲａｄｉａｔｉｏｎＤａｍａｇｅｂｙＮｅｕｔｒａｌＢｅａｍＢｏｍｂａｒｄｍｅｎｔ，” Ｊ．Ｖａｃ．Ｓｃｉ．＆Ｔｅｃｈｎｏｌ．，Ｖｏｌ．Ａ６，ｐ１４１７，（１９８８）にも、中性粒子によるプラズマ処理が記されている。
【０００６】
更に、特開平７―１２２５３９号公報には、水素を解離吸着させた酸化シリコンに２０ｅＶ以下のフッ素の負イオンのイオンビームを供給し、酸化シリコンをエッチングする表面処理方法が記されている。
【０００７】
そして、プラズマエッチングだけではなく、プラズマクリーニング処理も、半導体装置の製造工程にも適用されている。半導体装置において、基板の表面側に形成された不純物拡散層と金属配線層との間を絶縁層に設けられたコンタクトホールを介して接続する場合、コンタクトホールのアスペクト比（深さ／開口寸法）は１をはるかに越えるようになっている。そのためコンタクトホール内に配線用金属膜を形成する方法として、スパッタ法から、アスペクト比が２以上となってもコンタクトホールを埋め込める方法として、化学気相成長法（ＣＶＤ法）が使用されはじめている。ＣＶＤ法による微細コンタクト孔への金属の埋め込みは、タングステン、アルミニウム、銅、金等で様々な検討が為されている。これらのうち、アルミニウムについては、ＤＭＡＨ（ジメチルアルミニウムハイドライド）と水素を用いた熱ＣＶＤ法により、高品質な膜質と高い成膜速度が達成されており、タングステンに次ぐコンタクト孔の埋め込み材料として、注目を集めている。
【０００８】
ＣＶＤ法によるアルミニウム配線形成プロセスは、以下の様に行われる。まず、ドライエッチングにより絶縁膜にコンタクトホールを形成した後、コンタクトホール内部及び絶縁膜表面を含めた基体表面全体に、バリアメタルと呼ばれる窒化チタン等の下地導電膜を形成する。次に、バリアメタルの表面の汚染物質（例えば窒化チタンのバリアメタルの場合は、酸化チタン）を除去する目的で、プラズマを用いたクリーニングを行い、更に、基体を真空中に保持したままでＣＶＤ室に搬送し、ＤＭＡＨと水素を用いてアルミニウム膜を堆積する。
【０００９】
ここで、アルミニウムを堆積する前のプラズマクリーニングとしては、アルゴン等の不活性ガスプラズマを用いてバリアメタル表面をスパッタリングする方法や、塩素等のハロゲンガスプラズマを用いてバリアメタル表面をエッチングする方法（特開平７−２２６３８７号公報参照）、及び水素プラズマを用いてバリアメタル表面の自然酸化膜を還元し除去する方法（特開平８−２９８２８８号公報参照）が知られている。
【００１０】
【発明が解決しようとする課題】
従来用いられてきた正イオンによる処理では、処理中に被処理体表面に正電荷が蓄積し、被処理体の表面電位が高い正電位に帯電してしまう。中性粒子を用いたとしても、被処理体に入射する中性粒子のエネルギー衝撃による二次電子の放出が同様に起こるため、被処理体表面はやはり正に帯電してしまう。正負イオンの交互照射にしても、正イオンのみによる処理に比べれば帯電の程度は軽いものの、正イオン入射による２次電子放出がなくなる訳ではないので、被処理面はやはり高い正電位に帯電してしまう。
【００１１】
また、導電体表面のクリーニングにおいては、引き続き堆積されるアルミニウム等の金属の特性や下地導電体の特性を考慮すると、酸素負イオンでは、酸化物を十分除去できないし、ハロゲンの負イオンでは、残留ハロゲンによる導電体の腐蝕を防止する新たな工夫が必要になる。水素を用いたとしても、従来のプラズマ処理では、水素の正イオンを主体とする処理であるため、上述した帯電の問題が生じる。
【００１２】
特に、被処理面が溝を有する場合（表面にエッチングパターン等による凹凸がある場合）には、溝の形状異状や溝内のクリーニング不良が生じることが多い。
【００１３】
このように、従来の方法では帯電による損傷（チャージアップダメージ）が生じてしまう。
【００１４】
【課題を解決するための手段】
本発明の目的は、帯電による損傷が抑止され、被処理面を良好な状態に表面処理できるプラズマ処理装置、処理方法を提供することにある。
【００１５】
本発明の別の目的は、導電体を堆積する前の導電体からなる被処理面または溝内部の表面処理を行う際に、帯電による損傷が抑止され、良好な電気的接触状態が得られる半導体装置の製造方法を提供することができる。
【００１７】
本発明のプラズマ処理装置は、真空容器と、該真空容器内に被処理体を支持する為の支持手段と、該真空容器内にガスを導入する為のガス導入手段と、該ガスのプラズマを発生させる為のプラズマ発生手段とを有する処理装置において、水素負イオンを生成すべく、該プラズマ発生手段により生成された水素ラジカル及び／又は水素正イオンに接触するように設けられた金属部材を有し、前記金属部材の少なくとも表面がアルカリ金属又はアルカリ土類金属から選択される少なくとも一種の原子で構成され、水素の負イオン量が水素の正イオン量より多い状態の水素イオン群を該被処理体に供給して該被処理基体の溝の内面を処理することを特徴とする。
【００２２】
【発明の実施の形態】
（処理装置）
図１は本発明の一実施の形態によるプラズマ処理装置を示す。
【００２３】
図１において、プラズマ発生手段として、直流電源１、フィラメント２が設けられている。３は真空容器内のプラズマ発生室であり、そこがプラズマ発生空間となる。４は水素ガス等のプロセスガス導入口、５は真空容器内の処理室であり、溝を有する被処理体Ｗの処理空間となる。９は排気口である。１０は必要に応じて設けられる絶縁板、１１は被処理体を真空容器内に支持する支持手段としての支持台、１２、１３は、それぞれ必要に応じて設けられるプラズマ閉込めのためのマルチポール型永久磁石及び磁気フィルタを示している。１４は被処理体Ｗの表面（被処理面）近傍での負イオンの量（密度）を高める為に、被処理体Ｗに正のバイアスを印加するためのバイアス手段である。図１ではプラズマ発生室３と処理室５を同一の真空容器内に設け、排気口９から、真空ポンプ（不図示）で排気しているが、高いプラズマ密度と最適な被処理基体の処理を同時に実現するために、プラズマ発生室３と処理室５を別の真空ポンプで排気しても良い。
【００２４】
プロセスガス導入口４よりプラズマ発生室３内に水素又は水素原子を含むガスを導入して圧力を例えば、１Ｐａ〜７Ｐａ程度に設定し、フィラメント２に電流を流すことにより低圧アーク放電を起こす。
【００２５】
水素負イオン生成のメカニズムの詳細については、特開平７―１４２０２０号公報や、文献ＪｏｕｒｎａｌｏｆＰｈｙｓｉｃｓＢＶｏｌ．１２（１９７９）ｐ３４４１に記述されている。上記文献によれば、水素負イオンの反応式は以下の通りである。
【００２６】
Ｈ_３ ^＋＋ｅ⁻→Ｈ⁻＋Ｈ_２ ^＋
【００２７】
図２に示すように、この文献によると、上記付着解離反応の断面積は、電子温度（電子エネルギー）が８ｅＶ付近でピークを持っている。通常の半導体製造プロセスに使われるプラズマでは、電子温度は２ｅＶ〜５ｅＶである事から、負イオンの効率的な生成のためには、この電子温度より高い電子温度のプラズマ、例えば電子温度が６ｅＶ〜９ｅＶ程度のプラズマが必要である。
【００２８】
負イオン入射により放出される２次電子のエネルギー分布をみると、１ｅＶ〜２ｅＶにピークがあり、それより高いエネルギーの電子は急激に減少する。よって、エネルギー分布の多くを占める低放出エネルギーの電子は被処理面に引き戻され、高放出エネルギーの電子は引き戻されない。しかし、高放出エネルギーの電子による帯電電荷は負イオンと相殺される。これらの電荷バランスから被処理体の表面電位は非常に低い値で飽和し定常状態となる。よって、負イオンの量（負イオン密度）が正イオンの量（正イオン密度）より多い状態の水素イオン群により、表面処理することが重要である。この場合は勿論１００％負イオンの群を照射してもよい。
【００２９】
特に、負イオンの入射エネルギーが１０ｅＶ以上あれば引き戻されない二次電子が確実に放出されるため、負への帯電は妨げられる。また、入射エネルギーが数十ｅＶ以上となり、二次電子の放出数が２個以上となった場合でも、正に帯電した被処理基体に電子が引き戻される効果が働くため、表面電位は結局＋５〜＋８Ｖとなり安定する。２０ｅＶ以上のエネルギーでも上記帯電抑制効果は失われることはない。
【００３０】
また負イオンのこれ以外の利点として、負イオンが入射した被処理体表面の温度が正イオンに比べて低いという点がある。これは、正イオンが中性原子に戻る反応は１７ｅＶの発熱反応であるのに対し、負イオンが中性原子に戻る反応は３ｅＶの吸熱反応であることに起因している。この結果、負イオンが被処理体に入射しても、イオン入射点近傍での局所的な表面温度が正イオン入射の時と比べて低くなり、基体に対する熱的なダメージ（例えば結晶の乱れなど）が小さくなる。以上のように、負イオンを用いることにより、被処理体表面の帯電が少なく、ゲート酸化膜の静電破壊やイオンの曲がりによる形状異常のない、また、被処理体に対する熱的なダメージが少ない、良好な表面処理が実現できる。
【００３１】
図１では、フィラメントに直流を流すタイプの低圧アーク放電を図示したが、高周波を印加することによっても、同様のアーク放電を生成することができる。アーク放電以外の、電力を狭い空間に集中的に投入する放電形式としては、例えば低圧力で大きな電力を投入したＥＣＲ放電プラズマや、スロットアンテナやラジアルラインスロットアンテナ（ＲＬＳＡ）等のアンテナを用いたマイクロ波放電プラズマなどが考えられる。これらを用いた場合には、一般的なグロー放電の時の条件とは異なるところの電子温度が６ｅＶ〜９ｅＶ程度になるような放電条件を選ぶ必要がある。
【００３２】
また、放電中に電子を解離しやすい原子を添加することにより、電子密度が増加し、前記反応がより一層促進されると考えられる。電子を解離しやすい原子としては、例えばセシウム（Ｃｓ）、ルビジウム（Ｒｂ）などのアルカリ金属又は、バリウム（Ｂａ）、ストロンチウム（Ｓｒ）、カルシウム（Ｃａ）などのアルカリ土類金属である。
【００３３】
図１に示した、アーク放電によるプラズマは、フィラメント２近傍に局在して発生するプラズマであり、大面積の基体の場合には単一のフィラメントでは処理の均一性が劣る場合がある。この場合は、フィラメントを複数個設置すればよい。
【００３４】
アーク放電を用いた方法では、負イオン以外にも、多量の熱電子がフィラメントより放出される。負イオンと電子の両方が含まれるプラズマ中より電子を取り除くため、プラズマ発生室３と処理室５との間に、磁気フィルタ１１３を設置することが望ましい。
【００３５】
以上の構造の装置を用いて処理を行った場合には、中性ラジカルの排除を意図的には行っていないので、被処理基体には負イオン以外に中性ラジカルも入射する。しかし、入射するラジカルの運動エネルギーは非常に低いため、被処理基体表面に付着するのみで、自発的な反応によるクリーニング効果はほとんど期待できない。しかし、水素が吸着した表面にエネルギーを持った負イオンが入射すると、所謂イオンアシスト反応が起こり、負イオンだけが入射する時よりも、反応速度が増速されると考えられる。即ち、中性ラジカルの存在は、クリーニング速度の増速と言うメリットはあるものの、デメリットはほとんどないため、意図的な排除を行う必要はない。
【００３６】
プラズマ発生室３より下流の処理室５内に配置された被処理体Ｗの表面近傍では、バイアス電圧の作用により、水素負イオンの量（密度）が水素正イオンの量（密度）より十分大きい。
【００３７】
バイアス電圧を＋５０Ｖ〜＋２００Ｖ、より好ましくは＋８０Ｖ〜＋２００Ｖ程度とすると正イオンの密度の１００倍以上の密度をもつ負イオンが得られる。負イオンの密度は市販の４重極質量分析器等で測定できる。
【００３８】
こうして得られた負イオンが正イオンより多い状態のイオンで被処理面を処理すると帯電のない良好な表面処理が行われる。とりわけ、水素負イオンによる導電体からなる被処理面のクリーニング又は水素終端化処理、水素負イオンによる溝内面のクリーニング又は水素終端化処理等に好適である。
【００３９】
図３は別の実施の形態によるプラズマ処理装置を示している。図３の処理装置は、負イオンをプラズマ発生室から引き出す為の手段として、溝を有する被処理体Ｗをバイアスする代わりに、グリッド電極８をプラズマ発生室と被処理体Ｗとの間に設け、電源１５によりグリッド電極８に正の直流バイアスを印加して、グリッド電極を正の電位に保持するように構成されている。グリッド電極に印加される電圧として、＋２０Ｖ〜＋２００Ｖ、より好ましくは＋８０Ｖ〜＋２００Ｖ程度を選ぶと、正イオンの１００倍以上の密度の負イオンが容易に得られる。本形態の装置は、負イオンの引き出し手段の構成以外は、図１に示したものと同じ構成になっている。
【００４０】
図４は、本発明の更に別の実施の形態によるプラズマ処理装置を示す。図４の処理装置は、負イオンをプラズマ発生室から引き出す為の手段として、被処理体Ｗをバイアスするとともに、第１の予備グリッド６、第２の予備グリッド７及びグリッド電極８をプラズマ発生室３と被処理体Ｗとの間に設け、電源１５により第１及び第２のグリッド６、７とグリッド電極８に正の直流バイアスを印加して、各グリッドを正の電位に保持するように構成されている。本形態の装置は、負イオンの引き出し手段の構成以外は、図１に示したものと同じ構成になっている。
【００４１】
以上のようにして生成された、負イオンを多量に含むプラズマより負イオンを取り出すために、更に、第一、第二のグリッド６、７にそれぞれにＶ１，Ｖ２の直流正電圧を印加し、その電圧はＶ２＞Ｖ１＞Ｖｐ＞０となるようにする。ここでＶｐはプラズマポテンシャルであり、通常は数Ｖの値を示す。このようなグリッド電極の配置により、負イオンはＶ２−Ｖｐ（ｅＶ）に加速され、２枚のグリッドに対して垂直方向に引き出される。Ｖ１，Ｖ２の値を調整することにより、負イオンのエネルギーを任意に調整することが可能である。中性粒子を利用するプラズマ処理装置で、例えば特開平９−８２６８９号公報にも同様にプラズマ下流に２枚のグリッドを有する構造が示されているが、中性粒子を取り出すためには２枚のグリッドのうち一方に正の電位を、他方に負の電位を与えるのに対し、負イオンを取り出すためには、複数のグリッドに全て正の電位を与えるという点で異なっている。また図４では負イオン引き出し用として予備グッドを２枚を設置する例を示したが、予備グリッドは１枚でもよい。
【００４２】
また、支持台の直前に配されたグリッド電極８は、ここでは二次電子捕獲用の電極としても働く。支持台１１とグリッド電極８にそれぞれ直流電圧Ｖｓ，Ｖ３を印加し、Ｖ３＞Ｖｓ＞０となるように電圧値を設定する。以上のようにして、プラズマ中より引き出された負イオンは、Ｖｓ−Ｖｐ（ｅＶ）のエネルギーを持って、被処理体Ｗに入射する。また、被処理体Ｗの表面より放出された二次電子は、Ｖ３−Ｖｓの電位に加速されて二次電子捕獲用のグリッド電極８に捕獲され、被処理体Ｗの表面に過剰の負の電荷がたまるのを防止する。Ｖ３，Ｖｓの電位を調整することにより、被処理体Ｗへの負イオンの入射エネルギーおよび被処理体表面からの二次電子放出量を任意に調整することが可能である。
【００４３】
よって、図４の装置から２つの予備グリッド６、７を取り除いた装置になるように、図４の装置を変更することもできる。
【００４４】
また、比較的耐圧の低いゲート絶縁膜をもつトランジスタが形成された被処理体を処理する場合、支持台１１上に直接被処理体９を設置すると、被処理体９の表面に蓄積した負電荷がゲート酸化膜を通して支持台１１に流れ込み、結果としてゲート酸化膜破壊をもたらすこともある。これを防止するため、支持台１１と被処理体Ｗの間に絶縁性の板１０を設置するとよい。板１０の材質としては、例えば酸化アルミニウム、窒化アルミニウムなどが考えられるが、絶縁性であり且つプラズマ耐性が高い性質を有している材料は全て適用することが可能である。
【００４５】
図５は本発明の別の実施の形態による処理装置を示す。この装置では水素ラジカルのような中性活性種を金属部材に接触させることにより水素負イオン大量に発生させるものである。この装置では、中性粒子が金属表面に接触した際に、金属中の自由電子を中性粒子が受け取るという、所謂電荷交換反応による負イオン生成の原理を採用している。図５において、２１はマイクロ波電源、３はプラズマ発生室、２４は輸送管、４はプロセスガス導入口、５は処理室、２５は金属板、６は第一の予備グリッド、７は第二の予備グリッド、８はグリッド電極、１０は絶縁板、１１は支持台を表わしている。
【００４６】
まず、ガス導入口４よりプラズマ発生室３中に水素又は水素原子を含むガスを導入し、マイクロ波電源２１によりマイクロ波を供給してプラズマを発生させる。ここで、プラズマの発生方法は、平行平板型、ＩＣＰ型、マグネトロン型、ＥＣＲ型、ヘリコン波型、表面波型、平板マルチスロットアンテナによる表面波干渉型、ＲＬＳＡ型の何れでも良いが、下流である処理室５に拡散させる際のプラズマ密度の減少を考えると、プラズマ密度は可能な限り高い方が良い。次に、プラズマ発生室３で発生した水素ラジカルを、輸送管２４を介して処理室５に輸送する。一方、マイクロ波放電により発生した水素正イオンも電子との再結合で輸送途中に消滅し、水素活性種の大半は中性活性種となる。次に、処理室５内に、金属部材２５を設置する。この金属部材２５の材質は、電荷交換反応確率が金属表面の仕事関数が低いほど高くなることを考慮すると、セシウム、ルビジウムといったアルカリ金属又はバリウム、カルシウム、ストロンチウムといったアルカリ土類金属のような仕事関数の小さい材料により、少なくとも表面が構成されるとよい。また、プラズマに晒され高温になることによる金属部材２５の腐食を防止するため、冷却水などの冷媒による冷却が必要である。
【００４７】
負イオンが発生する過程は次の通りである。輸送管２４を通って処理室５に到達した中性活性種が金属板２５表面に接触すると、金属中の自由電子を粒子が受け取る、所謂電荷交換反応が起こり、中性活性種は負イオンへと転換される。この時、金属部材２５に負の電位Ｖｐ（Ｖｐ＜０）を与えれば、電荷交換反応の効率を改善することもできる。
【００４８】
図６は、本実施の形態に好適に用いられる金属部材を示している。水素負イオンの生成は金属部材２５表面での電荷交換反応を利用することから、金属部材の構造は、可能な限り表面積が大きい方が望ましく、例えば、この図６に示すように微細な穴３１を多数、金属部材２５に空けた形状が好適な形状の一例として挙げられる。３２は水等の冷媒を流す為の冷媒入口、３３は冷媒出口である。
【００４９】
また、中性活性種を負イオンへ転換するだけでなく、正イオンと金属部材とを用いても電荷交換反応により負イオンを生成することができる。その場合は、発生したプラズマを長距離輸送する必要はなく、プラズマ発生領域の近傍に金属部材を設置すれば良い。また、金属部材２５に負の電位Ｖｐ（Ｖｐ＜０）を与え、正イオンを金属板に積極的に引き込むことで、電荷交換反応の効率をさらに改善することもできる。
【００５０】
（処理方法）
本発明の一実施の形態による導電体からなる被処理面の処理方法は、被処理面を水素の負イオン量が水素の正イオン量より多い状態の水素イオンに晒す工程を含むことを特徴とする。図７は、本実施の形態による処理方法を示している。被処理体５０は、図１、図３乃至図５に示した装置を用いて処理され、導電体からなる被処理面ＳＦを有する被処理体５０上の自然酸化膜等の異物は、水素負イオンにより還元され除去される。
【００５１】
上述した本発明の処理方法によれば、帯電による損傷を抑えながら、導電体表面に付着している自然酸化膜、ホトレジスト残さ等の有機物、等の異物を除去し表面を清浄化することができる。
【００５２】
本発明に用いられる導電体からなる被処理面を有する被処理体としては、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、銅（Ｃｕ）を主成分とする導電体（勿論、純Ｓｉ、純Ａｌ、純Ｃｕを含む）自体で構成された基体がある。又は、そうした導電体の膜が、絶縁性基材、導電性基材、半導体基材等の基材の表面全面或いは表面の一部に形成された基体であってもよい。導電体としては、上記Ｓｉ、Ａｌ、Ｃｕ以外にＴｉ，Ｖ，Ｃｒ，Ｃｏ，Ｎｉ，Ｙ，Ｚｒ，Ｎｂ，Ｍｏ，Ｒｕ，Ｐｄ，Ｈｆ，Ｔａ，Ｗ，Ｉｒ，Ｐｔのような遷移金属から選択される少なくともいずれか一種を含む導電体であってもよい。導電体の具体例は、Ｎ型或いはＰ型にドープされた多結晶シリコン（ドープされたシリコンは物性的には半導体であるが、機能上導電体とみなせるため）、ＡｌＣｕ、ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＧｅ、ＡｌＳｉＧｅ、ＡｌＣｕＧｅ、ＣｕＧｅ、ＡｌＴｉ、ＡｌＳｉＴｉ、ＴｉＮ、ＴｉＳｉ、ＴｉＳｉＮ、ＡｌＣｒ、ＣｏＳｉ、ＮｉＳｉ、ＭｏＳｉ、ＡｌＰｄ、ＴａＮ、ＴａＳｉ、ＴａＳｉＮ、ＴｉＷ、ＴａＷ、ＷＮ、ＰｔＳｉである。これらは化学量論比を満足するものでも、満足しない組成のものであってもよい。
【００５３】
より具体的には、トレンチが形成されたＳｉウエハ，ゲート電極パターンが形成されたＳｉウエハやガラス基板や石英基板，コンタクトホールやスルーホールが形成された絶縁膜を有するＳｉウエハやガラス基板や石英基板，金属配線やバリアメタルが形成されたＳｉウエハやガラス基板や石英基板，ダマシンプロセス用の溝が形成されたＳｉウエハやガラス基板や石英基板，等である。更には、光学薄膜が形成された石英や蛍石やガラス、表面に凹凸が形成された回折格子用の石英や蛍石やガラス，等の光学部品にも本発明は適用可能である。
【００５４】
更に、本発明の別の実施の形態による表面処理方法は、導電体からなる被処理面を表面処理する表面処理工程と、表面処理された該被処理面上に導電体を堆積する堆積工程を含む半導体装置の製造方法に適用することができる。この場合は、前述した実施の形態により処理された導電体からなる被処理面上に、更に導電体を堆積すればよい。この場合は、下地導電体と同じものを堆積してもよいし、異なるものであってもよい。
【００５５】
図８は、導電体の層５１の表面ＳＦを水素負イオンにより表面処理した後、被処理面ＳＦ上に導電体の層５２を形成した装置を示している。本実施の形態によれば、帯電による損傷なく電気的接触が良好な積層導電体が得られる。
【００５６】
また、本発明の一実施の形態による半導体装置の製造方法は、基板上の設けられた絶縁膜に形成された溝の内面をクリーニングするクリーニング工程と、該溝内に配線用導電体を堆積する工程を含み、クリーニング工程は、水素の負イオン量が水素の正イオン量より多い状態の水素イオンを前記溝内に供給して処理を行う工程を含むことを特徴とする。
【００５７】
図９は、溝としての開孔が形成された絶縁膜を有する基板を水素負イオンにて表面処理した後、別の導電体を形成する方法を示している。
【００５８】
先ず、シリコンウエハ等の基体６０の一部にバリアメタル６１を形成し、その上に酸化シリコン等の絶縁膜６２を形成する。反応性イオンエッチング等によりコンタクトホール、スルーホール、ビアホールと呼ばれる開孔６３を形成する。（工程Ｓ１）
【００５９】
次に、図１、図３〜５に示した装置を用いて、開孔６３から露出したバリアメタル６１の被処理面ＳＦを水素負イオンによりクリーニングする。この時開孔６３の側面や絶縁膜６２の上面もクリーニングされる。（工程Ｓ２）
【００６０】
そして、配線用の導電体６４をＣＶＤ法等により開孔６３内及び絶縁膜６２上面に堆積する。（工程Ｓ３）
【００６１】
本実施の形態によれば、帯電による損傷が抑制され、且つバリアメタル表面が清浄化されるので、導電体６４とバリアメタルとの電気的接触が良くなり、配線の高抵抗化を抑制できる。
【００６２】
本実施の形態においては、絶縁膜６２の形成及び開孔６３の形成後にバリアメタル６１を形成してもよい。この場合は、開孔形成後、露出した底面を窒化処理したり、シリサイド化すればよい。
【００６３】
また、配線用の導電体６４は、ＣＶＤ法等によりＷ、Ａｌ、Ｃｕ、Ａｕ等の導電体を開孔内に選択堆積した後、ＣＶＤ法やスパッタリング法により開孔内に堆積した導電体と絶縁膜６２の上に再び導電体を堆積するという、２工程で形成することもできる。或いは、少なくとも開孔６３内に導電体を堆積した後、化学機械研磨（ＣＭＰ）により絶縁膜６２の上面レベルまで不要な導電体の研磨除去を行い開孔内に導電体を形成した後、再びＣＶＤ法やスパッタリング法により導電体を形成してもよい。
【００６４】
図１０は、本発明の別の実施の形態による半導体装置の製造方法、即ち、溝としての開孔が形成された絶縁膜を有する基板を水素負イオンにて表面処理した後、別の導電体を形成する別の方法を示している。
【００６５】
先ず、シリコンウエハ等の基体６０に拡散層及び／又は第１のバリアメタルからなる層６５を形成し、その上に酸化シリコン等の絶縁膜６２を形成する。反応性イオンエッチング等によりコンタクトホール、スルーホール、ビアホールと呼ばれる開孔６３を形成する。そして、開孔内面及び絶縁膜６２上面に第２のバリアメタル６６をＣＶＤ法又はスパッタリング法等により形成する（工程Ｓ１１）
【００６６】
次に、図１、図３〜５に示した装置を用いて、開孔６３内及び絶縁膜６２上のバリアメタル６６の被処理面ＳＦを水素負イオンによりクリーニングする。（工程Ｓ１２）
【００６７】
そして、配線用の導電体６４をＣＶＤ法やスパッタリング等によりバリアメタル６６上に堆積する。（工程Ｓ１３）
【００６８】
本実施の形態によれば、バリアメタル表面が清浄化されるので、導電体６４とバリアメタル６６との電気的接触が良くなり、配線の高抵抗化を抑制できる。
【００６９】
本実施の形態においては、絶縁膜６２の形成及び開孔６３の形成後に層６５を形成してもよい。この場合は、開孔形成後、露出した底面にＰ型又はＮ型ドーパントを拡散させたり、底面を窒化処理したり、底面をシリサイド化すればよい。
【００７０】
また、配線用の導電体６４は、ＣＶＤ法によりＷ、Ａｌ、Ｃｕ、Ａｕ等の導電体（ＣＶＤ導電体）をバリアメタル６６上に薄く堆積した後、スパッタリング法によりＣＶＤ導電体上に再度導電体を堆積し、必要に応じてリフローすることにより、形成することもできる。或いは、少なくとも開孔６３内が埋まるようにバリアメタル６６上に導電体を堆積した後、化学機械研磨（ＣＭＰ）により絶縁膜６２の上の不要な導電体の研磨除去を行い、開孔内にのみ導電体を残した後、再びＣＶＤ法やスパッタリング法により導電体を形成してもよい。
【００７１】
図１１は、本発明の更に別の実施の形態による半導体装置の製造方法、即ち、溝として配線用の凹部及び開孔が形成された絶縁膜を有する基板を水素負イオンにて表面処理した後、別の導電体を形成する別の方法を示している。
【００７２】
先ず、シリコンウエハ等の基体６０の上に酸化シリコン等の絶縁膜６２を形成する。反応性イオンエッチング等によりコンタクトホール、スルーホール、ビアホールと呼ばれる開孔６３と配線用の凹部６７を形成する。そして、開孔内面、凹部内面及び絶縁膜６２上面にバリアメタル６６をＣＶＤ法又はスパッタリング法等により形成する（工程Ｓ２１）
【００７３】
次に、図１、図３〜５に示した装置を用いて、バリアメタル６６の被処理面ＳＦを水素負イオンによりクリーニングする。（工程Ｓ２２）
【００７４】
そして、配線用の導電体６４をＣＶＤ法やスパッタリング等によりバリアメタル６６上に堆積する。（工程Ｓ２３）
【００７５】
更に、ＣＭＰにより不要な導電体６４を研磨除去して、溝内に配線６８を形成する。このような研磨を用いた配線の形成法はデュアルダマシンプロセスとして知られている。（工程Ｓ２４）
【００７６】
本実施の形態によれば、帯電による損傷を抑えつつ、バリアメタル表面が清浄化されるので、導電体６４とバリアメタル６６との電気的接触が良くなり、配線の高抵抗化を抑制できる。
【００７７】
また、配線用の導電体６４は、ＣＶＤ法によりＷ、Ａｌ、Ｃｕ、Ａｕ等の導電体（ＣＶＤ導電体）をバリアメタル６６上に薄く堆積した後、スパッタリング法によりＣＶＤ導電体上に再度導電体を堆積し、必要に応じてリフローすることにより、形成することもできる。
【００７８】
次に、本発明の他の実施の形態による半導体装置の製造方法について説明する。
【００７９】
先ず、シリコンウエハ等の基体を用意し、シリコン層の表面にゲート絶縁膜を形成する。次に、多結晶シリコンを堆積し、必要に応じてＴｉ、Ｔａ、Ｐｔ、Ｃｏ、Ｗ、Ｍｏ等の高融点金属を堆積し、ゲート電極又は他の電極となる導電層を形成する。これを、ＲＩＥ等により所望の電極パターンにパターニングする。そして、図１、図２〜図５に示した装置を用いて水素負イオンによる処理を行う。この時の様子を図１２に示す。
【００８０】
図１２、図１３は、溝内のクリーニングについて説明する為の模式図である。図１２において、７０は基体、７１は絶縁膜、７２は導電体、７３は溝、７４は正イオン、７６は水素負イオン、７５は電子、７９は形状異常、７７は二次電子である。
【００８１】
図１３は、正イオンを用いた場合を示す。交流電場１周期の間で正イオン７４と電子７５が交互に基体７０に入射することにより、基体７０表面の帯電量を一定に保とうとしているが、前記正イオンの入射に伴う２次電子放出により、絶縁体表面はわずかに正電荷を帯びている。電子７５は正イオン７４に比べて質量が軽くその軌道を容易に曲げられるため、前記正電荷による電界で電子は曲げられ図１３に示すように、断面形状の縦横比（アスペクト比）の大きい、即ち深い穴の底には電子７５よりも正イオン７４の到達量が多くなり、正に帯電してしまう。その結果、コンタクトホール底に大きな正電荷が蓄積し、その電界でイオンが曲げられることにより、孔底に正イオンすら到達することが困難となり、クリーニング不良が発生する。
【００８２】
一方、図１２は負イオンを主として用いている為、水素負イオン７６は質量が大きいため、アスペクト比に依存せず均一に基体７０表面に入射し、基体７０表面は僅かに負に帯電する。負イオン入射により発生する二次電子７７は、半導体基板４２１表面に再付着することはなく、放出される。よって基体７０表面が大きく正または負に帯電することはない。このように、負イオンを用いた処理を行うことにより基体７０表面が均一に若干帯電している状況では、局所的な電界の発生によりイオンの軌道が曲げられることはなく、形状異常が発生しないものと考えられる。
【００８３】
以上説明した実施の形態では、溝として、コンタクトホール、スルーホール等の開孔、及びダマシンプロセス用の凹部を例に挙げたが、ＤＲＡＭのキャパシタ形成用のトレンチ、素子分離用のトレンチ内のクリーニングにも本発明は適用できる。但し、この場合は、クリーニングされる面は半導体であったり絶縁体であったりする。
【００８４】
また、図１２に示したようにゲート電極パターンや配線パターンが形成された状態の基体にも本発明は適用できる。この場合、複数のゲート電極パターンや配線パターンの間隙が溝になる。そして、水素負イオンによるゲート電極パターンのクリーニングやゲート電極パターンを構成する多結晶シリコンの水素終端化等が行える。
【００８５】
本発明に用いられるバリアメタルとしては、高融点金属又は耐火性金属とよばれる導電体が好ましく用いられる。このような導電体の多くは、前述した遷移金属、遷移金属のけい化物（シリサイド）、遷移金属の窒化物等である。具体的には、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｍｏ、Ｗ、Ｔａ、Ｐｔ、ＴｉＳｉ、ＣｏＳｉ、ＮｉＳｉ、ＭｏＳｉ、ＷＳｉ、ＴａＳｉ、ＰｔＳｉ、ＴｉＮ、ＴｉＳｉＮ、ＴａＮ、ＴａＳｉＮ、ＴｉＷ、ＴａＷ、ＷＮ、である。これらは化学量論比を満足するものでも、満足しない組成のものであってもよい。
【００８６】
また、本発明に用いられる配線用の導電体としては、例えばＡｌ、Ｃｕ、ＡｌＣｕ、ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＧｅ、ＡｌＳｉＧｅ、ＡｌＣｕＧｅ、ＣｕＧｅ、ＡｌＴｉ、ＡｌＳｉＴｉ、ＡｌＰｄ等のＡｌ、Ｃｕ、Ａｕ等を主成分とする金属が好ましく用いられる。
【００８７】
そして、本発明においては、水素負イオンによるクリーニング工程の後、大気に晒すことなく前記配線用導電体を堆積することが好ましく、これは、インライン式又は枚葉式のマルチチャンバ装置により実施できる。
【００８８】
図１４は本発明に用いられるプラズマ処理装置と導電体のＣＶＤ装置とを有する枚葉式マルチチャンバ装置を示す模式的斜視図である。この装置を用いて図９〜図１１に示した構造体の一部を作製することもできる。
【００８９】
図１４に置いて、１０１および１０２は処理すべき基体を収容するためのロードロック室、１０３、１０４、１０６および１０７は反応室、１０５は加熱室、１０８は内部に図示を省略した基体搬送手段を有する搬送室である。各室は支持台１１１上に載置されている。
【００９０】
上述した各室は、それぞれ排気管１１０を介して排気ポンプ１０９に連通しており、室内を適切な圧力に維持できるようになっている。この装置はクラスタ式といって、反応室１０３、１０４、１０６および１０７を有しているが、製造プロセスに応じて、このうちの少なくとも一つを使用しないこともでき、また、その時には不使用の反応室を切り放すこともできる。
【００９１】
以下に述べる本発明の半導体装置の製造法においては、反応室１０７は不使用状態とする。
【００９２】
此の装置によれば、各処理が、基体を大気にさらすことなく、連続して行えるので、構造体の製造再現性に優れている。
【００９３】
操作方法は以下の通りである。
【００９４】
まず、ロードロック室１０１を基体搬入室とする。開閉手段１１２を開けて、表面にバリアメタルが形成された基体を搬入室１０１内に収容する。内部を排気した後、搬入室１０１と搬送室１０８との間にあるゲートバルブを開けて、基体を搬送室１０８内に移送する。
【００９５】
必要に応じて、加熱室１０５に基体を収容して基板を加熱する。
【００９６】
予備加熱された基体を反応室１０３に移送し、反応室１０３を密閉する。この反応室は図１、図２〜図５のように構成されている。反応室内の圧力を１３．３Ｐａ〜１３３Ｐａに保持し、基体温度を１００℃〜２００℃として基体の表面、すなわちバリアメタルの表面をクリーニングする。用いるガスはＨ_２を希釈したガスであり、バリアメタルの表面を水素負イオンを用いて５ｎｍ〜１０ｎｍ程度エッチングすることでクリーニングを行う。
【００９７】
反応室１０３のゲートバルブを開け、搬送室１０８を介してクリーニングされた基体を反応室１０３から反応室１０４内に移送し、反応室１０４のゲートバルブを閉じる。反応室１０４内では窒素プラズマ処理を行う。反応室１０４内を１３．３Ｐａ〜１３３Ｐａ程度に減圧保持し、基体を２００℃〜４５０℃に加熱保持する。この反応室では平行平板型の電極を用いて窒素ガスのグロー放電プラズマを生成する。こうして基体表面のバリアメタルは窒化処理されて窒化物となりバリア特性が向上する。
【００９８】
反応室１０４のゲートバルブを開けて、基体を反応室１０４から搬送室１０８を介して反応室１０６に移送する反応室１０６内では基板を１６０℃〜４５０℃に保持し、ＤＭＡＨガスと水素ガスとを導入して、ＣＶＤ法によりアルミニウムを窒化物バリアメタル上に堆積させる。
【００９９】
アルミニウムの堆積後は、反応室１０６のゲートバルブを開けて、搬送室１０８に基体を移送し、搬出室となるロードロック室１０２のゲートバルブを開けて、ロードロック室１０２内に基体を回収する。
【０１００】
各反応室における処理条件を調整し、各反応室０３、１０４、１０６内で同時に処理がなされるようにすれば、所定時間当たりの基板の処理枚数が増える。
【０１０１】
図１５および図１６を参照して、図９の構造体をＭＯＳトランジスタのソースまたはドレインに採用した例の製造工程を説明する。
【０１０２】
ＳｉウエハＷの表面側に選択酸化法によりフィールド絶縁膜１５１を形成し、ゲート絶縁膜５２を形成した後、ポリシリコンからなるゲート電極１５３を形成する。次いで、Ａｓイオンをイオン注入する（工程Ｓ３１）。
【０１０３】
次に、熱処理してソース・ドレインとなるｎ⁻ 型の半導体層１５５を形成するとともに、表面を熱酸化する。基板全面を異方性エッチングして、ゲート電極１５３の側面に酸化シリコンからなるサイドウォール１５４を残す。そして、Ａｓイオンをイオン注入する（工程Ｓ３２）。
【０１０４】
熱処理してソース・ドレインとなるｎ^＋型の半導体層１５８を形成した後、ソース・ドレイン上およびゲート電極上の酸化膜をエッチング除去し、スパッタリング法またはＣＶＤ法によりＴｉ膜を全面に堆積する。その後、熱処理して、ソース・ドレイン上およびゲート電極上のＴｉとその下部のＳｉとを反応結合させてシリサイド化し、その後エッチングしてＴｉ膜を除去する。こうして、ゲート電極上およびソース・ドレイン上のみにチタンシリサイド１５６および１５７が残る（工程Ｓ３３）。
【０１０５】
ＣＶＤ法により絶縁膜１５９を成膜し、リアクティブイオンエッチングによりコンタクトホール１６０を形成する。望ましくは、エッチング前に絶縁膜１５９の表面をＣＭＰにより研磨し平滑化するとよい。
【０１０６】
次に図１４に示した枚葉式マルチチャンバ装置を用いて工程Ｓ３５、Ｓ３６を行う。
【０１０７】
チタンシリサイド１５７の表面を水素負イオンによりクリーニングする（工程Ｓ３４）。
【０１０８】
次にウエハＷを４００℃に保持し、圧力を２７ＰａとしてＮ_２プラズマに基板の表面をさらす。こうして、コンタクトホールから露出したチタンシリサイド層が窒化され、厚さ９ｎｍのα−ＴｉＳｉＮ膜１６１が生成される（工程Ｓ３５）。
【０１０９】
この時、酸化シリコンのような絶縁膜１５９の表面やコンタクトホールの側面は窒素原子がドーピングされている。窒化処理はプラズマレスで行ってもよい。
【０１１０】
次に、ＤＭＨＡとＨ_２とを用いた選択ＣＶＤ法によりコンタクトホール内にＡｌプラグ１６２を形成する（工程Ｓ３６）。
【０１１１】
そして、図１４の装置から基板を取り出す。次に、必要に応じて不要なＡｌ堆積物をエッチングやＣＭＰにより除去し、更に別の装置を用いてスパッタリング法またはＣＶＤ法によりＡｌＣｕ等の導電膜１６３を成膜する（工程Ｓ３７）。
【０１１２】
最後にエッチングして導電膜６３をソース・ドレイン配線形状にパターニングする（工程Ｓ３８）。
【０１１３】
以上説明したように、本実施の態様によれば、非晶質窒化硅素チタン（α−ＴｉＳｉＮ）層をバリア層とするので、バリア層の上に良質の導電体の膜が形成できる。特に本発明のバリア層は１０ｎｍ未満に厚さを薄くしても良質な連続薄膜となり、しかもその厚さ方向の抵抗値も充分低くなる。また、コンタクトホールの側壁にはバリア層は存在せず、バリア層上に成長した低抵抗のプラグが側壁に接して設けられるので、コンタクト抵抗が低くなる。こうして、微細でも低抵抗のコンタクトホール部分の構造体を得ることができる。
【０１１４】
【実施例】
（実施例１）
本実施例において処理された半導体基板の断面構造を図１７を用いて説明する。図１７において、Ｗはシリコン基板、４３２は素子分離絶縁膜、４３３はゲート酸化膜、４３４はゲート電極、４３５は第一層間酸化膜、４３６は第一層金属配線、４３７は第一層金属配線のバリアメタル、４３８は第一層金属配線の反射防止膜、４３９は第二層間酸化膜、４４０はドライエッチングにより形成したビアホール（スルーホール）、４４１は反射防止膜表面の薄い酸化層である。
【０１１５】
シリコン基板表面のビアホール底には、自然酸化膜またはエッチングの際のイオン衝撃により導入される結晶欠陥４４１が残留しているため、このまま第二層金属配線を形成すると、自然酸化膜や結晶欠陥によりビアホールの抵抗値が上昇し、回路遅延や配線の導通不良をもたらす。そこで、これらの残留物はクリーニングにより除去する必要がある。但し、クリーニング処理後に大気中に取り出すと、清浄となった表面に再び自然酸化膜が成長するため、クリーニングから第二層金属配線形成の間は真空中に維持したままにするのが望ましい。この要求を満たすクリーニング方法として、プラズマを用いる方法が広く一般的に使われている。ここで問題となるのがプラズマによるチャージアップ現象である。このクリーニングを従来の正イオン処理で行った場合、プラズマより導入された正電荷は第一層金属配線４３６を通ってゲート電極４３４に流れ、最終的には、シリコン基板Ｗとゲート電極４３４の間に存在するゲート酸化膜４３３に電圧がかかる。この電圧が破壊電圧に達するとゲート酸化膜４３３は静電破壊に至り、また破壊電圧以下でもゲート酸化膜４３３に微少なトンネル電流が流れることにより、その寿命を著しく劣化させる。
【０１１６】
そこで図１７の基体を、図４に示した装置の基体支持台１１上に設置した。その後、排気系を介してプラズマ発生室３及び処理室５を排気し、その真空度が６．７×１０^−４Ｐａとなるまで減圧した。その後、プラズマ発生室３内に水素ガス１５０ｓｃｃｍを供給し、排気系に設置されたスロットルバルブを調整して圧力を１．３Ｐａに設定した。ここで、直流電源１より、フィラメント２に１００Ａの電流を流し、プラズマ発生室３内にアーク放電プラズマを発生させた。アーク放電により生成した負イオンを取り出すため、第１の予備グリッド６に＋５０Ｖ、第２の予備グリッド７に＋７５Ｖの直流電圧を印加した。更に、支持台１１には＋１００Ｖ、グリッド電極８には＋１０５Ｖの直流電圧を印加した。アーク放電プラズマ中での電位は数Ｖ程度になっていると考えられるため、上記電圧を各グリッドに印加した場合、半導体基板Ｗには約１００ｅＶのエネルギーで負イオンを入射させていることになる。以上に示した水素負イオンによる処理を３０秒間実施した後、基板を真空に保持したまま金属配線成膜室へと移動し、第２層金属配線の堆積を行った。堆積された膜の表面モフォロジーは良好であり、その反射率は、シリコン基板に対して２００％という値を示した。引き続き、フォトレジストによるパターニング及びドライエッチング等の工程を経て、第２層金属配線を形成し、半導体素子の特性を評価した。
【０１１７】
本実施例を用いた場合は、ゲート酸化膜の性能劣化を起こした素子は全くなかった。
【０１１８】
このように、負イオンによる処理を行った場合、第一層金属配線の電位は半導体素子の動作電圧である数Ｖ以下に抑えられるため、静電破壊はもちろん起こらず、またその寿命もほとんど劣化することはない。
【０１１９】
（実施例２）
図１７に示した構造を持った基体を、図５に示した装置の支持台１１上に設置した。その後、排気系を介してプラズマ発生室３及び処理室５を排気し、その真空度が６．７×１０^−４Ｐａとなるまで減圧した。その後、プラズマ発生室３内に水素ガス１５０ｓｃｃｍを供給し、排気系に設置されたスロットルバルブを調整して圧力を１０ｍＴｏｒｒに設定した。次に、マイクロ波電源２１により２．４５ＧＨｚのマイクロ波を５００Ｗの電力で供給することにより、プラズマ発生室３内にプラズマを発生させた。このようにして生成したプラズマは、輸送管２４を通って、プラズマ発生室３に連結されている処理室５側へと輸送された。輸送管２４内では、プラズマ中の正イオンが再結合し、多量の中性活性種を生成した。前記中性活性種を、処理室５内に設置されている、−１０Ｖの電圧を印加した金属部材２５に接触させ、電荷交換することで負イオンを生成した。生成した負イオンを取り出すため、第１の予備グリッド６に＋５０Ｖ、第２の予備グリッド７に＋７５Ｖの直流電圧を印加した。更に、支持台１１には＋１００Ｖ、グリッド８には＋１０５Ｖの直流電圧を印加した。上記電圧を各グリッドに印加した場合、基板Ｗには１１０ｅＶのエネルギーで負イオンを入射させていることになる。以上に示した水素負イオンによる処理を３０秒間実施した後、基板を真空に保持したまま金属配線成膜室へと移動し、第２層金属配線の堆積を行った。堆積された膜の表面モフォロジーは良好であり、その反射率は、シリコンウエハに対して２１０％という値を示した。引き続き、フォトレジストによるパターニング及びドライエッチング等の工程を経て、第２層金属配線を形成し、半導体素子の特性を評価した。本実施例の場合は、ゲート酸化膜の性能劣化を起こした素子は全くなかった。
【０１２０】
【発明の効果】
本発明によれば、水素負イオンがドミナントな水素イオン群により処理するので被処理体の帯電による損傷が防止出来き、クリーニング、水素終端化等の表面処理が良好に行える。
【０１２１】
また、溝を有する被処理体の場合、面内において不均一な帯電が生じない為に、形状を良好に保ち、溝内を良好に処理できる。
【０１２２】
このように、本発明によれば帯電による損傷が抑止される。
【図面の簡単な説明】
【図１】本発明の一実施の形態によるプラズマ処理装置を示す図である。
【図２】付着解離反応の断面積と電子エネルギーの関係を示す図である。
【図３】本発明の別の実施の形態によるプラズマ処理装置を示す図である。
【図４】本発明の更に別の実施の形態によるプラズマ処理装置を示す図である。
【図５】本発明の別の実施の形態による処理装置を示す図である。
【図６】本発明の実施の形態に好適に用いられる金属部材を示す図である。
【図７】本発明の一実施の形態による処理方法を説明するための図である。
【図８】表面処理した面上に導電体の層が形成された物品を示す図である。
【図９】本発明の一実施の形態による半導体装置の製造工程を示す図である。
【図１０】本発明の別の実施の形態による半導体装置の製造工程を示す図である。
【図１１】本発明の更に別の実施の形態による半導体装置の製造工程を示す図である。
【図１２】本発明の更に別の実施の形態による半導体装置の製造方法を説明するための図である。
【図１３】正イオンを用いた処理を説明するための図である。
【図１４】本発明の半導体装置の製造方法に用いられる枚葉式マルチチャンバ装置の斜視図である。
【図１５】本発明の更に別の実施の形態による半導体装置の製造方法のうち前半の工程を示す図である。
【図１６】本発明の更に別の実施の形態による半導体装置の製造方法のうち前半の工程を示す図である。
【図１７】本発明の一実施例による半導体装置の模式的断面図である。
【図１８】従来の平行平板型プラズマ処理装置を示す図である。
【符号の説明】
１直流電源
２フィラメント
３プラズマ発生室
４プロセスガス導入口
５処理室
８グリッド
１１支持台
１２マルチポール型永久磁石
１３磁気フィルタ

Claims

真空容器と、該真空容器内に被処理体を支持する為の支持手段と、該真空容器内にガスを導入する為のガス導入手段と、該ガスのプラズマを発生させる為のプラズマ発生手段とを有する処理装置において、水素負イオンを生成すべく、該プラズマ発生手段により生成された水素ラジカル及び／又は水素正イオンに接触するように設けられた金属部材を有し、該金属部材の少なくとも表面がアルカリ金属又はアルカリ土類金属から選択される少なくとも一種の原子で構成され、水素の負イオン量が水素の正イオン量より多い状態の水素イオン群を該被処理体に供給して該被処理基体の溝の内面を処理することを特徴とする処理装置。
前記金属部材の少なくとも表面が、セシウム、ルビジウム、バリウム、ストロンチウム、カルシウムから選択される少なくとも一種の原子で構成されている請求項１に記載のプラズマ処理装置。
更に、該被処理体を正の電位に保持するバイアス手段と、該被処理体から発生した２次電子を捕獲する為のグリッド電極を有する請求項１記載の処理装置。