JPH1167766A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH1167766A JPH1167766A JP22261097A JP22261097A JPH1167766A JP H1167766 A JPH1167766 A JP H1167766A JP 22261097 A JP22261097 A JP 22261097A JP 22261097 A JP22261097 A JP 22261097A JP H1167766 A JPH1167766 A JP H1167766A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- reflow
- substrate
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】 リフロー法により溝または孔にＣｕまたはＣ
ｕ合金を埋め込む際に、Ｃｕ膜またはＣｕ合金膜の表面
に形成された自然酸化膜を効果的に除去しつつ、リフロ
ーを効率よく行うことにより、それらの膜の埋め込み特
性を向上させ、配線の抵抗上昇や信頼性低下を防止する
ことができる半導体装置の製造方法を提供する。 【解決手段】 Ｓｉ基板１上に形成された層間絶縁膜２
に配線溝３を形成した後、スパッタリング法により全面
にＴｉＮ／Ｔｉ膜４とＣｕ膜５とを順次形成する。次
に、Ｃｕ膜５の表面に電子サイクロトロン共鳴により生
成された還元作用を有する水素プラズマを照射してＣｕ
膜５の表面に形成された自然酸化膜を還元除去しつつ、
Ｓｉ基板１を４００℃程度の温度で加熱することにより
リフローさせる。次に、ＣＭＰ法により配線溝３の内部
以外の部分のＣｕ膜５およびＴｉＮ／Ｔｉ膜４を順次除
去し、溝配線を形成する。
ｕ合金を埋め込む際に、Ｃｕ膜またはＣｕ合金膜の表面
に形成された自然酸化膜を効果的に除去しつつ、リフロ
ーを効率よく行うことにより、それらの膜の埋め込み特
性を向上させ、配線の抵抗上昇や信頼性低下を防止する
ことができる半導体装置の製造方法を提供する。 【解決手段】 Ｓｉ基板１上に形成された層間絶縁膜２
に配線溝３を形成した後、スパッタリング法により全面
にＴｉＮ／Ｔｉ膜４とＣｕ膜５とを順次形成する。次
に、Ｃｕ膜５の表面に電子サイクロトロン共鳴により生
成された還元作用を有する水素プラズマを照射してＣｕ
膜５の表面に形成された自然酸化膜を還元除去しつつ、
Ｓｉ基板１を４００℃程度の温度で加熱することにより
リフローさせる。次に、ＣＭＰ法により配線溝３の内部
以外の部分のＣｕ膜５およびＴｉＮ／Ｔｉ膜４を順次除
去し、溝配線を形成する。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置の製
造方法に関し、特に、リフロー法による溝への銅または
銅合金の埋め込みに適用して好適なものである。
造方法に関し、特に、リフロー法による溝への銅または
銅合金の埋め込みに適用して好適なものである。
【０００２】
【従来の技術】ＬＳＩの高集積化や高速化により、その
内部配線の微細化、多層化が進んでおり、これに伴って
配線形成時の平坦化技術や微細配線の加工、および配線
の信頼性確保が重要な課題となっている。これらの問題
点の解決手段のひとつとして、銅（Ｃｕ）を用いた埋め
込み配線技術が検討されている。
内部配線の微細化、多層化が進んでおり、これに伴って
配線形成時の平坦化技術や微細配線の加工、および配線
の信頼性確保が重要な課題となっている。これらの問題
点の解決手段のひとつとして、銅（Ｃｕ）を用いた埋め
込み配線技術が検討されている。
【０００３】ここで、このＣｕを用いた埋め込み配線技
術の一例を図６〜図９に示す。すなわち、まず、図６に
示すように、あらかじめトランジスタなどの素子や素子
分離領域（図示せず）が形成された半導体基板１０１上
にＳｉＯ2 膜などの層間絶縁膜１０２を形成し、この層
間絶縁膜１０２に配線パターンの配線溝１０３を形成す
る。ここで、接続孔も形成されるが、図示は省略する。
次に、図７に示すように、高真空中においてスパッタリ
ング法により全面にＴｉ膜とＴｉＮ膜とを順次形成する
ことにより、下地バリアメタルとしてのＴｉＮ／Ｔｉ膜
１０４を形成し、引き続いて、高真空中においてスパッ
タリング法により、全面にＣｕ膜１０５を形成する。次
に、図８に示すように、半導体基板１０１を加熱するこ
とによって、Ｃｕ膜１０５をリフローさせ、配線溝１０
３の内部にＣｕを埋め込んだ後、図９に示すように、配
線溝１０３の内部以外の部分のＣｕ膜１０５およびＴｉ
Ｎ／Ｔｉ膜１０４をエッチバック法または化学的機械研
磨（ＣＭＰ）法によって除去することにより、配線溝１
０３の部分にＴｉＮ／Ｔｉ膜１０４を下地バリアメタル
とした溝配線１０７を形成する。
術の一例を図６〜図９に示す。すなわち、まず、図６に
示すように、あらかじめトランジスタなどの素子や素子
分離領域（図示せず）が形成された半導体基板１０１上
にＳｉＯ2 膜などの層間絶縁膜１０２を形成し、この層
間絶縁膜１０２に配線パターンの配線溝１０３を形成す
る。ここで、接続孔も形成されるが、図示は省略する。
次に、図７に示すように、高真空中においてスパッタリ
ング法により全面にＴｉ膜とＴｉＮ膜とを順次形成する
ことにより、下地バリアメタルとしてのＴｉＮ／Ｔｉ膜
１０４を形成し、引き続いて、高真空中においてスパッ
タリング法により、全面にＣｕ膜１０５を形成する。次
に、図８に示すように、半導体基板１０１を加熱するこ
とによって、Ｃｕ膜１０５をリフローさせ、配線溝１０
３の内部にＣｕを埋め込んだ後、図９に示すように、配
線溝１０３の内部以外の部分のＣｕ膜１０５およびＴｉ
Ｎ／Ｔｉ膜１０４をエッチバック法または化学的機械研
磨（ＣＭＰ）法によって除去することにより、配線溝１
０３の部分にＴｉＮ／Ｔｉ膜１０４を下地バリアメタル
とした溝配線１０７を形成する。
【０００４】以上のような埋め込み配線技術において
は、配線の部分が層間絶縁膜に埋め込まれた形状になる
ため、その後の工程における層間絶縁膜の平坦化が容易
になるという利点がある。
は、配線の部分が層間絶縁膜に埋め込まれた形状になる
ため、その後の工程における層間絶縁膜の平坦化が容易
になるという利点がある。
【０００５】さて、層間絶縁膜に形成された配線溝や接
続孔の内部にＣｕを埋め込む方法としては、化学気相成
長（ＣＶＤ）法によりＣｕ膜を形成する方法と、上述し
たようにスパッタリング法によりＣｕ膜を形成した後に
基板を加熱してＣｕ膜をリフローさせる方法との２通り
の方法がある。埋め込み特性はＣＶＤ法によるＣｕ膜の
形成の方が優れているが、反面、配線の信頼性にかかわ
る膜質に問題があり、現在も実用化のための検討が進め
られている。一方、スパッタリング法によりＣｕ膜を形
成した後に基板を加熱してＣｕ膜をリフローさせる方法
では、Ｃｕ膜の膜質自体に問題はなく、低抵抗で信頼性
の高い配線を得ることができる。
続孔の内部にＣｕを埋め込む方法としては、化学気相成
長（ＣＶＤ）法によりＣｕ膜を形成する方法と、上述し
たようにスパッタリング法によりＣｕ膜を形成した後に
基板を加熱してＣｕ膜をリフローさせる方法との２通り
の方法がある。埋め込み特性はＣＶＤ法によるＣｕ膜の
形成の方が優れているが、反面、配線の信頼性にかかわ
る膜質に問題があり、現在も実用化のための検討が進め
られている。一方、スパッタリング法によりＣｕ膜を形
成した後に基板を加熱してＣｕ膜をリフローさせる方法
では、Ｃｕ膜の膜質自体に問題はなく、低抵抗で信頼性
の高い配線を得ることができる。
【０００６】また、配線材料としてＣｕを用いる場合に
は、アルミニウム（Ａｌ）合金系の配線を形成する場合
と比べて、低温でリフローできること、Ｃｕの成膜後、
一度大気中に取り出した場合でもリフローできることな
ど、配線形成のプロセスにおいても利点が多い。そのた
め、Ｃｕを用いた溝配線は、最近特に注目されている。
は、アルミニウム（Ａｌ）合金系の配線を形成する場合
と比べて、低温でリフローできること、Ｃｕの成膜後、
一度大気中に取り出した場合でもリフローできることな
ど、配線形成のプロセスにおいても利点が多い。そのた
め、Ｃｕを用いた溝配線は、最近特に注目されている。
【０００７】
【発明が解決しようとする課題】しかしながら、スパッ
タリング法により形成されたＣｕ膜の埋め込み特性は、
ＣＶＤ法により形成されたＣｕ膜の埋め込み特性に比べ
て劣ってしまう。そのため、リフロー法におけるＣｕの
埋め込み特性を改善する方法が各種検討されている。
タリング法により形成されたＣｕ膜の埋め込み特性は、
ＣＶＤ法により形成されたＣｕ膜の埋め込み特性に比べ
て劣ってしまう。そのため、リフロー法におけるＣｕの
埋め込み特性を改善する方法が各種検討されている。
【０００８】リフロー法におけるＣｕ膜の埋め込み特性
の改善には、Ｃｕ膜をリフローさせる前のＣｕ膜のステ
ップカバレッジが重要となってくる。そして、図７に示
すように、配線溝１０３または接続孔（図示せず）の開
口部においてＣｕが接触しないこと、および配線溝１０
３や接続孔（図示せず）の側壁にＣｕをカバレッジよく
成膜することが必要である。すなわち、例えば、図１０
に示すように、Ｃｕ膜１０５が配線溝１０３の開口部で
つながり、内部にボイド１０７が残された状態（以下、
この状態をブリッジ形状と呼ぶ）では、半導体基板１０
１を加熱してＣｕ膜１０５をリフローさせようとして
も、配線溝１０３や接続孔（図示せず）の内部にＣｕを
埋め込むことはできない。
の改善には、Ｃｕ膜をリフローさせる前のＣｕ膜のステ
ップカバレッジが重要となってくる。そして、図７に示
すように、配線溝１０３または接続孔（図示せず）の開
口部においてＣｕが接触しないこと、および配線溝１０
３や接続孔（図示せず）の側壁にＣｕをカバレッジよく
成膜することが必要である。すなわち、例えば、図１０
に示すように、Ｃｕ膜１０５が配線溝１０３の開口部で
つながり、内部にボイド１０７が残された状態（以下、
この状態をブリッジ形状と呼ぶ）では、半導体基板１０
１を加熱してＣｕ膜１０５をリフローさせようとして
も、配線溝１０３や接続孔（図示せず）の内部にＣｕを
埋め込むことはできない。
【０００９】また、Ｃｕは酸化されやすいため、図１１
に示すように、半導体基板１０１上の層間絶縁膜１０２
上にＣｕを成膜した後に、一度、半導体基板１０１を大
気中に取り出した場合、Ｃｕ膜１０５の表面は酸化され
て自然酸化膜１０６が形成され、Ｃｕの表面拡散が抑制
されるので、リフロー特性が大幅に劣化してしまう。こ
のようなＣｕ膜１０５をリフローさせるためには、その
Ｃｕ膜１０５の表面に形成された自然酸化膜１０６を除
去することが重要となる。
に示すように、半導体基板１０１上の層間絶縁膜１０２
上にＣｕを成膜した後に、一度、半導体基板１０１を大
気中に取り出した場合、Ｃｕ膜１０５の表面は酸化され
て自然酸化膜１０６が形成され、Ｃｕの表面拡散が抑制
されるので、リフロー特性が大幅に劣化してしまう。こ
のようなＣｕ膜１０５をリフローさせるためには、その
Ｃｕ膜１０５の表面に形成された自然酸化膜１０６を除
去することが重要となる。
【００１０】したがって、この発明の目的は、Ｃｕ膜ま
たはＣｕ合金膜の表面に形成された自然酸化膜を効果的
に除去しつつ、Ｃｕ膜またはＣｕ合金膜のリフローを効
率よく行うことにより、それらの膜の埋め込み特性を向
上させることができ、ＣｕまたＣｕ合金からなる配線の
抵抗上昇や信頼性低下を効果的に防止することができる
半導体装置の製造方法を提供することにある。
たはＣｕ合金膜の表面に形成された自然酸化膜を効果的
に除去しつつ、Ｃｕ膜またはＣｕ合金膜のリフローを効
率よく行うことにより、それらの膜の埋め込み特性を向
上させることができ、ＣｕまたＣｕ合金からなる配線の
抵抗上昇や信頼性低下を効果的に防止することができる
半導体装置の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、この発明は、リフロー法により銅または銅合金を溝
または孔に埋め込むようにした半導体装置の製造方法に
おいて、銅または銅合金を成膜した後、成膜された銅ま
たは銅合金を、その表面に還元作用を有するプラズマを
照射しつつ、リフローさせるようにしたことを特徴とす
るものである。
に、この発明は、リフロー法により銅または銅合金を溝
または孔に埋め込むようにした半導体装置の製造方法に
おいて、銅または銅合金を成膜した後、成膜された銅ま
たは銅合金を、その表面に還元作用を有するプラズマを
照射しつつ、リフローさせるようにしたことを特徴とす
るものである。
【００１２】この発明において、還元作用を有するプラ
ズマは、典型的には、水素プラズマであり、好適には、
電子サイクロトロン共鳴により生成されるが、誘導結合
プラズマにより生成することも可能である。
ズマは、典型的には、水素プラズマであり、好適には、
電子サイクロトロン共鳴により生成されるが、誘導結合
プラズマにより生成することも可能である。
【００１３】上述のように構成されたこの発明において
は、ＣｕまたはＣｕ合金を成膜した後、成膜されたＣｕ
またはＣｕ合金を、その表面に還元作用を有するプラズ
マを照射しつつ、リフローさせるようにしていることに
より、Ｃｕ膜またはＣｕ合金膜の表面に形成される自然
酸化膜を還元することができ、Ｃｕ膜またはＣｕ合金膜
の表面拡散を促進させることができる。
は、ＣｕまたはＣｕ合金を成膜した後、成膜されたＣｕ
またはＣｕ合金を、その表面に還元作用を有するプラズ
マを照射しつつ、リフローさせるようにしていることに
より、Ｃｕ膜またはＣｕ合金膜の表面に形成される自然
酸化膜を還元することができ、Ｃｕ膜またはＣｕ合金膜
の表面拡散を促進させることができる。
【００１４】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。なお、以下の実施形態
の全図においては、同一または対応する部分には同一の
符号を付す。
て図面を参照しながら説明する。なお、以下の実施形態
の全図においては、同一または対応する部分には同一の
符号を付す。
【００１５】まず、この発明の第１の実施形態によるＣ
ｕの溝配線の形成方法について説明する。図１から図４
は、この第１の実施形態によるＣｕの溝配線の形成方法
を示す。
ｕの溝配線の形成方法について説明する。図１から図４
は、この第１の実施形態によるＣｕの溝配線の形成方法
を示す。
【００１６】まず、図１に示すように、通常のＬＳＩプ
ロセスにより例えばトランジスタなどの素子や素子分離
領域（図示せず）などを形成したＳｉ基板１上に、例え
ばＳｉＯ2 膜からなる層間絶縁膜２を形成する。次に、
層間絶縁膜２上にリソグラフィ工程により所定形状のレ
ジストパターン（図示せず）を形成した後、このレジス
トパターンをマスクとして例えば反応性イオンエッチン
グ（ＲＩＥ）法により配線溝３を形成する。ここで、こ
の配線溝３の幅は例えば０．４μｍであり、深さは例え
ば０．５μｍである。
ロセスにより例えばトランジスタなどの素子や素子分離
領域（図示せず）などを形成したＳｉ基板１上に、例え
ばＳｉＯ2 膜からなる層間絶縁膜２を形成する。次に、
層間絶縁膜２上にリソグラフィ工程により所定形状のレ
ジストパターン（図示せず）を形成した後、このレジス
トパターンをマスクとして例えば反応性イオンエッチン
グ（ＲＩＥ）法により配線溝３を形成する。ここで、こ
の配線溝３の幅は例えば０．４μｍであり、深さは例え
ば０．５μｍである。
【００１７】次に、図２に示すように、高真空中におい
て、例えばマグネトロンスパッタリング法により全面に
例えばＴｉ膜とＴｉＮ膜とを順次形成することにより、
下地バリアメタルとしてのＴｉＮ／Ｔｉ膜４を形成す
る。これらのＴｉ膜およびＴｉＮ膜の膜厚は、それぞれ
例えば２０ｎｍおよび５０ｎｍである。ここで、ＴｉＮ
／Ｔｉ膜４の形成におけるスパッタ条件の一例を挙げる
と、Ｔｉ膜の形成においては、プロセスガスとしてＡｒ
ガスを用い、その流量を１００ｓｃｃｍとし、ＤＣパワ
ーを５ｋＷ、圧力を０．４Ｐａ、基板加熱温度を１５０
℃とし、ＴｉＮ膜の形成においては、プロセスガスとし
てＡｒとＮ2 との混合ガスを用い、それらの流量をそれ
ぞれ３０ｓｃｃｍ、８０ｓｃｃｍとし、ＤＣパワーを５
ｋＷ、圧力を０．４Ｐａ、基板加熱温度を１５０℃とす
る。
て、例えばマグネトロンスパッタリング法により全面に
例えばＴｉ膜とＴｉＮ膜とを順次形成することにより、
下地バリアメタルとしてのＴｉＮ／Ｔｉ膜４を形成す
る。これらのＴｉ膜およびＴｉＮ膜の膜厚は、それぞれ
例えば２０ｎｍおよび５０ｎｍである。ここで、ＴｉＮ
／Ｔｉ膜４の形成におけるスパッタ条件の一例を挙げる
と、Ｔｉ膜の形成においては、プロセスガスとしてＡｒ
ガスを用い、その流量を１００ｓｃｃｍとし、ＤＣパワ
ーを５ｋＷ、圧力を０．４Ｐａ、基板加熱温度を１５０
℃とし、ＴｉＮ膜の形成においては、プロセスガスとし
てＡｒとＮ2 との混合ガスを用い、それらの流量をそれ
ぞれ３０ｓｃｃｍ、８０ｓｃｃｍとし、ＤＣパワーを５
ｋＷ、圧力を０．４Ｐａ、基板加熱温度を１５０℃とす
る。
【００１８】次に、高真空中で連続的に、例えばマグネ
トロンスパッタリング法により、ＴｉＮ／Ｔｉ膜４上に
Ｃｕ膜５を形成する。このＣｕ膜５の膜厚は例えば１０
００ｎｍである。ここで、このＣｕ膜５の形成における
スパッタ条件の一例を挙げると、プロセスガスとしてＡ
ｒガスを用い、その流量を１００ｓｃｃｍとし、ＤＣパ
ワーを１５ｋＷ、圧力を０．４Ｐａ、基板加熱温度を１
５０℃とする。
トロンスパッタリング法により、ＴｉＮ／Ｔｉ膜４上に
Ｃｕ膜５を形成する。このＣｕ膜５の膜厚は例えば１０
００ｎｍである。ここで、このＣｕ膜５の形成における
スパッタ条件の一例を挙げると、プロセスガスとしてＡ
ｒガスを用い、その流量を１００ｓｃｃｍとし、ＤＣパ
ワーを１５ｋＷ、圧力を０．４Ｐａ、基板加熱温度を１
５０℃とする。
【００１９】ここで、次の工程でＣｕ膜５をリフローさ
せるが、一般に、Ｃｕをリフローさせる場合には、Ｃｕ
膜５がブリッジ形状になるのを避けるようにする。その
ため、ここで用いられるマグネトロンスパッタリング法
としては、Ｓｉ基板１とターゲットとの間の距離を例え
ば２５０ｍｍと通常の距離より長くして、カバレッジの
向上を図った遠距離スパッタリング法を用いる。また、
このＣｕ膜５の形成における基板加熱温度を、配線材料
としてＡｌやＡｌ合金を用いた場合の基板加熱温度より
低い温度にすることによって、Ｃｕのマイグレーション
を防止し、Ｃｕ膜５がブリッジ形状になるのを防止す
る。
せるが、一般に、Ｃｕをリフローさせる場合には、Ｃｕ
膜５がブリッジ形状になるのを避けるようにする。その
ため、ここで用いられるマグネトロンスパッタリング法
としては、Ｓｉ基板１とターゲットとの間の距離を例え
ば２５０ｍｍと通常の距離より長くして、カバレッジの
向上を図った遠距離スパッタリング法を用いる。また、
このＣｕ膜５の形成における基板加熱温度を、配線材料
としてＡｌやＡｌ合金を用いた場合の基板加熱温度より
低い温度にすることによって、Ｃｕのマイグレーション
を防止し、Ｃｕ膜５がブリッジ形状になるのを防止す
る。
【００２０】次に、Ｓｉ基板１を、一度大気中に取り出
し、続いてプラズマリフロー装置の真空チャンバー（図
示せず）内に搬入する。この際、Ｓｉ基板１が大気中に
取り出されることにより、図３に示すように、Ｃｕ膜５
の表面が酸化されて自然酸化膜６が形成されている。Ｓ
ｉ基板１を真空チャンバー内に搬入した後、水素
（Ｈ2 ）プラズマをＣｕ膜５の表面に照射しつつ、Ｓｉ
基板１をＣｕの再結晶温度に近い例えば４００℃程度の
温度で加熱し、Ｃｕ膜５を例えば１分間リフローさせ
る。ここで、このＨ2 プラズマは、電子サイクロトロン
共鳴（ＥＣＲ）により生成されたものである。このよう
に、Ｓｉ基板１をＣｕの再結晶温度に近い例えば４００
℃程度の温度で加熱するようにしていることにより、Ｃ
ｕ膜５のリフロー特性を向上させることができる。ま
た、Ｃｕ膜５の表面にＨ2 プラズマを照射していること
により、Ｃｕ膜５の表面の自然酸化膜６が効率よく還元
除去されるので、Ｃｕ膜５の表面マイグレーションを助
長することができ、その配線溝３への埋め込み特性を向
上させることができる。ここで、このＣｕ膜５のリフロ
ー条件の一例を挙げると、プロセスガスとして、Ｈ2 と
Ａｒの混合ガスを用い、それらの流量をそれぞれ１００
ｓｃｃｍおよび１７０ｓｃｃｍとし、圧力を０．４Ｐ
ａ、マイクロ波出力を２．８ｋＷ、マイクロ波周波数を
２．４５ＧＨｚとする。
し、続いてプラズマリフロー装置の真空チャンバー（図
示せず）内に搬入する。この際、Ｓｉ基板１が大気中に
取り出されることにより、図３に示すように、Ｃｕ膜５
の表面が酸化されて自然酸化膜６が形成されている。Ｓ
ｉ基板１を真空チャンバー内に搬入した後、水素
（Ｈ2 ）プラズマをＣｕ膜５の表面に照射しつつ、Ｓｉ
基板１をＣｕの再結晶温度に近い例えば４００℃程度の
温度で加熱し、Ｃｕ膜５を例えば１分間リフローさせ
る。ここで、このＨ2 プラズマは、電子サイクロトロン
共鳴（ＥＣＲ）により生成されたものである。このよう
に、Ｓｉ基板１をＣｕの再結晶温度に近い例えば４００
℃程度の温度で加熱するようにしていることにより、Ｃ
ｕ膜５のリフロー特性を向上させることができる。ま
た、Ｃｕ膜５の表面にＨ2 プラズマを照射していること
により、Ｃｕ膜５の表面の自然酸化膜６が効率よく還元
除去されるので、Ｃｕ膜５の表面マイグレーションを助
長することができ、その配線溝３への埋め込み特性を向
上させることができる。ここで、このＣｕ膜５のリフロ
ー条件の一例を挙げると、プロセスガスとして、Ｈ2 と
Ａｒの混合ガスを用い、それらの流量をそれぞれ１００
ｓｃｃｍおよび１７０ｓｃｃｍとし、圧力を０．４Ｐ
ａ、マイクロ波出力を２．８ｋＷ、マイクロ波周波数を
２．４５ＧＨｚとする。
【００２１】次に、例えばＣＭＰ法により接続孔（図示
せず）および配線溝３の内部以外の部分のＣｕ膜５およ
びＴｉＮ／Ｔｉ膜４を順次研磨することにより除去す
る。ここで、このＣＭＰ法における研磨の条件の一例を
挙げると、過酸化水素（Ｈ2 Ｏ2 ）ベースでアルミナ
（Ａｌ2 Ｏ3 ）含有のスラリーを用いて、研磨圧力を１
００ｇ／ｃｍ2 、流量を１００ｃｃ／ｍｉｎ、温度を２
５〜３０℃とし、回転数については定盤を３０ｒｐｍ、
研磨ヘッドを３０ｒｐｍとする。
せず）および配線溝３の内部以外の部分のＣｕ膜５およ
びＴｉＮ／Ｔｉ膜４を順次研磨することにより除去す
る。ここで、このＣＭＰ法における研磨の条件の一例を
挙げると、過酸化水素（Ｈ2 Ｏ2 ）ベースでアルミナ
（Ａｌ2 Ｏ3 ）含有のスラリーを用いて、研磨圧力を１
００ｇ／ｃｍ2 、流量を１００ｃｃ／ｍｉｎ、温度を２
５〜３０℃とし、回転数については定盤を３０ｒｐｍ、
研磨ヘッドを３０ｒｐｍとする。
【００２２】以上の工程を経て、層間絶縁膜２にＴｉＮ
／Ｔｉ膜４を下地バリアメタルとした溝配線７が形成さ
れる。
／Ｔｉ膜４を下地バリアメタルとした溝配線７が形成さ
れる。
【００２３】以上説明したように、この第１の実施形態
によれば、Ｃｕ膜５を形成した後、その表面に還元性を
有するＨ2 プラズマを照射しつつ、リフローさせている
ので、Ｃｕ膜５の表面拡散を促進し、その表面に形成さ
れた自然酸化膜６を効果的に除去しつつ、効率よくリフ
ローさせることができるので、Ｃｕ膜５の配線溝３への
埋め込み特性を向上させることができ、低抵抗で信頼性
の高い溝配線７を得ることができる。
によれば、Ｃｕ膜５を形成した後、その表面に還元性を
有するＨ2 プラズマを照射しつつ、リフローさせている
ので、Ｃｕ膜５の表面拡散を促進し、その表面に形成さ
れた自然酸化膜６を効果的に除去しつつ、効率よくリフ
ローさせることができるので、Ｃｕ膜５の配線溝３への
埋め込み特性を向上させることができ、低抵抗で信頼性
の高い溝配線７を得ることができる。
【００２４】次に、この発明の第２の実施形態によるＣ
ｕの溝配線の形成方法について説明する。
ｕの溝配線の形成方法について説明する。
【００２５】第２の実施形態においては、Ｃｕ膜５に照
射するＨ2 プラズマとして誘導結合プラズマ（ＩＣＰ）
により生成されたものを用いる。また、ＩＣＰにより生
成されたＨ2 プラズマを用いてＣｕ膜５の表面に形成さ
れた自然酸化膜６を還元しながら、Ｃｕ膜５をリフロー
させる際のリフロー条件の一例を挙げると、プロセスガ
スとして、Ｈ2 とＡｒとの混合ガスを用い、それらの流
量をともに５０ｓｃｃｍとし、圧力を０．４Ｐａ、基板
加熱温度を４００℃、リフロー時間を１分間とし、プラ
テンパワーを３００Ｗ（１３．５６ＭＨｚ）、コイルパ
ワーを５００Ｗ（１３．５６ＭＨｚ）とする。その他の
ことは第１の実施形態と同様である。
射するＨ2 プラズマとして誘導結合プラズマ（ＩＣＰ）
により生成されたものを用いる。また、ＩＣＰにより生
成されたＨ2 プラズマを用いてＣｕ膜５の表面に形成さ
れた自然酸化膜６を還元しながら、Ｃｕ膜５をリフロー
させる際のリフロー条件の一例を挙げると、プロセスガ
スとして、Ｈ2 とＡｒとの混合ガスを用い、それらの流
量をともに５０ｓｃｃｍとし、圧力を０．４Ｐａ、基板
加熱温度を４００℃、リフロー時間を１分間とし、プラ
テンパワーを３００Ｗ（１３．５６ＭＨｚ）、コイルパ
ワーを５００Ｗ（１３．５６ＭＨｚ）とする。その他の
ことは第１の実施形態と同様である。
【００２６】この第２の実施形態によれば、第１の実施
形態と同様の効果を得ることができる。
形態と同様の効果を得ることができる。
【００２７】以上、この発明の実施形態について具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
【００２８】例えば、上述の実施形態において挙げた数
値、成膜方法はあくまでも例に過ぎず、必要に応じてこ
れと異なる数値、成膜方法を用いてもよい。
値、成膜方法はあくまでも例に過ぎず、必要に応じてこ
れと異なる数値、成膜方法を用いてもよい。
【００２９】また、例えば上述の第１および第２の実施
形態においては、Ｃｕ膜５を形成した後にＳｉ基板１を
一度大気中に取り出し、次にプラズマリフロー法により
Ｃｕ膜５のリフローを行っているが、ＴｉＮ／Ｔｉ膜４
の形成の工程からＣｕ膜５をリフローさせてＣｕを配線
溝３の内部に埋め込む工程までを真空中で連続的に行う
ようにしてもよい。
形態においては、Ｃｕ膜５を形成した後にＳｉ基板１を
一度大気中に取り出し、次にプラズマリフロー法により
Ｃｕ膜５のリフローを行っているが、ＴｉＮ／Ｔｉ膜４
の形成の工程からＣｕ膜５をリフローさせてＣｕを配線
溝３の内部に埋め込む工程までを真空中で連続的に行う
ようにしてもよい。
【００３０】また、例えば上述の第１および第２の実施
形態においては、Ｃｕ膜５を形成するためのスパッタリ
ング法として、遠距離スパッタリング法を用いたが、例
えばコリメートスパッタリング法やイオン化スパッタリ
ング法などのカバレッジの良い他のスパッタリング法を
用いることも可能である。
形態においては、Ｃｕ膜５を形成するためのスパッタリ
ング法として、遠距離スパッタリング法を用いたが、例
えばコリメートスパッタリング法やイオン化スパッタリ
ング法などのカバレッジの良い他のスパッタリング法を
用いることも可能である。
【００３１】
【発明の効果】以上説明したように、この発明によれ
ば、銅または銅合金を成膜した後、成膜された銅または
銅合金を、その表面に還元作用を有するプラズマを照射
しつつ、リフローさせるようにしていることにより、銅
または銅合金の表面に形成された自然酸化膜を効果的に
除去しつつ、リフローさせることができるので、銅また
は銅合金の埋め込み特性を向上させることができるとと
もに、銅または銅合金からなる溝配線の抵抗の上昇や信
頼性の低下を防止することができる。
ば、銅または銅合金を成膜した後、成膜された銅または
銅合金を、その表面に還元作用を有するプラズマを照射
しつつ、リフローさせるようにしていることにより、銅
または銅合金の表面に形成された自然酸化膜を効果的に
除去しつつ、リフローさせることができるので、銅また
は銅合金の埋め込み特性を向上させることができるとと
もに、銅または銅合金からなる溝配線の抵抗の上昇や信
頼性の低下を防止することができる。
【図１】この発明の第１の実施形態による溝配線の形成
方法を示す断面図である。
方法を示す断面図である。
【図２】この発明の第１の実施形態による溝配線の形成
方法を示す断面図である。
方法を示す断面図である。
【図３】この発明の第１の実施形態による溝配線の形成
方法を示す断面図である。
方法を示す断面図である。
【図４】この発明の第１の実施形態による溝配線の形成
方法を示す断面図である。
方法を示す断面図である。
【図５】この発明の第１の実施形態による溝配線の形成
方法を示す断面図である。
方法を示す断面図である。
【図６】従来の技術における溝配線の形成方法を示す断
面図である。
面図である。
【図７】従来の技術における溝配線の形成方法を示す断
面図である。
面図である。
【図８】従来の技術における溝配線の形成方法を示す断
面図である。
面図である。
【図９】従来の技術における溝配線の形成方法を示す断
面図である。
面図である。
【図１０】従来の技術におけるＣｕの溝配線の問題点を
説明するための断面図である。
説明するための断面図である。
【図１１】従来の技術におけるＣｕの溝配線の問題点を
説明するための断面図である。
説明するための断面図である。
３・・・配線溝、５・・・Ｃｕ膜、６・・・自然酸化
膜、７・・・溝配線
膜、７・・・溝配線
Claims (3)
- 【請求項１】 リフロー法により銅または銅合金を溝ま
たは孔に埋め込むようにした半導体装置の製造方法にお
いて、 銅または銅合金を成膜した後、上記成膜された銅または
銅合金を、その表面に還元作用を有するプラズマを照射
しつつ、リフローさせるようにしたことを特徴とする半
導体装置の製造方法。 - 【請求項２】 上記還元作用を有するプラズマが水素プ
ラズマであることを特徴とする請求項１記載の半導体装
置の製造方法。 - 【請求項３】 上記還元作用を有するプラズマを電子サ
イクロトロン共鳴により生成することを特徴とする請求
項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22261097A JPH1167766A (ja) | 1997-08-19 | 1997-08-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22261097A JPH1167766A (ja) | 1997-08-19 | 1997-08-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1167766A true JPH1167766A (ja) | 1999-03-09 |
Family
ID=16785162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22261097A Pending JPH1167766A (ja) | 1997-08-19 | 1997-08-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1167766A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6323120B1 (en) | 1999-03-18 | 2001-11-27 | Kabushiki Kaisha Kobe Seiko | Method of forming a wiring film |
| KR100392888B1 (ko) * | 1999-11-11 | 2003-07-28 | 엔이씨 일렉트로닉스 코포레이션 | 반도체장치의 제조방법 |
| US6624516B2 (en) * | 2001-05-15 | 2003-09-23 | Mitsubishi Denki Kabushiki Kaisha | Structure for connecting interconnect lines with interposed layer including metal layers and metallic compound layer |
| WO2005076348A1 (en) * | 2004-01-30 | 2005-08-18 | Lam Research Corporation | System and method for surface reduction, passivation, corrosion prevention and activation of copper surface |
| US6939796B2 (en) | 2003-03-14 | 2005-09-06 | Lam Research Corporation | System, method and apparatus for improved global dual-damascene planarization |
| KR100574912B1 (ko) * | 1999-01-18 | 2006-05-02 | 삼성전자주식회사 | 화학 기계적 연마에 의해서 절연막 표면에 발생되는 스크래치에 기인하는 금속 브리지를 방지하는 반도체 장치의 금속 배선 구 조 체 및 그 제조방법 |
| US7140374B2 (en) | 2003-03-14 | 2006-11-28 | Lam Research Corporation | System, method and apparatus for self-cleaning dry etch |
-
1997
- 1997-08-19 JP JP22261097A patent/JPH1167766A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100574912B1 (ko) * | 1999-01-18 | 2006-05-02 | 삼성전자주식회사 | 화학 기계적 연마에 의해서 절연막 표면에 발생되는 스크래치에 기인하는 금속 브리지를 방지하는 반도체 장치의 금속 배선 구 조 체 및 그 제조방법 |
| US6323120B1 (en) | 1999-03-18 | 2001-11-27 | Kabushiki Kaisha Kobe Seiko | Method of forming a wiring film |
| KR100392888B1 (ko) * | 1999-11-11 | 2003-07-28 | 엔이씨 일렉트로닉스 코포레이션 | 반도체장치의 제조방법 |
| US6624516B2 (en) * | 2001-05-15 | 2003-09-23 | Mitsubishi Denki Kabushiki Kaisha | Structure for connecting interconnect lines with interposed layer including metal layers and metallic compound layer |
| US6939796B2 (en) | 2003-03-14 | 2005-09-06 | Lam Research Corporation | System, method and apparatus for improved global dual-damascene planarization |
| US7140374B2 (en) | 2003-03-14 | 2006-11-28 | Lam Research Corporation | System, method and apparatus for self-cleaning dry etch |
| WO2005076348A1 (en) * | 2004-01-30 | 2005-08-18 | Lam Research Corporation | System and method for surface reduction, passivation, corrosion prevention and activation of copper surface |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6033990A (en) | Method for manufacturing a multilevel interconnection structure | |
| JP3501937B2 (ja) | 半導体装置の製造方法 | |
| JP6921990B2 (ja) | 超伝導体相互接続のための予洗浄および堆積の方法 | |
| JP3607398B2 (ja) | 半導体装置の金属配線層の形成方法 | |
| JPH06252107A (ja) | ドライエッチング方法 | |
| JP2009224808A (ja) | サブクオーターミクロン適用のための、メタライゼーションに先立つ予備洗浄方法 | |
| JPH09148268A (ja) | 半導体装置の製造方法 | |
| JP2001144090A (ja) | 半導体装置の製造方法 | |
| EP1138066A1 (en) | Plasma preclean with argon, helium, and hydrogen gases | |
| US6875702B2 (en) | Plasma treatment system | |
| JP3348553B2 (ja) | 接続孔の形成方法 | |
| JP4910231B2 (ja) | 半導体装置の製造方法 | |
| JP3266492B2 (ja) | 半導体装置の製造方法 | |
| JPH09116015A (ja) | 接触ホール埋立方法 | |
| JPH1167766A (ja) | 半導体装置の製造方法 | |
| JPH11191556A (ja) | 半導体装置の製造方法および銅または銅合金パターンの形成方法 | |
| JP3239460B2 (ja) | 接続孔の形成方法 | |
| JP2001284355A (ja) | 半導体装置およびその製造方法 | |
| JP2001250817A (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
| JP2000164569A (ja) | 半導体装置の製造方法 | |
| JP3890722B2 (ja) | 半導体装置の銅配線 | |
| US6468897B1 (en) | Method of forming damascene structure | |
| US20040203216A1 (en) | [fabrication method for shallow trench isolation region] | |
| JPH10313005A (ja) | 金属膜のリフロー方法 | |
| KR20000071322A (ko) | 반도체 장치 제조 방법 |