JP3607398B2 - 半導体装置の金属配線層の形成方法 - Google Patents
半導体装置の金属配線層の形成方法 Download PDFInfo
- Publication number
- JP3607398B2 JP3607398B2 JP04297496A JP4297496A JP3607398B2 JP 3607398 B2 JP3607398 B2 JP 3607398B2 JP 04297496 A JP04297496 A JP 04297496A JP 4297496 A JP4297496 A JP 4297496A JP 3607398 B2 JP3607398 B2 JP 3607398B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- metal wiring
- layer
- semiconductor device
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76865—Selective removal of parts of the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置の金属配線層の形成方法に係り、特に化学気相蒸着（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ 、以下「ＣＶＤ」という。）アルミニウムを用いて金属コンタクトホールの埋没および金属配線層を同時に形成する半導体装置の金属配線層の形成方法に関する。
【０００２】
【従来の技術】
半導体装置の配線構造が多層化するにつれて、横方向と同じ比率でコンタクトホールの縦方向の幾何学的なサイズを縮めることが困難になるため、アスパクト比は増えつつある。これにより、既存の金属配線層の形成方法を使用する場合、非平坦化、不良な段差塗布性、残留性金属短絡、低収率および信頼性の劣化などのような種々の問題が生ずるに至った。
【０００３】
したがって、最近はこのような問題を解消するための新たな配線技術として金属コンタクトホールの埋没と金属配線層を同時に形成する、所謂「デュアルダマシン（Dual Damascene)」技術を使用している。このデュアルダマシン技術ではブランケット−ＣＶＤタングステン（Ｗ）を使用することが一般的である。
図１Ａ〜図２Ｅは従来のデュアルダマシン技術による半導体装置の金属配線層の形成方法を説明するための断面図である。
【０００４】
図１Ａを参照すると、所定の段差物（図示せず）の形成されたシリコン基板１０上に絶縁層１２を形成した後、その上に層間絶縁膜１４として酸化膜を所定の厚さに蒸着する。次いで、この結果物上に金属配線層を形成するための第１フォトレジストパターン１６を形成したのち、これをマスクとして使用して前記層間絶縁膜１４を食刻する。
【０００５】
図１Ｂを参照すると、前記第１フォトレジストパターン１６を取り除いた後、結果物上にコンタクトホールを形成するための第２フォトレジストパターン１８を形成する。次いで、この第２フォトレジストパターン１８をマスクとして使用して層間絶縁膜１４及び絶縁層１２を食刻する。
図１Ｃを参照すると、前記第２フォトレジストパターン１８を食刻した後、結果物上にチタン（Ｔｉ）及び窒化チタン（ＴｉＮ）をスパッタリング方法又はＣＶＤ方法で順に蒸着してオーミック層（図示せず）及び障壁層２０を形成する。
【０００６】
図２Ｄを参照すると、前記障壁層２０の形成された結果物上にブランケットタングステンをＣＶＤ方法により蒸着してタングステン層２１を形成する。
図２Ｅを参照すると、前記層間絶縁膜１４の上部のタングステン層２１を化学的機械的研磨（Chemical Mechanical Polishing、以下「ＣＭＰ」という。）方法で食刻することにより、金属コンタクトホールをタングステンで埋没させると共にタングステン配線を形成する。
【０００７】
【発明が解決しようとする課題】
しかしながら、前述した従来のデュアルダマシン技術による金属配線層の形成方法によると、次のような問題が生じる。
第一に、金属プラグとして使用されるタングステンの比抵抗がアルミニウムより高いため（アルミニウムの比抵抗は 2.7〜 3.3μΩcmであり、タングステンの比抵抗は５〜６μΩcmである）金属配線の形成速度が遅延するという問題を生ずる。
【０００８】
第二に、タングステンは円柱状構造で成長するので、コンタクトホールの内部に不整合による継ぎ目（ｓｅａｍ） が形成される。したがって、後続くＣＭＰ工程を施す時、前記継ぎ目部位で食刻率が速くなり、Ｖの字形のバレー（ｖａｌｌｅｙ）がタングステン配線の中心部に形成されるという問題を生ずる（図２Ｄ及び図２Ｅ参照）。
【０００９】
第三に、タングステンの硬度がアルミニウムの硬度より大きくて、前記タングステンを数千Åの厚さに蒸着するのでＣＭＰ方法で食刻する時、アルミニウムに比して工程の所要時間が長くなるという問題を生ずる。
したがって、本発明の目的は前述した従来の方法の問題点を解決し得る半導体装置の金属配線層の形成方法を提供することにある。
【００１０】
【課題を解決するための手段】
前記目的を達成するために本発明は、絶縁膜の形成された半導体基板上に金属配線層を形成する方法において、前記絶縁膜に金属配線及びコンタクトホールの形成される部位を限定する段階と、前記限定された金属配線及びコンタクトホール領域を有する結果物の構造上に順次にオーミック層及び障壁層を形成する段階と、前記障壁層の形成された結果物の全面に電子サイクロトロン共鳴（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ、以下「ＥＣＲ」という。）食刻および ＳｉＨ４ プラズマ処理を連続に施す段階と、ＣＶＤ方法で前記金属配線部位及びコンタクトホール部位の内部にのみアルミニウムを蒸着する段階と、前記絶縁膜の表面に存在する物質層を食刻する段階とを備える。
【００１１】
前記障壁層を形成した後、前記障壁層上に他の障壁層を形成する段階をさらに備えることが望ましい。
前記ＥＣＲ食刻はアルゴン（Ａｒ）ガス、水素（Ｈ２ ）ガス又はアルゴンと水素との混合ガスのいずれか一つを使用して施すことができ、アルゴンガスを使用したＥＣＲ食刻は−７０Ｖのバイアス電圧および ２．４ＧＨｚ， １０００ｋＷ のマイクロウェーブ電力を使用して６０秒以内に施すことが望ましい。前記 ＳｉＨ４ プラズマ処理は３５０℃の基板温度及び１００Ｗの電力条件で施すことが望ましい。
【００１２】
前記アルミニウム蒸着段階は大気圧より低い圧力を使用する化学気相蒸着チャンバで施し、前記チャンバの全体圧力を１ｔｏｒｒ以下に保つことが望ましい。前記アルミニウム蒸着段階は３５０℃以下の温度で施すことが望ましい。
また、前記目的を達成するために本発明は、絶縁膜の形成された半導体基板上に金属配線層を形成する方法において、前記絶縁膜に金属配線及びコンタクトホールの形成される部位を限定する段階と、前記限定された結果物上に障壁層を形成する段階と、前記障壁層の形成された結果物の全面にＥＣＲ食刻および ＳｉＨ４ プラズマ処理を連続に施す段階と、ＣＶＤ方法で前記金属配線部位及びコンタクトホール部位の内部にのみアルミニウムを蒸着する段階と、前記アルミニウムの蒸着された結果物上に物理蒸着方法で金属層を形成する段階と、前記金属層の形成された結果物の全面に熱処理を施す段階と、前記絶縁間膜の表面に存在する物質層を食刻する段階とを備える。
【００１３】
前記熱処理は、前記金属層を形成したのち、大気露出なしに連続に４５０〜６００℃の温度で１０分以下に施すことが望ましい。
前記金属層を構成する物質として、銅（Ｃｕ）、チタン（Ｔｉ）、パラジウム（Ｐｄ）およびタングステン（Ｗ）よりなる群から選ばれたいずれか一つを使用することが望ましい。
【００１４】
【発明の実施の形態】
以下、添付した図面に基づき本発明を詳細に説明する。
図３Ａ〜図４Ｇは本発明による半導体装置の金属配線層の形成方法を説明するための断面図である。
図３Ａは層間絶縁膜１４の形成及び金属配線部位を限定する段階を示す。所定の段差構造物（図示せず）の形成されたシリコン基板１０上に絶縁物質、例えば酸化物を蒸着して絶縁層１２を形成する。その後、前記結果物を平坦化させるために絶縁物質、例えば酸化物を厚く蒸着して層間絶縁膜１４を形成する。次いで、前記層間絶縁膜１４上にフォトレジストを塗布し、これを露光及び現像して金属配線層を形成するための第１フォトレジストパターン１６を形成する。次に、前記第１フォトレジストパターン１６をマスクとして使用して前記層間絶縁膜１４を食刻することにより金属配線部位を限定する。
【００１５】
図３Ｂはコンタクトホール部位を限定する段階を示す。前記第１フォトレジストパターン１６を取り除いた後、結果物上に再びフォトレジストを塗布し、これを露光及び現像してコンタクトホールを形成するための第２フォトレジストパターン１８を形成する。次いで、前記第２フォトレジストパターン１８をマスクとして使用して層間絶縁膜１４及び絶縁層１２を食刻することにより、コンタクトホール部位を限定する。
【００１６】
図３Ｃは障壁層２０を形成する段階を示す。前記第２フォトレジストパターン１８を取り除いた後、前記限定された金属配線部位及びコンタクトホール部位を、例えば硫酸（ Ｈ２ＳＯ４）及び希釈されたＨＦ溶液で洗浄して前記部位の底面のシリコン基板上に存在する有機物及び自然酸化膜を取り除く。次いで、前記結果物上にチタン（Ｔｉ）及び窒化チタン（ＴｉＮ）をスパッタリング方法又はＣＶＤ方法で順に蒸着することにより、コンタクト抵抗を軽減するためのオーミック層１９及び後続く工程で形成されるプラグとシリコン基板との界面における相互拡散を防止するための障壁層２０を形成する。次に、前記結果物を炉で熱処理して ＴｉＯｘＮｙ 形態の強化した障壁層を形成する。
【００１７】
図３ＤはＥＣＲ食刻及び ＳｉＨ４ プラズマ処理を施す段階を示す。高真空の保たれたスパッタリングチャンバ又はＣＶＤチャンバで薄膜の窒化チタンよりなる障壁層を追加に蒸着したのち、前記結果物を直進性の優れたアルゴン、水素又はアルゴンと水素との混合ガスよりなるＥＣＲプラズマで食刻することにより、金属配線部位及びコンタクトホール部位の側壁に存在する障壁層２０の表面を滑らかにすると共に、チタンリーチ（Ｔｉ−ｒｉｃｈ）窒化チタン膜２０を形成する。この際、前記ＥＣＲ食刻をアルゴンガスを用いて施す場合、バイアス電圧−７０Ｖ、周波数２．４５ ＧＨｚおよび電力 １０００ｋＷ のマイクロウェーブ電力条件で６０秒以下に食刻を施す。
【００１８】
一般に、窒化チタン層上にＣＶＤアルミニウムを蒸着する場合、チタンは触媒的機能を有しているが、前記窒化チタン層の表面全体に核生成のためのチタンが均一に存しないので、極めて粗い表面のＣＶＤアルミニウムが成長するようになる。即ち、窒化チタン層の表面に存在するチタンによりＣＶＤアルミニウムが急速に成長しその表面が粗くなるので、成長が不均一になって金属配線部位及びコンタクトホール部位内にボイド（ｖｏｉｄ） が形成され得る。したがって、本発明では直進性の優れたＥＣＲ食刻処理で金属配線部位及びコンタクトホール部位の側壁を滑らかにすると共に、その表面をチタンの充分な状態にすることにより、前記側壁全体で均一に核生成を起こらせることができる。次の表ＥＣＲ食刻の前後にＸＰＳを用いて分析した窒化チタン層の表面の組成を示す。
【００１９】
【表１】
【００２０】
前記表を参照すれば、窒化チタンの蒸着後、アルゴンＥＣＲ食刻を施すことにより、窒化チタン層の表面でチタンの量が相対的に増えることがわかる。
次いで、前記ＥＣＲ食刻を施したのち、結果物を大気露出なしに連続に ＳｉＨ４ プラズマに数十秒間露出させる。この際、シリコン基板の位置するサセプタ（ｓｕｓｃｅｐｔｏｒ）の温度を３５０℃で加熱し、１００Ｗの電力をかける。前記 ＳｉＨ４ プラズマは露出される面積が比較的広い表面にのみ接触され、比較的狭い領域、即ち金属配線部位及びコンタクトホール部位の側壁及び底面には接触されないので、前記金属配線部位及びコンタクトホール部位を除いた障壁層２０上に薄膜のシリコン層２２が形成される。
【００２１】
図４ＥはＣＶＤアルミニウムプラグ２４を形成する段階を示す。前記 ＳｉＨ４ プラズマ処理の完了された結果物を、高真空状態の保たれたＣＶＤアルミニウム蒸着チャンバに入れ込んだ後、３２０℃以下の温度で数分以下にアルミニウムソース気体、例えばジメチルアルミニウムヒドリド（Ｄｉｍｅｔｈｙｌ Ａｌｕｍｉｎｉｕｍ Ｈｙｄｒｉｄｅ； ＤＭＡＨ）又は５％のトリメチルアルミニウム（Ｔｒｉｍｅｔｈｙｌ Ａｌｕｍｉｎｕｍ；ＴＭＡ）を含有するＤＭＡＨを運搬気体である水素（Ｈ２ ）と共に流す。その結果、前記 ＳｉＨ４ プラズマの接触しない金属配線部位及びコンタクトホール部位の側壁及び底面上にアルミニウムが成長するようになり、前記金属配線部位及びコンタクトホール部あの内部にのみＣＶＤアルミニウムプラグ２４が形成される。
【００２２】
図４Ｆは金属層２６を形成する段階を示す。具体的に、金属配線のみ存在する場合にも金属配線部位の側壁を障壁層２０が取り囲んでいるので、シリコンや銅（Ｃｕ）をドーピングすることなく、純粋なアルミニウムだけで金属配線を形成しても優秀な信頼性を確保し得る。しかしながら、必要ならば前記ＣＶＤアルミニウムプラグ２４の形成された結果物を大気露出なしに、スパッタチャンバに移動させて１００Åの厚さ以下の銅薄膜を蒸着し、４５０℃で５分以下に高温熱処理を加えてＣＶＤアルミニウム内に銅及び周囲のシリコンを拡散させることにより、Ａｌ−Ｓｉ−Ｃｕ合金のプラグ２４ａを形成することができる。
【００２３】
図４Ｇは前記層間絶縁膜１４上に存在する物質層、即ち ＳｉＨ４ プラズマ処理により形成された薄膜のシリコン層２２、金属層２６及び障壁層２０の一部分をＣＭＰ方法で取り除く段階を示す。
図５Ａ〜図５Ｄはそれぞれ、窒化チタン（ＴｉＮ）の処理方法及び下地膜による化学気相蒸着（ＣＶＤ）アルミニウムの蒸着特性を示すグラフである。図５Ａは窒化チタンを蒸着した場合を、図５Ｂは前記蒸着炉で４５０℃で３０分間の熱処理を行った場合を、図５Ｃは前記熱処理後、３５０℃で３０秒間１００Ｗで ＳｉＨ４ プラズマ処理を行った場合を、図５Ｄは（１１１）方向の単結晶シリコン層の場合を示す。
【００２４】
前記図５Ａ〜図５Ｄからわかるように、ＣＶＤアルミニウムの蒸着温度を２４０℃から３２０℃に増やすと、窒化チタン層上では温度に係わらず、ＣＶＤアルミニウムが成長する反面（図５Ａ及び図５Ｂ参照）、単結晶シリコン層上では一定温度以上でのみＣＶＤアルミニウムの成長が観察された（図５Ｄ参照）。しかしながら、 ＳｉＨ４ プラズマ処理を行った場合には、３２０℃までＣＶＤアルミニウムが蒸着されなかったが、その以上の温度では小粒子状のアルミニウムの成長が見だされた（図５Ｃ参照）。
【００２５】
【発明の効果】
以上前述したように、本発明による半導体装置の金属配線層の形成方法によると、ＥＣＲ食刻の表面処理を施して金属配線部位及びコンタクトホール部位の側壁表面を滑らかにすると共に、アルミニウムの核生成及び成長が均一で迅速に起こるようにしたのち、 ＳｉＨ４ プラズマ処理を施して金属配線部位及びコンタクトトホール部位を除いた残り領域上でアルミニウムが成長されないようにする。したがって、ボイドの発生しない金属配線層を形成することができる。
【００２６】
また、通常的に金属を選択的に蒸着するためには下地膜の相異なる場合にのみ可能なので、従来のデュアルダマシン技術による金属配線層の形成方法によれば、窒化チタン障壁層がウェーハの全面に蒸着されている状態で金属配線部位及びコンタクトホール部位にのみ選択的にタングステンプラグを形成することができない。さらに、本発明によると、前記図３Ｃから４Ｆまでの工程段階をＣＶＤ及びスパッタリング設備と共にモジュール化しているクラスタ（cluster)形態の設備で連続に行えるので（前記設備は現在一般的に普及されている）、１段階または２段階程度の単純な工程でスループットの遅れなしに工程を行うことができる。
【００２７】
本発明は前記の実施例に限定されず、多くの変形が本発明の技術的思想内で当分野での通常の知識を持つ者により可能なことは明白である。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｃ）は従来の方法による半導体装置の金属配線層の形成方法を説明するための断面図である。
【図２】（Ｄ）及び（Ｅ）は従来の方法による半導体装置の金属配線層の形成方法を説明するための断面図である。
【図３】（Ａ）〜（Ｄ）は本発明による半導体装置の金属配線層の形成方法を説明するための断面図である。
【図４】（Ｅ）〜（Ｇ）は本発明による半導体装置の金属配線層の形成方法を説明するための断面図である。
【図５】（Ａ）〜（Ｄ）はそれぞれ、窒化チタン（ＴｉＮ）の処理方法および下地膜による化学気相蒸着（ＣＶＤ）アルミニウムの蒸着特性を示すグラフである。
【発明の属する技術分野】
本発明は半導体装置の金属配線層の形成方法に係り、特に化学気相蒸着（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ 、以下「ＣＶＤ」という。）アルミニウムを用いて金属コンタクトホールの埋没および金属配線層を同時に形成する半導体装置の金属配線層の形成方法に関する。
【０００２】
【従来の技術】
半導体装置の配線構造が多層化するにつれて、横方向と同じ比率でコンタクトホールの縦方向の幾何学的なサイズを縮めることが困難になるため、アスパクト比は増えつつある。これにより、既存の金属配線層の形成方法を使用する場合、非平坦化、不良な段差塗布性、残留性金属短絡、低収率および信頼性の劣化などのような種々の問題が生ずるに至った。
【０００３】
したがって、最近はこのような問題を解消するための新たな配線技術として金属コンタクトホールの埋没と金属配線層を同時に形成する、所謂「デュアルダマシン（Dual Damascene)」技術を使用している。このデュアルダマシン技術ではブランケット−ＣＶＤタングステン（Ｗ）を使用することが一般的である。
図１Ａ〜図２Ｅは従来のデュアルダマシン技術による半導体装置の金属配線層の形成方法を説明するための断面図である。
【０００４】
図１Ａを参照すると、所定の段差物（図示せず）の形成されたシリコン基板１０上に絶縁層１２を形成した後、その上に層間絶縁膜１４として酸化膜を所定の厚さに蒸着する。次いで、この結果物上に金属配線層を形成するための第１フォトレジストパターン１６を形成したのち、これをマスクとして使用して前記層間絶縁膜１４を食刻する。
【０００５】
図１Ｂを参照すると、前記第１フォトレジストパターン１６を取り除いた後、結果物上にコンタクトホールを形成するための第２フォトレジストパターン１８を形成する。次いで、この第２フォトレジストパターン１８をマスクとして使用して層間絶縁膜１４及び絶縁層１２を食刻する。
図１Ｃを参照すると、前記第２フォトレジストパターン１８を食刻した後、結果物上にチタン（Ｔｉ）及び窒化チタン（ＴｉＮ）をスパッタリング方法又はＣＶＤ方法で順に蒸着してオーミック層（図示せず）及び障壁層２０を形成する。
【０００６】
図２Ｄを参照すると、前記障壁層２０の形成された結果物上にブランケットタングステンをＣＶＤ方法により蒸着してタングステン層２１を形成する。
図２Ｅを参照すると、前記層間絶縁膜１４の上部のタングステン層２１を化学的機械的研磨（Chemical Mechanical Polishing、以下「ＣＭＰ」という。）方法で食刻することにより、金属コンタクトホールをタングステンで埋没させると共にタングステン配線を形成する。
【０００７】
【発明が解決しようとする課題】
しかしながら、前述した従来のデュアルダマシン技術による金属配線層の形成方法によると、次のような問題が生じる。
第一に、金属プラグとして使用されるタングステンの比抵抗がアルミニウムより高いため（アルミニウムの比抵抗は 2.7〜 3.3μΩcmであり、タングステンの比抵抗は５〜６μΩcmである）金属配線の形成速度が遅延するという問題を生ずる。
【０００８】
第二に、タングステンは円柱状構造で成長するので、コンタクトホールの内部に不整合による継ぎ目（ｓｅａｍ） が形成される。したがって、後続くＣＭＰ工程を施す時、前記継ぎ目部位で食刻率が速くなり、Ｖの字形のバレー（ｖａｌｌｅｙ）がタングステン配線の中心部に形成されるという問題を生ずる（図２Ｄ及び図２Ｅ参照）。
【０００９】
第三に、タングステンの硬度がアルミニウムの硬度より大きくて、前記タングステンを数千Åの厚さに蒸着するのでＣＭＰ方法で食刻する時、アルミニウムに比して工程の所要時間が長くなるという問題を生ずる。
したがって、本発明の目的は前述した従来の方法の問題点を解決し得る半導体装置の金属配線層の形成方法を提供することにある。
【００１０】
【課題を解決するための手段】
前記目的を達成するために本発明は、絶縁膜の形成された半導体基板上に金属配線層を形成する方法において、前記絶縁膜に金属配線及びコンタクトホールの形成される部位を限定する段階と、前記限定された金属配線及びコンタクトホール領域を有する結果物の構造上に順次にオーミック層及び障壁層を形成する段階と、前記障壁層の形成された結果物の全面に電子サイクロトロン共鳴（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ、以下「ＥＣＲ」という。）食刻および ＳｉＨ４ プラズマ処理を連続に施す段階と、ＣＶＤ方法で前記金属配線部位及びコンタクトホール部位の内部にのみアルミニウムを蒸着する段階と、前記絶縁膜の表面に存在する物質層を食刻する段階とを備える。
【００１１】
前記障壁層を形成した後、前記障壁層上に他の障壁層を形成する段階をさらに備えることが望ましい。
前記ＥＣＲ食刻はアルゴン（Ａｒ）ガス、水素（Ｈ２ ）ガス又はアルゴンと水素との混合ガスのいずれか一つを使用して施すことができ、アルゴンガスを使用したＥＣＲ食刻は−７０Ｖのバイアス電圧および ２．４ＧＨｚ， １０００ｋＷ のマイクロウェーブ電力を使用して６０秒以内に施すことが望ましい。前記 ＳｉＨ４ プラズマ処理は３５０℃の基板温度及び１００Ｗの電力条件で施すことが望ましい。
【００１２】
前記アルミニウム蒸着段階は大気圧より低い圧力を使用する化学気相蒸着チャンバで施し、前記チャンバの全体圧力を１ｔｏｒｒ以下に保つことが望ましい。前記アルミニウム蒸着段階は３５０℃以下の温度で施すことが望ましい。
また、前記目的を達成するために本発明は、絶縁膜の形成された半導体基板上に金属配線層を形成する方法において、前記絶縁膜に金属配線及びコンタクトホールの形成される部位を限定する段階と、前記限定された結果物上に障壁層を形成する段階と、前記障壁層の形成された結果物の全面にＥＣＲ食刻および ＳｉＨ４ プラズマ処理を連続に施す段階と、ＣＶＤ方法で前記金属配線部位及びコンタクトホール部位の内部にのみアルミニウムを蒸着する段階と、前記アルミニウムの蒸着された結果物上に物理蒸着方法で金属層を形成する段階と、前記金属層の形成された結果物の全面に熱処理を施す段階と、前記絶縁間膜の表面に存在する物質層を食刻する段階とを備える。
【００１３】
前記熱処理は、前記金属層を形成したのち、大気露出なしに連続に４５０〜６００℃の温度で１０分以下に施すことが望ましい。
前記金属層を構成する物質として、銅（Ｃｕ）、チタン（Ｔｉ）、パラジウム（Ｐｄ）およびタングステン（Ｗ）よりなる群から選ばれたいずれか一つを使用することが望ましい。
【００１４】
【発明の実施の形態】
以下、添付した図面に基づき本発明を詳細に説明する。
図３Ａ〜図４Ｇは本発明による半導体装置の金属配線層の形成方法を説明するための断面図である。
図３Ａは層間絶縁膜１４の形成及び金属配線部位を限定する段階を示す。所定の段差構造物（図示せず）の形成されたシリコン基板１０上に絶縁物質、例えば酸化物を蒸着して絶縁層１２を形成する。その後、前記結果物を平坦化させるために絶縁物質、例えば酸化物を厚く蒸着して層間絶縁膜１４を形成する。次いで、前記層間絶縁膜１４上にフォトレジストを塗布し、これを露光及び現像して金属配線層を形成するための第１フォトレジストパターン１６を形成する。次に、前記第１フォトレジストパターン１６をマスクとして使用して前記層間絶縁膜１４を食刻することにより金属配線部位を限定する。
【００１５】
図３Ｂはコンタクトホール部位を限定する段階を示す。前記第１フォトレジストパターン１６を取り除いた後、結果物上に再びフォトレジストを塗布し、これを露光及び現像してコンタクトホールを形成するための第２フォトレジストパターン１８を形成する。次いで、前記第２フォトレジストパターン１８をマスクとして使用して層間絶縁膜１４及び絶縁層１２を食刻することにより、コンタクトホール部位を限定する。
【００１６】
図３Ｃは障壁層２０を形成する段階を示す。前記第２フォトレジストパターン１８を取り除いた後、前記限定された金属配線部位及びコンタクトホール部位を、例えば硫酸（ Ｈ２ＳＯ４）及び希釈されたＨＦ溶液で洗浄して前記部位の底面のシリコン基板上に存在する有機物及び自然酸化膜を取り除く。次いで、前記結果物上にチタン（Ｔｉ）及び窒化チタン（ＴｉＮ）をスパッタリング方法又はＣＶＤ方法で順に蒸着することにより、コンタクト抵抗を軽減するためのオーミック層１９及び後続く工程で形成されるプラグとシリコン基板との界面における相互拡散を防止するための障壁層２０を形成する。次に、前記結果物を炉で熱処理して ＴｉＯｘＮｙ 形態の強化した障壁層を形成する。
【００１７】
図３ＤはＥＣＲ食刻及び ＳｉＨ４ プラズマ処理を施す段階を示す。高真空の保たれたスパッタリングチャンバ又はＣＶＤチャンバで薄膜の窒化チタンよりなる障壁層を追加に蒸着したのち、前記結果物を直進性の優れたアルゴン、水素又はアルゴンと水素との混合ガスよりなるＥＣＲプラズマで食刻することにより、金属配線部位及びコンタクトホール部位の側壁に存在する障壁層２０の表面を滑らかにすると共に、チタンリーチ（Ｔｉ−ｒｉｃｈ）窒化チタン膜２０を形成する。この際、前記ＥＣＲ食刻をアルゴンガスを用いて施す場合、バイアス電圧−７０Ｖ、周波数２．４５ ＧＨｚおよび電力 １０００ｋＷ のマイクロウェーブ電力条件で６０秒以下に食刻を施す。
【００１８】
一般に、窒化チタン層上にＣＶＤアルミニウムを蒸着する場合、チタンは触媒的機能を有しているが、前記窒化チタン層の表面全体に核生成のためのチタンが均一に存しないので、極めて粗い表面のＣＶＤアルミニウムが成長するようになる。即ち、窒化チタン層の表面に存在するチタンによりＣＶＤアルミニウムが急速に成長しその表面が粗くなるので、成長が不均一になって金属配線部位及びコンタクトホール部位内にボイド（ｖｏｉｄ） が形成され得る。したがって、本発明では直進性の優れたＥＣＲ食刻処理で金属配線部位及びコンタクトホール部位の側壁を滑らかにすると共に、その表面をチタンの充分な状態にすることにより、前記側壁全体で均一に核生成を起こらせることができる。次の表ＥＣＲ食刻の前後にＸＰＳを用いて分析した窒化チタン層の表面の組成を示す。
【００１９】
【表１】
前記表を参照すれば、窒化チタンの蒸着後、アルゴンＥＣＲ食刻を施すことにより、窒化チタン層の表面でチタンの量が相対的に増えることがわかる。
次いで、前記ＥＣＲ食刻を施したのち、結果物を大気露出なしに連続に ＳｉＨ４ プラズマに数十秒間露出させる。この際、シリコン基板の位置するサセプタ（ｓｕｓｃｅｐｔｏｒ）の温度を３５０℃で加熱し、１００Ｗの電力をかける。前記 ＳｉＨ４ プラズマは露出される面積が比較的広い表面にのみ接触され、比較的狭い領域、即ち金属配線部位及びコンタクトホール部位の側壁及び底面には接触されないので、前記金属配線部位及びコンタクトホール部位を除いた障壁層２０上に薄膜のシリコン層２２が形成される。
【００２１】
図４ＥはＣＶＤアルミニウムプラグ２４を形成する段階を示す。前記 ＳｉＨ４ プラズマ処理の完了された結果物を、高真空状態の保たれたＣＶＤアルミニウム蒸着チャンバに入れ込んだ後、３２０℃以下の温度で数分以下にアルミニウムソース気体、例えばジメチルアルミニウムヒドリド（Ｄｉｍｅｔｈｙｌ Ａｌｕｍｉｎｉｕｍ Ｈｙｄｒｉｄｅ； ＤＭＡＨ）又は５％のトリメチルアルミニウム（Ｔｒｉｍｅｔｈｙｌ Ａｌｕｍｉｎｕｍ；ＴＭＡ）を含有するＤＭＡＨを運搬気体である水素（Ｈ２ ）と共に流す。その結果、前記 ＳｉＨ４ プラズマの接触しない金属配線部位及びコンタクトホール部位の側壁及び底面上にアルミニウムが成長するようになり、前記金属配線部位及びコンタクトホール部あの内部にのみＣＶＤアルミニウムプラグ２４が形成される。
【００２２】
図４Ｆは金属層２６を形成する段階を示す。具体的に、金属配線のみ存在する場合にも金属配線部位の側壁を障壁層２０が取り囲んでいるので、シリコンや銅（Ｃｕ）をドーピングすることなく、純粋なアルミニウムだけで金属配線を形成しても優秀な信頼性を確保し得る。しかしながら、必要ならば前記ＣＶＤアルミニウムプラグ２４の形成された結果物を大気露出なしに、スパッタチャンバに移動させて１００Åの厚さ以下の銅薄膜を蒸着し、４５０℃で５分以下に高温熱処理を加えてＣＶＤアルミニウム内に銅及び周囲のシリコンを拡散させることにより、Ａｌ−Ｓｉ−Ｃｕ合金のプラグ２４ａを形成することができる。
【００２３】
図４Ｇは前記層間絶縁膜１４上に存在する物質層、即ち ＳｉＨ４ プラズマ処理により形成された薄膜のシリコン層２２、金属層２６及び障壁層２０の一部分をＣＭＰ方法で取り除く段階を示す。
図５Ａ〜図５Ｄはそれぞれ、窒化チタン（ＴｉＮ）の処理方法及び下地膜による化学気相蒸着（ＣＶＤ）アルミニウムの蒸着特性を示すグラフである。図５Ａは窒化チタンを蒸着した場合を、図５Ｂは前記蒸着炉で４５０℃で３０分間の熱処理を行った場合を、図５Ｃは前記熱処理後、３５０℃で３０秒間１００Ｗで ＳｉＨ４ プラズマ処理を行った場合を、図５Ｄは（１１１）方向の単結晶シリコン層の場合を示す。
【００２４】
前記図５Ａ〜図５Ｄからわかるように、ＣＶＤアルミニウムの蒸着温度を２４０℃から３２０℃に増やすと、窒化チタン層上では温度に係わらず、ＣＶＤアルミニウムが成長する反面（図５Ａ及び図５Ｂ参照）、単結晶シリコン層上では一定温度以上でのみＣＶＤアルミニウムの成長が観察された（図５Ｄ参照）。しかしながら、 ＳｉＨ４ プラズマ処理を行った場合には、３２０℃までＣＶＤアルミニウムが蒸着されなかったが、その以上の温度では小粒子状のアルミニウムの成長が見だされた（図５Ｃ参照）。
【００２５】
【発明の効果】
以上前述したように、本発明による半導体装置の金属配線層の形成方法によると、ＥＣＲ食刻の表面処理を施して金属配線部位及びコンタクトホール部位の側壁表面を滑らかにすると共に、アルミニウムの核生成及び成長が均一で迅速に起こるようにしたのち、 ＳｉＨ４ プラズマ処理を施して金属配線部位及びコンタクトトホール部位を除いた残り領域上でアルミニウムが成長されないようにする。したがって、ボイドの発生しない金属配線層を形成することができる。
【００２６】
また、通常的に金属を選択的に蒸着するためには下地膜の相異なる場合にのみ可能なので、従来のデュアルダマシン技術による金属配線層の形成方法によれば、窒化チタン障壁層がウェーハの全面に蒸着されている状態で金属配線部位及びコンタクトホール部位にのみ選択的にタングステンプラグを形成することができない。さらに、本発明によると、前記図３Ｃから４Ｆまでの工程段階をＣＶＤ及びスパッタリング設備と共にモジュール化しているクラスタ（cluster)形態の設備で連続に行えるので（前記設備は現在一般的に普及されている）、１段階または２段階程度の単純な工程でスループットの遅れなしに工程を行うことができる。
【００２７】
本発明は前記の実施例に限定されず、多くの変形が本発明の技術的思想内で当分野での通常の知識を持つ者により可能なことは明白である。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｃ）は従来の方法による半導体装置の金属配線層の形成方法を説明するための断面図である。
【図２】（Ｄ）及び（Ｅ）は従来の方法による半導体装置の金属配線層の形成方法を説明するための断面図である。
【図３】（Ａ）〜（Ｄ）は本発明による半導体装置の金属配線層の形成方法を説明するための断面図である。
【図４】（Ｅ）〜（Ｇ）は本発明による半導体装置の金属配線層の形成方法を説明するための断面図である。
【図５】（Ａ）〜（Ｄ）はそれぞれ、窒化チタン（ＴｉＮ）の処理方法および下地膜による化学気相蒸着（ＣＶＤ）アルミニウムの蒸着特性を示すグラフである。
Claims (11)
- 絶縁膜の形成された半導体基板上に金属配線層を形成する方法において、
前記絶縁膜に金属配線及びコンタクトホールの形成される部位を限定する段階と、
前記限定された金属配線及びコンタクトホール領域を有する結果物の構造上に順次にオーミック層及び障壁層を形成する段階と、
前記障壁層の形成された結果物の全面に電子サイクロトロン共鳴食刻及びＳｉＨ4プラズマ処理を連続的に施して前記金属配線部位及びコンタクトホール部位を除いた前記障壁層上にシリコン層を形成する段階と、
化学気相蒸着方法で前記金属配線部位及び前記コンタクトホール部位の内部にのみアルミニウムを蒸着する段階と、
前記絶縁膜の表面に存在する物質層を食刻する段階とを備えることを特徴とする半導体装置の金属配線層の形成方法。 - 前記障壁層を形成した後、前記障壁層上に他の障壁層を形成する段階を備えることを特徴とする請求項１記載の半導体装置の金属配線層の形成方法。
- 前記電子サイクロトロン共鳴食刻をアルゴンガス、水素ガスまたはアルゴンと水素との混合ガスのいずれか一つを使用して施すことを特徴とする請求項１記載の半導体装置の金属配線層の形成方法。
- 前記アルゴンガスを使用した電子サイクロトロン共鳴食刻は−７０Ｖのバイアス電圧及び１０００ｋＷ，２．４ＧＨｚのマイクロウェーブ電力を使用して６０秒以内に施すことを特徴とする請求項３記載の半導体装置の金属配線層の形成方法。
- 前記 ＳｉＨ４ プラズマ処理は３５０℃の基板温度および１００Ｗの電力条件で施すことを特徴とする請求項１記載の半導体装置の金属配線層の形成方法。
- 前記アルミニウム蒸着段階は大気圧より低い圧力を使用する化学気相蒸着チャンバで施すことを特徴とする請求項１記載の半導体装置の金属配線層の形成方法。
- 前記化学気相蒸着チャンバで全体圧力を１ｔｏｒｒ以下に保つことを特徴とする請求項６記載の半導体装置の金属配線層の形成方法。
- 前記アルミニウム蒸着段階は３５０℃以下の温度で施すことを特徴とする請求項１記載の半導体装置の金属配線層の形成方法。
- 絶縁膜の形成された半導体基板上に金属配線層を形成する方法において、
前記絶縁膜に金属配線及びコンタクトホールの形成される部位を限定する段階と、
前記限定された結果物上に障壁層を形成する段階と、
前記障壁層の形成された結果物の全面に電子サイクロトロン共鳴食刻及びＳｉＨ4プラズマ処理を連続的に施して前記金属配線部位及びコンタクトホール部位を除いた前記障壁層上にシリコン層を形成する段階と、
化学気相蒸着方法で前記金属配線部位及び前記コンタクトホール部位の内部にのみアルミニウムを蒸着する段階と、
前記アルミニウムの蒸着された結果物上に物理蒸着方法で金属層を形成する段階と、
前記金属層の形成された結果物の全面に熱処理を施す段階と、
前記絶縁間膜の表面に存在する物質層を食刻する段階とを備えることを特徴とする半導体装置の金属配線層の形成方法。 - 前記熱処理は、前記金属層を形成したのち、大気露出なしに連続に４５０〜６００℃の温度で１０分以下に施すことを特徴とする請求項９記載の半導体装置の金属配線層の形成方法。
- 前記金属層を構成する物質は、銅、チタン、パラジウムおよびタングステンよりなる群から選ばれたいずれか一つを使用することを特徴とする請求項９記載の半導体装置の金属配線層の形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950004381A KR0144913B1 (ko) | 1995-03-03 | 1995-03-03 | 반도체장치의 금속배선층 형성방법 |
| KR1995P4381 | 1995-03-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08250497A JPH08250497A (ja) | 1996-09-27 |
| JP3607398B2 true JP3607398B2 (ja) | 2005-01-05 |
Family
ID=19409186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04297496A Expired - Fee Related JP3607398B2 (ja) | 1995-03-03 | 1996-02-29 | 半導体装置の金属配線層の形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5960320A (ja) |
| JP (1) | JP3607398B2 (ja) |
| KR (1) | KR0144913B1 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100215847B1 (ko) * | 1996-05-16 | 1999-08-16 | 구본준 | 반도체 장치의 금속 배선 및 그의 형성 방법 |
| DE19621855C2 (de) * | 1996-05-31 | 2003-03-27 | Univ Dresden Tech | Verfahren zur Herstellung von Metallisierungen auf Halbleiterkörpern unter Verwendung eines gepulsten Vakuumbogenverdampfers |
| KR100414306B1 (ko) * | 1996-12-30 | 2004-03-30 | 주식회사 하이닉스반도체 | 반도체장치의금속콘택방법 |
| EP0984485B1 (en) * | 1997-03-10 | 2005-11-16 | Asahi Kasei Kabushiki Kaisha | Wiring forming method for semiconductor device |
| KR100253385B1 (ko) * | 1997-12-22 | 2000-05-01 | 김영환 | 반도체 소자의 배선형성 방법 |
| JPH11220025A (ja) * | 1998-02-03 | 1999-08-10 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| US6057230A (en) * | 1998-09-17 | 2000-05-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dry etching procedure and recipe for patterning of thin film copper layers |
| TW439204B (en) * | 1998-09-18 | 2001-06-07 | Ibm | Improved-reliability damascene interconnects and process of manufacture |
| US6207545B1 (en) * | 1998-11-30 | 2001-03-27 | Taiwan Semiconductor Manufacturing Corporation | Method for forming a T-shaped plug having increased contact area |
| US6194307B1 (en) * | 1999-04-26 | 2001-02-27 | Taiwan Semiconductor Manufacturing Company | Elimination of copper line damages for damascene process |
| KR100585063B1 (ko) * | 1999-06-15 | 2006-05-30 | 삼성전자주식회사 | 선택적 전기도금공정을 이용한 금속층 형성방법 |
| US6251770B1 (en) * | 1999-06-30 | 2001-06-26 | Lam Research Corp. | Dual-damascene dielectric structures and methods for making the same |
| US6103569A (en) * | 1999-12-13 | 2000-08-15 | Chartered Semiconductor Manufacturing Ltd. | Method for planarizing local interconnects |
| US6274483B1 (en) | 2000-01-18 | 2001-08-14 | Taiwan Semiconductor Manufacturing Company | Method to improve metal line adhesion by trench corner shape modification |
| US6491978B1 (en) * | 2000-07-10 | 2002-12-10 | Applied Materials, Inc. | Deposition of CVD layers for copper metallization using novel metal organic chemical vapor deposition (MOCVD) precursors |
| KR100366633B1 (ko) * | 2000-10-20 | 2003-01-09 | 삼성전자 주식회사 | 반도체 소자의 듀얼 다마신 배선을 위한 컨택 홀 형성 방법 |
| KR100368320B1 (ko) * | 2000-12-28 | 2003-01-24 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
| JP2003124211A (ja) * | 2001-09-28 | 2003-04-25 | Agere Systems Inc | エレクトロマイグレーションを減す構造及び方法 |
| US6673718B1 (en) * | 2002-11-27 | 2004-01-06 | Samsung Electronics Co., Ltd. | Methods for forming aluminum metal wirings |
| AU2003303784A1 (en) * | 2003-01-20 | 2004-08-13 | Systems On Silicon Manufacturing Company Pte Ltd | Titanium underlayer for lines in semiconductor devices |
| JP2008141051A (ja) * | 2006-12-04 | 2008-06-19 | Ulvac Japan Ltd | 半導体装置の製造方法及び半導体装置の製造装置 |
| US7763987B2 (en) * | 2007-02-27 | 2010-07-27 | Qimonda Ag | Integrated circuit and methods of manufacturing a contact arrangement and an interconnection arrangement |
| US8252679B2 (en) * | 2010-02-10 | 2012-08-28 | United Microelectronics Corp. | Semiconductor process |
| US9177826B2 (en) * | 2012-02-02 | 2015-11-03 | Globalfoundries Inc. | Methods of forming metal nitride materials |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2926864B2 (ja) * | 1990-04-12 | 1999-07-28 | ソニー株式会社 | 銅系金属膜のエッチング方法 |
| US5486492A (en) * | 1992-10-30 | 1996-01-23 | Kawasaki Steel Corporation | Method of forming multilayered wiring structure in semiconductor device |
| US5705430A (en) * | 1995-06-07 | 1998-01-06 | Advanced Micro Devices, Inc. | Dual damascene with a sacrificial via fill |
| US5702982A (en) * | 1996-03-28 | 1997-12-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for making metal contacts and interconnections concurrently on semiconductor integrated circuits |
-
1995
- 1995-03-03 KR KR1019950004381A patent/KR0144913B1/ko not_active IP Right Cessation
-
1996
- 1996-02-29 JP JP04297496A patent/JP3607398B2/ja not_active Expired - Fee Related
- 1996-03-04 US US08/610,442 patent/US5960320A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR960035795A (ko) | 1996-10-28 |
| US5960320A (en) | 1999-09-28 |
| JPH08250497A (ja) | 1996-09-27 |
| KR0144913B1 (ko) | 1998-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3607398B2 (ja) | 半導体装置の金属配線層の形成方法 | |
| US6949450B2 (en) | Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber | |
| US5356835A (en) | Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer | |
| US6803310B2 (en) | Method for forming a plug metal layer | |
| JP4681117B2 (ja) | サブクオーターミクロン適用のための、メタライゼーションに先立つ予備洗浄方法 | |
| JP3216345B2 (ja) | 半導体装置及びその作製方法 | |
| US7186638B2 (en) | Passivation processes for use with metallization techniques | |
| US6066358A (en) | Blanket-selective chemical vapor deposition using an ultra-thin nucleation layer | |
| JPH09148268A (ja) | 半導体装置の製造方法 | |
| US5918150A (en) | Method for a chemical vapor deposition of copper on an ion prepared conductive surface | |
| US6025269A (en) | Method for depositioning a substantially void-free aluminum film over a refractory metal nitride layer | |
| US6444556B2 (en) | Chemistry for chemical vapor deposition of titanium containing films | |
| WO2002046489A1 (en) | Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber | |
| JPH1167766A (ja) | 半導体装置の製造方法 | |
| US5989633A (en) | Process for overcoming CVD aluminum selectivity loss with warm PVD aluminum | |
| JP2001053023A (ja) | 半導体装置の製造方法及び製造装置 | |
| JPH02139932A (ja) | 半導体装置の製造方法 | |
| JPH053170A (ja) | ブランケツトタングステンプラグ形成法 | |
| JPH05206081A (ja) | ドライエッチング方法 | |
| KR0135841B1 (ko) | 반도체장치의 콘택 플러그 형성방법 | |
| JPH11145078A (ja) | 半導体装置の製造方法 | |
| JPH1032206A (ja) | 選択的化学気相成長法を用いたダマシン相互接続層の形成方法 | |
| JPH1187267A (ja) | 金属膜の形成方法および半導体装置の製造方法 | |
| JPH0794448A (ja) | 半導体装置の製造方法 | |
| JPH0629240A (ja) | 半導体装置並びにその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040824 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040913 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041007 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071015 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111015 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121015 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |