JPH1032206A - 選択的化学気相成長法を用いたダマシン相互接続層の形成方法 - Google Patents
選択的化学気相成長法を用いたダマシン相互接続層の形成方法Info
- Publication number
- JPH1032206A JPH1032206A JP9090820A JP9082097A JPH1032206A JP H1032206 A JPH1032206 A JP H1032206A JP 9090820 A JP9090820 A JP 9090820A JP 9082097 A JP9082097 A JP 9082097A JP H1032206 A JPH1032206 A JP H1032206A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- deposited
- groove
- tungsten
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 64
- 230000015572 biosynthetic process Effects 0.000 title claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 title claims description 6
- 229910052751 metal Inorganic materials 0.000 claims abstract description 37
- 239000002184 metal Substances 0.000 claims abstract description 37
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 33
- 239000010937 tungsten Substances 0.000 claims abstract description 33
- 239000012212 insulator Substances 0.000 claims abstract description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 25
- 239000000463 material Substances 0.000 claims abstract description 25
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 25
- 239000010703 silicon Substances 0.000 claims abstract description 25
- 239000010936 titanium Substances 0.000 claims abstract description 15
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 14
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 14
- 150000002500 ions Chemical class 0.000 claims abstract description 11
- 229910052785 arsenic Inorganic materials 0.000 claims abstract description 9
- -1 arsenic ions Chemical class 0.000 claims abstract description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 5
- 239000000126 substance Substances 0.000 claims abstract description 5
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 10
- 238000001020 plasma etching Methods 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 2
- 238000005240 physical vapour deposition Methods 0.000 description 8
- 239000012535 impurity Substances 0.000 description 7
- 229910008484 TiSi Inorganic materials 0.000 description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910017855 NH 4 F Inorganic materials 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000011534 incubation Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 本発明は、ダマシン相互接続層を形成する絶
縁体溝の底部に残留物のない表面を設けて物理気相成長
ではなく化学気相成長を用いて溝の底部に選択的に堆積
されたタングステン等の接続層材料の成長を可能にする
ことを目的とする。 【解決手段】 絶縁膜200 の表面上に金属層201 を堆積
し、この金属層201 および絶縁膜200 をエッチングして
絶縁体溝210 を形成し、金属層201 の上部表面上と、絶
縁体溝210 の各側壁および底部上とにシリコン層203 を
堆積し、このシリコン層203 および金属層201 をアニー
ルしてケイ化物層204 を形成し、絶縁体溝210 の底部に
イオン205 を注入し、ケイ化物層204 を剥離し、選択的
化学気相成長を用いて絶縁体溝210 内に相互接続層材料
207 を堆積する工程を含んでいる。使用材料の一例を挙
げれば、金属層201 はチタン層であり、相互接続層材料
207はタングステンであり、注入されたイオン205 はヒ
素イオンである。
縁体溝の底部に残留物のない表面を設けて物理気相成長
ではなく化学気相成長を用いて溝の底部に選択的に堆積
されたタングステン等の接続層材料の成長を可能にする
ことを目的とする。 【解決手段】 絶縁膜200 の表面上に金属層201 を堆積
し、この金属層201 および絶縁膜200 をエッチングして
絶縁体溝210 を形成し、金属層201 の上部表面上と、絶
縁体溝210 の各側壁および底部上とにシリコン層203 を
堆積し、このシリコン層203 および金属層201 をアニー
ルしてケイ化物層204 を形成し、絶縁体溝210 の底部に
イオン205 を注入し、ケイ化物層204 を剥離し、選択的
化学気相成長を用いて絶縁体溝210 内に相互接続層材料
207 を堆積する工程を含んでいる。使用材料の一例を挙
げれば、金属層201 はチタン層であり、相互接続層材料
207はタングステンであり、注入されたイオン205 はヒ
素イオンである。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の絶縁
膜に形成された溝内へのタングステンの相互接続層の形
成方法に関し、特に、選択的化学気相成長法を用いたダ
マシン（ｄａｍａｓｃｅｎｅ）相互接続層の形成方法に
関する。
膜に形成された溝内へのタングステンの相互接続層の形
成方法に関し、特に、選択的化学気相成長法を用いたダ
マシン（ｄａｍａｓｃｅｎｅ）相互接続層の形成方法に
関する。
【０００２】
【従来の技術】絶縁膜に形成された溝（絶縁体溝）内に
ダマシン相互接続層を形成するためには、絶縁体溝内だ
けに導電性材料が堆積されることが必要である。そのた
めには、相互接続層が溝内だけに形成され、絶縁体溝が
形成されている絶縁膜の表面上にあふれ出ることのない
形成工程が要求される。
ダマシン相互接続層を形成するためには、絶縁体溝内だ
けに導電性材料が堆積されることが必要である。そのた
めには、相互接続層が溝内だけに形成され、絶縁体溝が
形成されている絶縁膜の表面上にあふれ出ることのない
形成工程が要求される。
【０００３】従来、ダマシン相互接続層の形成は、タン
グステンを堆積するための物理気相成長（ＰＶＤ）法を
用い、その後、図１の従来技術に示されているように、
化学的機械的研磨（ＣＭＰ）処理を行うことによって達
成されている。図１の（ａ）において、溝110 は、フォ
トレジストパターニングの後に反応性イオンエッチング
（ＲＩＥ）を行うことによって二酸化シリコン等から成
る絶縁層100 に形成される。ついで、図１の（ｂ）に示
されているように、物理気相成長を用いて導電層102 が
堆積される。その後、この導電層102 は、図１の（ｃ）
に示されているようにＣＭＰを用いて研磨される。この
ＣＭＰ処理は、例えばＳｉＯ2 のクラスタ等の残留物10
3 が溝110 内に形成される原因となる。続いて、タング
ステンその他の相互接続層材料がＰＶＤ処理を用いて溝
内に堆積される。この時、残留物103 は、溝110 の底部
からタングステンが選択的に堆積されて成長することを
妨げる。従って、相互接続層材料は、溝の底部からより
も溝の側壁から成長し、それによって、タングステンそ
の他の相互接続層材料が溝110 からあふれ出てしまう。
結果として生じた余分な充填物105 （図１の（ｄ）に示
されている）は、ＣＭＰを用いて除去しなければならな
い。導電層102 を除去するためにＣＭＰが用いられるの
で、残留物によって相互接続層間に短絡が生じてしま
う。タングステンその他の相互接続層材料と溝の底部の
導電体102 との間の残留物103 はまた回路の断線の原因
となる。
グステンを堆積するための物理気相成長（ＰＶＤ）法を
用い、その後、図１の従来技術に示されているように、
化学的機械的研磨（ＣＭＰ）処理を行うことによって達
成されている。図１の（ａ）において、溝110 は、フォ
トレジストパターニングの後に反応性イオンエッチング
（ＲＩＥ）を行うことによって二酸化シリコン等から成
る絶縁層100 に形成される。ついで、図１の（ｂ）に示
されているように、物理気相成長を用いて導電層102 が
堆積される。その後、この導電層102 は、図１の（ｃ）
に示されているようにＣＭＰを用いて研磨される。この
ＣＭＰ処理は、例えばＳｉＯ2 のクラスタ等の残留物10
3 が溝110 内に形成される原因となる。続いて、タング
ステンその他の相互接続層材料がＰＶＤ処理を用いて溝
内に堆積される。この時、残留物103 は、溝110 の底部
からタングステンが選択的に堆積されて成長することを
妨げる。従って、相互接続層材料は、溝の底部からより
も溝の側壁から成長し、それによって、タングステンそ
の他の相互接続層材料が溝110 からあふれ出てしまう。
結果として生じた余分な充填物105 （図１の（ｄ）に示
されている）は、ＣＭＰを用いて除去しなければならな
い。導電層102 を除去するためにＣＭＰが用いられるの
で、残留物によって相互接続層間に短絡が生じてしま
う。タングステンその他の相互接続層材料と溝の底部の
導電体102 との間の残留物103 はまた回路の断線の原因
となる。
【０００４】他の公知のタングステン相互接続層の形成
方法は、米国特許第4,764,484 号、第4,,948,755号明細
書およびE.K.Broadbent 氏等による文献“High-Densit
y, High-Reliability Tungsten Interconnection by Fi
lled Interconnect Groove Metalization”（IEEE Tran
sactions on Electron Devices, vol.35(1988), page95
2 ）に記載されている。米国特許第4,764,484 号および
第4,,948,755号明細書において、選択ＣＶＤによるタン
グステンの堆積内に消耗される溝の底部の薄いシリコン
層を用いる形成プロセスが記載されている。しかしなが
ら、この形成方法は、真性シリコンが用いられたときで
さえも、結果的に相互接続層間で短絡を生じる。また、
シリコンを消耗する処理中にタングステンの侵食が横方
向に生じ、それはさらに回路の短絡を増加させる。Broa
dbent 氏による文献には、ダマシン相互接続層の形成に
おいてＣＭＰの代わりにブランケットＣＶＤタングステ
ンおよびＲＩＥによるエッチバックが用いられる形成プ
ロセスが記載されている。しかしながら、ＲＩＥによる
エッチバックの不均一性によって酸化物とタングステン
表面との間に段差が生成されるという問題が生じる。
方法は、米国特許第4,764,484 号、第4,,948,755号明細
書およびE.K.Broadbent 氏等による文献“High-Densit
y, High-Reliability Tungsten Interconnection by Fi
lled Interconnect Groove Metalization”（IEEE Tran
sactions on Electron Devices, vol.35(1988), page95
2 ）に記載されている。米国特許第4,764,484 号および
第4,,948,755号明細書において、選択ＣＶＤによるタン
グステンの堆積内に消耗される溝の底部の薄いシリコン
層を用いる形成プロセスが記載されている。しかしなが
ら、この形成方法は、真性シリコンが用いられたときで
さえも、結果的に相互接続層間で短絡を生じる。また、
シリコンを消耗する処理中にタングステンの侵食が横方
向に生じ、それはさらに回路の短絡を増加させる。Broa
dbent 氏による文献には、ダマシン相互接続層の形成に
おいてＣＭＰの代わりにブランケットＣＶＤタングステ
ンおよびＲＩＥによるエッチバックが用いられる形成プ
ロセスが記載されている。しかしながら、ＲＩＥによる
エッチバックの不均一性によって酸化物とタングステン
表面との間に段差が生成されるという問題が生じる。
【０００５】
【発明が解決しようとする課題】本発明の目的は、ダマ
シン相互接続層が形成される絶縁体溝の底部に残留物の
ない表面を設け、それによって、溝の底部上に選択的に
堆積されたタングステン（あるいは他の材料）の成長を
可能にするダマシン相互接続層の形成方法を提供するこ
とである。
シン相互接続層が形成される絶縁体溝の底部に残留物の
ない表面を設け、それによって、溝の底部上に選択的に
堆積されたタングステン（あるいは他の材料）の成長を
可能にするダマシン相互接続層の形成方法を提供するこ
とである。
【０００６】本発明の他の目的は、堆積されたタングス
テンあるいは他の相互接続層材料が、絶縁体溝の側壁か
らではなく絶縁体溝の底部から成長するように、相互接
続層材料の物理気相成長の代わりにタングステン（ある
いは他の相互接続層材料）の選択的化学気相成長を用い
てダマシン相互接続層を形成する方法を提供し、それに
より、ＣＭＰの必要性を減少あるいは排除し、相互接続
層の特性を向上させることである。
テンあるいは他の相互接続層材料が、絶縁体溝の側壁か
らではなく絶縁体溝の底部から成長するように、相互接
続層材料の物理気相成長の代わりにタングステン（ある
いは他の相互接続層材料）の選択的化学気相成長を用い
てダマシン相互接続層を形成する方法を提供し、それに
より、ＣＭＰの必要性を減少あるいは排除し、相互接続
層の特性を向上させることである。
【０００７】
【課題を解決するための手段】従来の相互接続層形成方
法の上述の問題は、本発明によれば、金属ケイ化物の形
成および金属ケイ化物の選択エッチングによって解消さ
れる。本発明による形成方法において、まず金属層が絶
縁膜上に堆積される。その後、金属層および絶縁膜がエ
ッチングされ、絶縁体溝が形成される。その後、シリコ
ン層が堆積されかつアニールされ、金属ケイ化物が形成
される。（例えばタングステン等の）相互接続層材料の
成長を可能にするように、不純物が溝の底部にイオン注
入される。その後、ケイ化物が除去され、タングステン
等の相互接続層材料が選択ＣＶＤを用いて堆積される。
タングステンは、非導電性材料（例えば絶縁体溝の側壁
上のドープ処理されていないシリコン等）よりも、導電
性材料（例えば絶縁体溝の底部におけるドープ処理され
たシリコン膜等）上で容易に成長し（すなわち、定温放
置時間が短く）、堆積されたタングステンは、溝のドー
プ処理されていない側壁からではなく溝の底部のドープ
処理されたシリコンから成長し易い。それにより、タン
グステンの堆積に続くＣＭＰの必要性が実質的に低減さ
れる。その理由は、タングステンが溝からあふれ出ない
からである。また、ドープ処理されたシリコン領域の導
電率は、溝の底部におけるシリコン膜の抵抗を減少さ
せ、相互接続部の特性を向上させる。
法の上述の問題は、本発明によれば、金属ケイ化物の形
成および金属ケイ化物の選択エッチングによって解消さ
れる。本発明による形成方法において、まず金属層が絶
縁膜上に堆積される。その後、金属層および絶縁膜がエ
ッチングされ、絶縁体溝が形成される。その後、シリコ
ン層が堆積されかつアニールされ、金属ケイ化物が形成
される。（例えばタングステン等の）相互接続層材料の
成長を可能にするように、不純物が溝の底部にイオン注
入される。その後、ケイ化物が除去され、タングステン
等の相互接続層材料が選択ＣＶＤを用いて堆積される。
タングステンは、非導電性材料（例えば絶縁体溝の側壁
上のドープ処理されていないシリコン等）よりも、導電
性材料（例えば絶縁体溝の底部におけるドープ処理され
たシリコン膜等）上で容易に成長し（すなわち、定温放
置時間が短く）、堆積されたタングステンは、溝のドー
プ処理されていない側壁からではなく溝の底部のドープ
処理されたシリコンから成長し易い。それにより、タン
グステンの堆積に続くＣＭＰの必要性が実質的に低減さ
れる。その理由は、タングステンが溝からあふれ出ない
からである。また、ドープ処理されたシリコン領域の導
電率は、溝の底部におけるシリコン膜の抵抗を減少さ
せ、相互接続部の特性を向上させる。
【０００８】本発明による形成方法は、絶縁膜の表面上
に金属層を堆積し、金属層および絶縁膜をエッチングし
て絶縁体溝を形成し、金属層の上部表面上と絶縁体溝の
各側壁および底部上にシリコン層を堆積し、シリコン層
および金属層をアニールしてケイ化物層を形成し、絶縁
体溝の底部にイオンを注入し、選択的化学気相成長を用
いて絶縁体溝内に相互接続層材料を堆積する工程を含ん
でいる。一例を挙げれば、金属層はチタン層であり、相
互接続層材料はタングステンであり、注入されるイオン
はヒ素イオンである。
に金属層を堆積し、金属層および絶縁膜をエッチングし
て絶縁体溝を形成し、金属層の上部表面上と絶縁体溝の
各側壁および底部上にシリコン層を堆積し、シリコン層
および金属層をアニールしてケイ化物層を形成し、絶縁
体溝の底部にイオンを注入し、選択的化学気相成長を用
いて絶縁体溝内に相互接続層材料を堆積する工程を含ん
でいる。一例を挙げれば、金属層はチタン層であり、相
互接続層材料はタングステンであり、注入されるイオン
はヒ素イオンである。
【０００９】本発明を特徴づける種々の付加的な利点お
よび特徴が、特許請求の範囲にさらに記載されている。
しかしながら、本発明およびその利点をより良く理解す
るために、本発明の好ましい実施の形態を図面を参照し
ながら説明する。
よび特徴が、特許請求の範囲にさらに記載されている。
しかしながら、本発明およびその利点をより良く理解す
るために、本発明の好ましい実施の形態を図面を参照し
ながら説明する。
【００１０】
【発明の実施の形態】シリコン基板上に形成された絶縁
体溝にタングステンの相互接続層を形成する方法を添付
の図面を参照して以下に詳細に説明する。以下に説明さ
れる形成方法はタングステンの相互接続層の形成に関連
しているが、本発明による方法はタングステンの使用に
制限されるものではなく、本発明の技術的範囲から逸脱
せずに他の適当な材料を用いることができる。
体溝にタングステンの相互接続層を形成する方法を添付
の図面を参照して以下に詳細に説明する。以下に説明さ
れる形成方法はタングステンの相互接続層の形成に関連
しているが、本発明による方法はタングステンの使用に
制限されるものではなく、本発明の技術的範囲から逸脱
せずに他の適当な材料を用いることができる。
【００１１】本発明による絶縁体溝内のタングステン
（あるいは他の適当な材料）の相互接続層の形成方法が
図２の（ａ）乃至図２の（ｉ）に示されている。図２の
（ａ）に示されているように、例えば、チタン（Ｔｉ）
層等の金属層201 が、通常のＰＶＤあるいはＣＶＤ堆積
技術を用いて二酸化シリコン絶縁膜200上に堆積され
る。
（あるいは他の適当な材料）の相互接続層の形成方法が
図２の（ａ）乃至図２の（ｉ）に示されている。図２の
（ａ）に示されているように、例えば、チタン（Ｔｉ）
層等の金属層201 が、通常のＰＶＤあるいはＣＶＤ堆積
技術を用いて二酸化シリコン絶縁膜200上に堆積され
る。
【００１２】次に、図２の（ｂ）に示されているよう
に、フォトレジスト202 が金属層201上に形成され、パ
ターニングされる。その後、図２の（ｃ）において、金
属層201 および酸化物層200 が例えば通常の反応性イオ
ンエッチング（ＲＩＥ）処理等を用いてエッチングさ
れ、それによって、相互接続層構造のための垂直な側壁
を有する溝210 が形成される。本発明の一実施の形態に
よれば、溝210 は、約０．１乃至０．５マイクロメート
ルの深さを有する。
に、フォトレジスト202 が金属層201上に形成され、パ
ターニングされる。その後、図２の（ｃ）において、金
属層201 および酸化物層200 が例えば通常の反応性イオ
ンエッチング（ＲＩＥ）処理等を用いてエッチングさ
れ、それによって、相互接続層構造のための垂直な側壁
を有する溝210 が形成される。本発明の一実施の形態に
よれば、溝210 は、約０．１乃至０．５マイクロメート
ルの深さを有する。
【００１３】図２の（ｄ）に示されているように、シリ
コン層203 は、例えば従来のＣＶＤあるいはＰＶＤ技術
を用いて、金属層201 上および溝210 内に堆積される。
本発明の一実施の形態によれば、このシリコン層は、約
１００乃至３００オングストロームの厚さを有し、金属
層201 とシリコン層203 との間の厚さの比率は、０．４
以上（［金属層201 の厚さ］／［シリコン層203 の厚
さ］＞０．４）である。
コン層203 は、例えば従来のＣＶＤあるいはＰＶＤ技術
を用いて、金属層201 上および溝210 内に堆積される。
本発明の一実施の形態によれば、このシリコン層は、約
１００乃至３００オングストロームの厚さを有し、金属
層201 とシリコン層203 との間の厚さの比率は、０．４
以上（［金属層201 の厚さ］／［シリコン層203 の厚
さ］＞０．４）である。
【００１４】その後、図２の（ｅ）において、この構造
は、例えばＴｉＳｉ2 等の金属ケイ化物204 が形成され
るようにアニールされる。この処理工程中に、シリコン
層203 は完全に消耗される。例えば、金属層201 がＴｉ
層である場合、ＴｉＳｉ2 を形成するために、５００℃
乃至７５０℃で通常行われている迅速な熱アニールある
いは炉アニール処理が用いられる。
は、例えばＴｉＳｉ2 等の金属ケイ化物204 が形成され
るようにアニールされる。この処理工程中に、シリコン
層203 は完全に消耗される。例えば、金属層201 がＴｉ
層である場合、ＴｉＳｉ2 を形成するために、５００℃
乃至７５０℃で通常行われている迅速な熱アニールある
いは炉アニール処理が用いられる。
【００１５】続いて、図２の（ｆ）において、ヒ素ある
いはリン等の不純物が矢印205 で示されているように注
入される。これによって、図２の（ｇ）に示されている
ように高不純物領域206 が形成される。Ｎ型のイオンが
注入されることが好ましい。その理由は、多数の自由電
子によって結果的に定温放置時間が短くなるからであ
る。通常の注入処理が、不純物を十分に分布させるため
に用いられる。例えば、約２００オングストロームの深
さの注入を達成するために、１Ｅ１１／ｃｍ2 乃至１Ｅ
１５／ｃｍ2 の量の不純物が約１０乃至５０ｋＶの加速
電圧で注入される。
いはリン等の不純物が矢印205 で示されているように注
入される。これによって、図２の（ｇ）に示されている
ように高不純物領域206 が形成される。Ｎ型のイオンが
注入されることが好ましい。その理由は、多数の自由電
子によって結果的に定温放置時間が短くなるからであ
る。通常の注入処理が、不純物を十分に分布させるため
に用いられる。例えば、約２００オングストロームの深
さの注入を達成するために、１Ｅ１１／ｃｍ2 乃至１Ｅ
１５／ｃｍ2 の量の不純物が約１０乃至５０ｋＶの加速
電圧で注入される。
【００１６】次に、図２の（ｈ）に示されているよう
に、金属ケイ化物層204 は、例えばＨＦあるいは希釈さ
れたＨＦ溶液（例えば、ＮＨ4 Ｆ等）を用いて選択的に
エッチングされる。エッチング溶液は、例えば下の表に
示されたように薄められなければならない。 Ｈ2 Ｏ：ＮＨ4 Ｆ ＴｉＳｉ2 熱ＳｉＯ2 選択性 （比率） （エッチング速度） （エッチング速度） （概略比率） ２００：１ ６０Ａ／分 ０．７５Ａ／分 ８０ １００：１ １６０Ａ／分 ２．７５Ａ／分 ５８ １５：１ ８００Ａ／分 ６３Ａ／分 １３ （注）Ａは、オングストロームを表す。
に、金属ケイ化物層204 は、例えばＨＦあるいは希釈さ
れたＨＦ溶液（例えば、ＮＨ4 Ｆ等）を用いて選択的に
エッチングされる。エッチング溶液は、例えば下の表に
示されたように薄められなければならない。 Ｈ2 Ｏ：ＮＨ4 Ｆ ＴｉＳｉ2 熱ＳｉＯ2 選択性 （比率） （エッチング速度） （エッチング速度） （概略比率） ２００：１ ６０Ａ／分 ０．７５Ａ／分 ８０ １００：１ １６０Ａ／分 ２．７５Ａ／分 ５８ １５：１ ８００Ａ／分 ６３Ａ／分 １３ （注）Ａは、オングストロームを表す。
【００１７】ついで、タングステン（Ｗ）がＣＶＤによ
り溝210 内に堆積され、それにより、図２の（ｉ）に示
されているように相互接続層207 が形成される。例え
ば、本発明の一実施の形態によれば、溝210 内にタング
ステンを堆積するために、ＷＦ6 とＳｉＨ4 またはＨ
2 、あるいはその両方の組合わせが用いられる。これら
のガスは、別々に用いられるか、あるいは不活性気体で
希釈されて用いられる。堆積圧力は気体の状態に依存
し、堆積温度は３５０℃以下であることが好ましい。
り溝210 内に堆積され、それにより、図２の（ｉ）に示
されているように相互接続層207 が形成される。例え
ば、本発明の一実施の形態によれば、溝210 内にタング
ステンを堆積するために、ＷＦ6 とＳｉＨ4 またはＨ
2 、あるいはその両方の組合わせが用いられる。これら
のガスは、別々に用いられるか、あるいは不活性気体で
希釈されて用いられる。堆積圧力は気体の状態に依存
し、堆積温度は３５０℃以下であることが好ましい。
【００１８】アルミニウムあるいは銅等の他の適当な材
料が、相互接続層を形成するために、溝210 に堆積され
てもよい。絶縁体の選択性と比較した際に金属の堆積選
択性を有する材料を使用することが好ましい。
料が、相互接続層を形成するために、溝210 に堆積され
てもよい。絶縁体の選択性と比較した際に金属の堆積選
択性を有する材料を使用することが好ましい。
【００１９】図２の（ａ）乃至２の（ｉ）に示されてい
る形成方法の詳細なプロセスの工程フローが図３に示さ
れている。この方法は以下のようなものである。工程30
1 において、二酸化シリコン等の絶縁層200 が半導体基
板（図示されていない）上に堆積され、工程302 におい
て、金属層201 が絶縁層200 上に堆積され、工程303 に
おいて、フォトレジスト202 が金属層201 上に堆積され
てパターニングされ、工程304 において、例えばＲＩＥ
を用いて絶縁層200 および金属層201 がエッチングさ
れ、それによって、絶縁体溝210 が形成され、工程305
において、残りのフォトレジスト202 が金属層201 の上
部表面から剥離され、工程306 において、シリコン層20
3 が金属層201 の上部表面と絶縁体溝210 の側壁および
底部とを含む領域全体に堆積され、工程307 において、
シリコン層203 が任意的にアニールされ、それによっ
て、下部に金属層201 がある状態でケイ化物204 が形成
され、工程308 において、イオン205 （例えば、ヒ素あ
るいはリンイオン等）が絶縁体溝210 の底部に注入さ
れ、工程309 において、ケイ化物204 の形成を完全なも
のにするためにアニールが行われ、工程310 において、
金属ケイ化物204 および残存している金属層201 が剥離
され、必要に応じて予備クリーニングが行われ、工程31
1 において、不純物205 （注入されたイオン）を活性化
させるために付加的なアニール処理が行われ、工程312
において、選択ＣＶＤを用いてタングステンその他の適
当な相互接続層材料207 が溝210 内に堆積され、工程31
3 において、必要に応じて、例えば絶縁膜200 上に偶発
的に成長したタングステンの粒子を除去するためにＣＭ
Ｐ処理が行われる。
る形成方法の詳細なプロセスの工程フローが図３に示さ
れている。この方法は以下のようなものである。工程30
1 において、二酸化シリコン等の絶縁層200 が半導体基
板（図示されていない）上に堆積され、工程302 におい
て、金属層201 が絶縁層200 上に堆積され、工程303 に
おいて、フォトレジスト202 が金属層201 上に堆積され
てパターニングされ、工程304 において、例えばＲＩＥ
を用いて絶縁層200 および金属層201 がエッチングさ
れ、それによって、絶縁体溝210 が形成され、工程305
において、残りのフォトレジスト202 が金属層201 の上
部表面から剥離され、工程306 において、シリコン層20
3 が金属層201 の上部表面と絶縁体溝210 の側壁および
底部とを含む領域全体に堆積され、工程307 において、
シリコン層203 が任意的にアニールされ、それによっ
て、下部に金属層201 がある状態でケイ化物204 が形成
され、工程308 において、イオン205 （例えば、ヒ素あ
るいはリンイオン等）が絶縁体溝210 の底部に注入さ
れ、工程309 において、ケイ化物204 の形成を完全なも
のにするためにアニールが行われ、工程310 において、
金属ケイ化物204 および残存している金属層201 が剥離
され、必要に応じて予備クリーニングが行われ、工程31
1 において、不純物205 （注入されたイオン）を活性化
させるために付加的なアニール処理が行われ、工程312
において、選択ＣＶＤを用いてタングステンその他の適
当な相互接続層材料207 が溝210 内に堆積され、工程31
3 において、必要に応じて、例えば絶縁膜200 上に偶発
的に成長したタングステンの粒子を除去するためにＣＭ
Ｐ処理が行われる。
【００２０】図４に、チタン（Ｔｉ）を金属層として用
い、ヒ素（Ａｓ）を注入する不純物としてヒ素（Ａｓ）
を用いる本発明による形成方法の工程フローが示されて
いる。この方法の工程は以下のようなものである。
い、ヒ素（Ａｓ）を注入する不純物としてヒ素（Ａｓ）
を用いる本発明による形成方法の工程フローが示されて
いる。この方法の工程は以下のようなものである。
【００２１】工程401 において、例えば二酸化シリコン
膜の絶縁膜がシリコン基板上に堆積され、工程402 にお
いて、ＰＶＤを用いてＴｉ層が絶縁膜の上部表面上に堆
積され、工程403 において、フォトレジストがＴｉ層の
上部表面上に堆積されてパターニングされ、工程404 に
おいて、ＲＩＥを用いてＴｉ層および絶縁膜がエッチン
グされ、それによって、絶縁体溝が形成され、工程405
において、残存しているフォトレジストがＴｉ層の上部
表面から剥がされ、工程406 において、ＰＶＤによって
シリコン層が構造全体（Ｔｉ層の上部表面と、溝の側壁
および底部）に堆積され、工程407 において、ＴｉＳｉ
2 層を形成するために、図２の（ｅ）に関して述べたよ
うにアニールが行われ、工程408 において、図２の
（ｆ）に関して述べれたように溝の底部にヒ素イオンが
注入され、工程409 において、ＴｉＳｉ2 層を剥離する
ために、通常のＤＨＦディップが行われ、工程410 にお
いて、残存するＴｉを剥離するために必要に応じて、付
加的なＳ／Ｐ洗浄処理（Ｔｉを除去するために硫酸
（Ｓ）とリン酸（Ｐ）の組合わせが用いられるエッチン
グ処理）が任意的に行われ、工程411 において、ヒ素を
活性化するために付加的なアニールが行われ、工程412
において、図２の（ｉ）に関して述べたように選択ＣＶ
Ｄを用いて溝内にタングステンが堆積され、工程413 に
おいて、必要に応じて、ＣＭＰが実行される。
膜の絶縁膜がシリコン基板上に堆積され、工程402 にお
いて、ＰＶＤを用いてＴｉ層が絶縁膜の上部表面上に堆
積され、工程403 において、フォトレジストがＴｉ層の
上部表面上に堆積されてパターニングされ、工程404 に
おいて、ＲＩＥを用いてＴｉ層および絶縁膜がエッチン
グされ、それによって、絶縁体溝が形成され、工程405
において、残存しているフォトレジストがＴｉ層の上部
表面から剥がされ、工程406 において、ＰＶＤによって
シリコン層が構造全体（Ｔｉ層の上部表面と、溝の側壁
および底部）に堆積され、工程407 において、ＴｉＳｉ
2 層を形成するために、図２の（ｅ）に関して述べたよ
うにアニールが行われ、工程408 において、図２の
（ｆ）に関して述べれたように溝の底部にヒ素イオンが
注入され、工程409 において、ＴｉＳｉ2 層を剥離する
ために、通常のＤＨＦディップが行われ、工程410 にお
いて、残存するＴｉを剥離するために必要に応じて、付
加的なＳ／Ｐ洗浄処理（Ｔｉを除去するために硫酸
（Ｓ）とリン酸（Ｐ）の組合わせが用いられるエッチン
グ処理）が任意的に行われ、工程411 において、ヒ素を
活性化するために付加的なアニールが行われ、工程412
において、図２の（ｉ）に関して述べたように選択ＣＶ
Ｄを用いて溝内にタングステンが堆積され、工程413 に
おいて、必要に応じて、ＣＭＰが実行される。
【００２２】特に、図４のプロセスからなる形成方法
は、二重ダマシン（ｄｕａｌ ｄａｍａｓｃｅｎｅ）相
互接続層の形成に使用されてもよい。さらに、この形成
方法は、孔充填技術としても用いられる。
は、二重ダマシン（ｄｕａｌ ｄａｍａｓｃｅｎｅ）相
互接続層の形成に使用されてもよい。さらに、この形成
方法は、孔充填技術としても用いられる。
【００２３】本発明は好ましい実施の形態を参照して説
明されてきたが、形態および詳細における変更および修
正が本発明の意図および技術的範囲から逸脱せずに当業
者によって行われることは明らかである。特許請求の範
囲はそのような変更および修正を含むことを意図してい
るものである。
明されてきたが、形態および詳細における変更および修
正が本発明の意図および技術的範囲から逸脱せずに当業
者によって行われることは明らかである。特許請求の範
囲はそのような変更および修正を含むことを意図してい
るものである。
【００２４】
【発明の効果】本発明のダマシン相互接続層の形成方法
は、ダマシン相互接続層が形成される絶縁体溝の底部に
残留物のない表面を設けたので、溝の底部上に選択的化
学気相成長を用いて相互接続層材料の成長を可能にし、
かつＣＭＰの必要性を低減させ、相互接続層の特性を向
上させる。
は、ダマシン相互接続層が形成される絶縁体溝の底部に
残留物のない表面を設けたので、溝の底部上に選択的化
学気相成長を用いて相互接続層材料の成長を可能にし、
かつＣＭＰの必要性を低減させ、相互接続層の特性を向
上させる。
【図１】絶縁体溝内にダマシン相互接続層を形成するた
めの従来方法におけるー連の工程図。
めの従来方法におけるー連の工程図。
【図２】本発明の第１の実施の形態に係る相互接続層の
形成方法におけるー連の工程図。
形成方法におけるー連の工程図。
【図３】図２の相互接続層の形成方法におけるー連の工
程フローを示す図。
程フローを示す図。
【図４】本発明の第２の実施の形態に係る相互接続層の
形成方法におけるー連の工程フローを示す図。 200 …絶縁層、201 …金属層、 203 …シリコン層、
204 …ケイ化物、 207…相互接続層材料、 210 …絶
縁体溝
形成方法におけるー連の工程フローを示す図。 200 …絶縁層、201 …金属層、 203 …シリコン層、
204 …ケイ化物、 207…相互接続層材料、 210 …絶
縁体溝
Claims (10)
- 【請求項１】 絶縁膜の表面上に金属層を堆積する工程
と、 前記金属層および前記絶縁膜をエッチングして絶縁体溝
を形成する工程と、 前記金属層の上部表面上と、前記絶縁体溝の各側壁およ
び底部上とにシリコン層を堆積する工程と、 前記シリコン層および前記金属層をアニールしてケイ化
物層を形成する工程と、 前記絶縁体溝の底部にイオンを注入する工程と、 前記ケイ化物層を剥離する工程と、 選択的化学気層成長法を用いて前記絶縁体溝内に相互接
続層材料を堆積する工程と、を具備することを特徴とす
るダマシン相互接続層の形成方法。 - 【請求項２】 前記絶縁層は二酸化シリコン層であるこ
とを特徴とする請求項１記載のダマシン相互接続層の形
成方法。 - 【請求項３】 前記金属層および前記絶縁膜をエッチン
グする前記工程は、反応性イオンエッチングを用いて行
われることを特徴とする請求項１記載のダマシン相互接
続層の形成方法。 - 【請求項４】 フォトレジストが前記金属層および前記
絶縁膜をエッチングする以前に前記金属層の上部表面上
で堆積され、パターニングされることを特徴とする請求
項３記載のダマシン相互接続層の形成方法。 - 【請求項５】 前記注入されたイオンはヒ素イオンであ
ることを特徴とする請求項１記載のダマシン相互接続層
の形成方法。 - 【請求項６】 前記注入されたイオンはリンイオンであ
ることを特徴とする請求項１記載のダマシン相互接続層
の形成方法。 - 【請求項７】 前記注入されたイオンをアニールする工
程をさらに含んでいることを特徴とする請求項１記載の
ダマシン相互接続層の形成方法。 - 【請求項８】 前記相互接続層材料はタングステンであ
ることを特徴とする請求項１記載のダマシン相互接続層
の形成方法。 - 【請求項９】 前記堆積された相互接続層材料の化学的
機械的研磨を実行する工程をさらに含んでいることを特
徴とする請求項１記載のダマシン相互接続層の形成方
法。 - 【請求項１０】 前記金属層はチタン層であることを特
徴とする請求項１記載のダマシン相互接続層の形成方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/629,442 US5950099A (en) | 1996-04-09 | 1996-04-09 | Method of forming an interconnect |
| US629442 | 1996-04-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1032206A true JPH1032206A (ja) | 1998-02-03 |
Family
ID=24523009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9090820A Pending JPH1032206A (ja) | 1996-04-09 | 1997-04-09 | 選択的化学気相成長法を用いたダマシン相互接続層の形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5950099A (ja) |
| JP (1) | JPH1032206A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100723465B1 (ko) * | 2000-12-29 | 2007-05-30 | 삼성전자주식회사 | 다마신 공정을 이용한 반도체 소자의 배선층 형성방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6509278B1 (en) * | 1999-09-02 | 2003-01-21 | Micron Technology, Inc. | Method of forming a semiconductor contact that includes selectively removing a Ti-containing layer from the surface |
| DE102017216937A1 (de) * | 2017-09-25 | 2019-03-28 | Robert Bosch Gmbh | Verfahren zum Herstellen zumindest einer Durchkontaktierung in einem Wafer |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5815250A (ja) * | 1981-07-21 | 1983-01-28 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4532702A (en) * | 1983-11-04 | 1985-08-06 | Westinghouse Electric Corp. | Method of forming conductive interconnection between vertically spaced levels in VLSI devices |
| DE3401626A1 (de) * | 1984-01-18 | 1985-07-18 | Fischer & Krecke, 4800 Bielefeld | Flexodruckmaschine mit temperaturstabilisiertem druckmaschinengestell |
| US5211987A (en) * | 1987-07-10 | 1993-05-18 | Kabushiki Kaisha Toshiba | Method and apparatus for forming refractory metal films |
| EP0305143B1 (en) * | 1987-08-24 | 1993-12-08 | Fujitsu Limited | Method of selectively forming a conductor layer |
| US4764484A (en) * | 1987-10-08 | 1988-08-16 | Standard Microsystems Corporation | Method for fabricating self-aligned, conformal metallization of semiconductor wafer |
| US4948755A (en) * | 1987-10-08 | 1990-08-14 | Standard Microsystems Corporation | Method of manufacturing self-aligned conformal metallization of semiconductor wafer by selective metal deposition |
| US4983543A (en) * | 1988-09-07 | 1991-01-08 | Fujitsu Limited | Method of manufacturing a semiconductor integrated circuit having an interconnection wire embedded in a protective layer covering the semiconductor integrated circuit |
| JP2578193B2 (ja) * | 1989-02-01 | 1997-02-05 | 沖電気工業株式会社 | 半導体素子の製造方法 |
| US4987099A (en) * | 1989-12-29 | 1991-01-22 | North American Philips Corp. | Method for selectively filling contacts or vias or various depths with CVD tungsten |
| US5066612A (en) * | 1990-01-05 | 1991-11-19 | Fujitsu Limited | Method of forming wiring of a semiconductor device |
| JP2892421B2 (ja) * | 1990-02-27 | 1999-05-17 | 沖電気工業株式会社 | 半導体素子の製造方法 |
| US5023201A (en) * | 1990-08-30 | 1991-06-11 | Cornell Research Foundation, Inc. | Selective deposition of tungsten on TiSi2 |
| US5087322A (en) * | 1990-10-24 | 1992-02-11 | Cornell Research Foundation, Inc. | Selective metallization for high temperature semiconductors |
| JP3123092B2 (ja) * | 1991-03-06 | 2001-01-09 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5280190A (en) * | 1991-03-21 | 1994-01-18 | Industrial Technology Research Institute | Self aligned emitter/runner integrated circuit |
| US5122479A (en) * | 1991-04-11 | 1992-06-16 | At&T Bell Laboratories | Semiconductor device comprising a silicide layer, and method of making the device |
| US5223081A (en) * | 1991-07-03 | 1993-06-29 | Doan Trung T | Method for roughening a silicon or polysilicon surface for a semiconductor substrate |
| US5300813A (en) * | 1992-02-26 | 1994-04-05 | International Business Machines Corporation | Refractory metal capped low resistivity metal conductor lines and vias |
| US5187120A (en) * | 1992-08-24 | 1993-02-16 | Hewlett-Packard Company | Selective deposition of metal on metal nitride to form interconnect |
| US5354712A (en) * | 1992-11-12 | 1994-10-11 | Northern Telecom Limited | Method for forming interconnect structures for integrated circuits |
| US5314841A (en) * | 1993-04-30 | 1994-05-24 | International Business Machines Corporation | Method of forming a frontside contact to the silicon substrate of a SOI wafer |
| US5482882A (en) * | 1994-03-18 | 1996-01-09 | United Microelectronics Corporation | Method for forming most capacitor using polysilicon islands |
-
1996
- 1996-04-09 US US08/629,442 patent/US5950099A/en not_active Expired - Fee Related
-
1997
- 1997-04-09 JP JP9090820A patent/JPH1032206A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100723465B1 (ko) * | 2000-12-29 | 2007-05-30 | 삼성전자주식회사 | 다마신 공정을 이용한 반도체 소자의 배선층 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5950099A (en) | 1999-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6020254A (en) | Method of fabricating semiconductor devices with contact holes | |
| US5250467A (en) | Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer | |
| US5063175A (en) | Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material | |
| US6537905B1 (en) | Fully planarized dual damascene metallization using copper line interconnect and selective CVD aluminum plug | |
| US4884123A (en) | Contact plug and interconnect employing a barrier lining and a backfilled conductor material | |
| US7268065B2 (en) | Methods of manufacturing metal-silicide features | |
| US5960320A (en) | Metal wiring layer forming method for semiconductor device | |
| US11404311B2 (en) | Metallic interconnect structures with wrap around capping layers | |
| US5472825A (en) | Metal interconnect fabrication with dual plasma silicon dioxide deposition and etchback | |
| JP3277855B2 (ja) | 半導体装置の配線形成方法 | |
| JP2699921B2 (ja) | 半導体装置の製造方法 | |
| US20030042606A1 (en) | Method of forming a conductive contact | |
| CN108321083A (zh) | 半导体结构及其形成方法 | |
| US5360766A (en) | Method for growing a high-melting-point metal film | |
| JP2000252278A (ja) | 半導体装置およびその製造方法 | |
| US20060094220A1 (en) | Methods of forming a metal line in a semiconductor device | |
| US6316353B1 (en) | Method of forming conductive connections | |
| JP2573621B2 (ja) | 電気的相互接続部の製造方法 | |
| JPH1032206A (ja) | 選択的化学気相成長法を用いたダマシン相互接続層の形成方法 | |
| JP3201318B2 (ja) | 半導体装置の製造方法 | |
| JPH11288923A (ja) | トレンチの形成方法およびそれを用いる半導体装置の製造方法 | |
| JP2543192B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0756866B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH04359423A (ja) | 半導体装置の製造方法 | |
| JPH0536625A (ja) | 半導体装置の製造方法 |