JP2543192B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2543192B2 JP2543192B2 JP1177517A JP17751789A JP2543192B2 JP 2543192 B2 JP2543192 B2 JP 2543192B2 JP 1177517 A JP1177517 A JP 1177517A JP 17751789 A JP17751789 A JP 17751789A JP 2543192 B2 JP2543192 B2 JP 2543192B2
- Authority
- JP
- Japan
- Prior art keywords
- tungsten
- insulating film
- hydrofluoric acid
- wiring
- titanium silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、半導体装置及びその製造方法に関し、特に
良好なコンタクト特性が得られる半導体装置構造及びそ
の製造方法に関するものである。
良好なコンタクト特性が得られる半導体装置構造及びそ
の製造方法に関するものである。
従来の技術 従来の半導体装置にあっては、拡散層を有するシリコ
ン基板上に絶縁膜を形成し、前記絶縁膜にコンタクトホ
ールを開口した後、選択CVD法を用いて高融点金属を前
記コンタクトホールに埋め込み金属配線を行うことで、
前記拡散層と前記金属配線の良好なコンタクトが得られ
ることが知られている。（この様なコンタクトホールに
のみ選択CVD法により高融点金属を埋め込む方法とし
て、六フッ化タングステンと水素、シラン、ジシラン、
トリクロルシラン、のうち少なくとも１つ以上を含む混
合ガスとの組合せで行う方法が、例えば、特開昭59−72
132号公報に発表されている。また、六フッ化タングス
テンとシランを含む混合ガスを用いて、選択CVD法によ
り高融点金属を埋め込む方法の、より具体的な方法が、
例えば、アイ・イー・ディー・エム・テクニカル・ダイ
ジェスト1987年第213頁から第215頁（IEDM・Tech・Dige
st1987p213〜p215）に発表されている。また、耐熱性の
ある配線材料として、シリサイドを使用する技術が知ら
れており、特に、チタンシリサイドは、タングステンシ
リサイドや、モリブデンシリサイド及び、ポリシリコン
よりも比抵抗が低いため、実用性は高い。また、これら
のシリサイド配線に対してコンタクトを取る方法とし
て、選択CVD法を用い、高融点金属を埋め込むときは、
前処理により自然酸化膜の除去を行わないと、コンタク
ト抵抗が非常に高くなるため、一般的にバッファードフ
ッ酸を用いたディップエッチを行うと良好なコンタクト
特性が得られるということが知られている。（このよう
な、シリサイド上のコンタクトホールにのみ選択CVD法
によりタングステンを堆積する方法は、例えば第35回応
用物理学関係連合講演会講演予稿集第２分冊ページ670.
講演番号30p−Ｖ−８に発表されている。） 発明が解決しようとする課題 しかしながら、第２図に示すようにシリコン基板１上
の絶縁膜２上にチタンシリサイド３を形成し、チタンシ
リサイド３上の絶縁膜５を開口して形成されたコンタク
トホールのみに選択CVD法を用いてタングステン８で堆
積する時、前処理として、バッファードフッ酸を用いた
ディップエッチを行うと、チタンシリサイド３はフッ酸
に対して可溶性なため、溶けたチタンシリサイド３がコ
ンタクトホールの周辺に付着し、その後のタングステン
８の堆積時にコンタクトホールの周辺に付着したチタン
シリサイドを核としてタングステンが成長する這い上が
り現象が発生し、そのためコンタクト特性が増大し不安
定になるという問題を有していた。また、前処理とし
て、バッファードフッ酸を用いたディップエッチの代わ
りに、Arによる逆スパッタを用いて、チタンシリサイド
表面をエッチングした時も、バッファードフッ酸を用い
たときと同様にエッチングされたチタンシリサイドがコ
ンタクトホールの周辺に付着し、その後のタングステン
の堆積時にコンタクトの周辺におけるタングステンの這
い上がり現象が発生し、バッファードフッ酸を用いると
きと同様な問題を有していた。本発明はかかる点に鑑
み、良好なコンタクト特性を得ることができる半導体装
置及びその製造方法を提供することを目的とする。
ン基板上に絶縁膜を形成し、前記絶縁膜にコンタクトホ
ールを開口した後、選択CVD法を用いて高融点金属を前
記コンタクトホールに埋め込み金属配線を行うことで、
前記拡散層と前記金属配線の良好なコンタクトが得られ
ることが知られている。（この様なコンタクトホールに
のみ選択CVD法により高融点金属を埋め込む方法とし
て、六フッ化タングステンと水素、シラン、ジシラン、
トリクロルシラン、のうち少なくとも１つ以上を含む混
合ガスとの組合せで行う方法が、例えば、特開昭59−72
132号公報に発表されている。また、六フッ化タングス
テンとシランを含む混合ガスを用いて、選択CVD法によ
り高融点金属を埋め込む方法の、より具体的な方法が、
例えば、アイ・イー・ディー・エム・テクニカル・ダイ
ジェスト1987年第213頁から第215頁（IEDM・Tech・Dige
st1987p213〜p215）に発表されている。また、耐熱性の
ある配線材料として、シリサイドを使用する技術が知ら
れており、特に、チタンシリサイドは、タングステンシ
リサイドや、モリブデンシリサイド及び、ポリシリコン
よりも比抵抗が低いため、実用性は高い。また、これら
のシリサイド配線に対してコンタクトを取る方法とし
て、選択CVD法を用い、高融点金属を埋め込むときは、
前処理により自然酸化膜の除去を行わないと、コンタク
ト抵抗が非常に高くなるため、一般的にバッファードフ
ッ酸を用いたディップエッチを行うと良好なコンタクト
特性が得られるということが知られている。（このよう
な、シリサイド上のコンタクトホールにのみ選択CVD法
によりタングステンを堆積する方法は、例えば第35回応
用物理学関係連合講演会講演予稿集第２分冊ページ670.
講演番号30p−Ｖ−８に発表されている。） 発明が解決しようとする課題 しかしながら、第２図に示すようにシリコン基板１上
の絶縁膜２上にチタンシリサイド３を形成し、チタンシ
リサイド３上の絶縁膜５を開口して形成されたコンタク
トホールのみに選択CVD法を用いてタングステン８で堆
積する時、前処理として、バッファードフッ酸を用いた
ディップエッチを行うと、チタンシリサイド３はフッ酸
に対して可溶性なため、溶けたチタンシリサイド３がコ
ンタクトホールの周辺に付着し、その後のタングステン
８の堆積時にコンタクトホールの周辺に付着したチタン
シリサイドを核としてタングステンが成長する這い上が
り現象が発生し、そのためコンタクト特性が増大し不安
定になるという問題を有していた。また、前処理とし
て、バッファードフッ酸を用いたディップエッチの代わ
りに、Arによる逆スパッタを用いて、チタンシリサイド
表面をエッチングした時も、バッファードフッ酸を用い
たときと同様にエッチングされたチタンシリサイドがコ
ンタクトホールの周辺に付着し、その後のタングステン
の堆積時にコンタクトの周辺におけるタングステンの這
い上がり現象が発生し、バッファードフッ酸を用いると
きと同様な問題を有していた。本発明はかかる点に鑑
み、良好なコンタクト特性を得ることができる半導体装
置及びその製造方法を提供することを目的とする。
課題を解決するための手段 本発明は、チタンシリサイド配線上にフッ酸に対して
不溶性な配線を形成した後、全面に絶縁膜を堆積し、前
記絶縁膜にコンタクトホールを開口し、バッファードフ
ッ酸によるディップエッチを行った後、前記コンタクト
ホールにのみ選択CVD法を用いてタングステンを堆積す
る事を特徴とする半導体装置及びその製造方法である。
不溶性な配線を形成した後、全面に絶縁膜を堆積し、前
記絶縁膜にコンタクトホールを開口し、バッファードフ
ッ酸によるディップエッチを行った後、前記コンタクト
ホールにのみ選択CVD法を用いてタングステンを堆積す
る事を特徴とする半導体装置及びその製造方法である。
作用 本発明は、上述の構成により、チタンシリサイド配線
上のコンタクトホールにおいて、チタンシリサイド上に
フッ酸に対して不溶性な配線が存在するため、選択CVD
法を用いてタングステンをコンタクトホールにのみ堆積
する前処理としてバッファードフッ酸を用いたディップ
エッチを行っても溶け出す物質がなく、コンタクト周辺
部に付着しない。そのため、タングステンの這い上がり
が発生せず、良好な埋め込みが可能となり、ディップエ
ッチによりフッ酸に対して不溶性な配線上の自然酸化膜
を除去したことで良好なコンタクト特性が得られ、また
配線にチタンシリサイドを使用することで低抵抗な配線
が可能となる。
上のコンタクトホールにおいて、チタンシリサイド上に
フッ酸に対して不溶性な配線が存在するため、選択CVD
法を用いてタングステンをコンタクトホールにのみ堆積
する前処理としてバッファードフッ酸を用いたディップ
エッチを行っても溶け出す物質がなく、コンタクト周辺
部に付着しない。そのため、タングステンの這い上がり
が発生せず、良好な埋め込みが可能となり、ディップエ
ッチによりフッ酸に対して不溶性な配線上の自然酸化膜
を除去したことで良好なコンタクト特性が得られ、また
配線にチタンシリサイドを使用することで低抵抗な配線
が可能となる。
実施例 以下図面を参照にしながら実施例を詳細に説明する。
第１図は、チタンシリサイド上にタングステンシリサイ
ドを堆積し、絶縁膜を堆積し、コンタクトホールを開口
した後、コンタクトホールにのみ選択CVD法によるタン
グステンの堆積を行う半導体装置の製造方法の一例を工
程順に示したものである。
第１図は、チタンシリサイド上にタングステンシリサイ
ドを堆積し、絶縁膜を堆積し、コンタクトホールを開口
した後、コンタクトホールにのみ選択CVD法によるタン
グステンの堆積を行う半導体装置の製造方法の一例を工
程順に示したものである。
（Ａ）絶縁膜２を有する半導体基板、例えば、シリコン
基板１上に、チタンシリサイド３を例えばスパッター法
により300nmの膜厚で全面に堆積する。同一スパッタ装
置でひき続きArによる逆スパッタを行ない、同一真空中
で引き続きタングステンシリサイド４をスパッター法に
より100nmの膜厚でチタンシリサイド３上に堆積し、所
望の配線形状にパターニングを行う。Arによる逆スパッ
タを行なうことにより、チタンシリサイド３とタングス
テンシリサイド４との界面における自然酸化膜を除去で
きた。
基板１上に、チタンシリサイド３を例えばスパッター法
により300nmの膜厚で全面に堆積する。同一スパッタ装
置でひき続きArによる逆スパッタを行ない、同一真空中
で引き続きタングステンシリサイド４をスパッター法に
より100nmの膜厚でチタンシリサイド３上に堆積し、所
望の配線形状にパターニングを行う。Arによる逆スパッ
タを行なうことにより、チタンシリサイド３とタングス
テンシリサイド４との界面における自然酸化膜を除去で
きた。
（Ｂ）その後、全面に絶縁膜５として、例えばシリコン
酸化膜をCVD法により例えば700nmの膜厚で堆積し、チタ
ンサイド３上にコンタクトホール６を開口した後、バッ
ファードフッ酸として例えばNH4:HF＝50:1の液を使用
し、10秒のディップエッチを行うことにより、タングス
テンシリサイド４表面の自然酸化膜を除去する。
酸化膜をCVD法により例えば700nmの膜厚で堆積し、チタ
ンサイド３上にコンタクトホール６を開口した後、バッ
ファードフッ酸として例えばNH4:HF＝50:1の液を使用
し、10秒のディップエッチを行うことにより、タングス
テンシリサイド４表面の自然酸化膜を除去する。
（Ｃ）その後、例えば、シラン及び六フッ化タングステ
ンを含む混合ガスを用い、選択CVD法によりコンタクト
ホール６のみにタングステン７を形成する。この時、タ
ングステン７の形成温度は、例えば250℃とし、0.015to
rrの真空中で行うものとする。以上のように、本実施例
によれば、チタンシリサイド３上にタングステンシリサ
イド４が存在することでバッファードフッ酸によるティ
ップエッチを行った後、タングステン７を堆積しても、
タングステンシリサイド４がフッ酸に不溶性なため、コ
ンタクト周辺部に付着することがなく、タングステン７
の這い上がりが生じない。また、ディップエッチを行う
ことで、タングステンシリサイド４上に存在する自然酸
化膜が除去され、タングステンシリサイド４とタングス
テン７との間で良好なコンタクト特性が得られる。ま
た、配線材料として比抵抗の低いチタンシリサイド３を
使用しているため、良好な配線特性が得られ、その実用
的効果は大きい。なお、本実施例ではチタンシリサイド
３上にタングステンシリサイド４を使用したが、フッ酸
に対して不溶性な物質で、かつ比抵抗の低い材料であれ
ば良く、例えばモリブデンシリサイドや、ドープされ比
抵抗を低くしたポリシリコンでも同様の効果が得られ
る。また、本実施例としてフッ酸に対して可溶性なチタ
ンシリサイドを用いたが、フッ酸に対して可溶性な物質
であればフッ酸に対して不溶性な材料をその上部に使用
することで同様な効果が得られる。
ンを含む混合ガスを用い、選択CVD法によりコンタクト
ホール６のみにタングステン７を形成する。この時、タ
ングステン７の形成温度は、例えば250℃とし、0.015to
rrの真空中で行うものとする。以上のように、本実施例
によれば、チタンシリサイド３上にタングステンシリサ
イド４が存在することでバッファードフッ酸によるティ
ップエッチを行った後、タングステン７を堆積しても、
タングステンシリサイド４がフッ酸に不溶性なため、コ
ンタクト周辺部に付着することがなく、タングステン７
の這い上がりが生じない。また、ディップエッチを行う
ことで、タングステンシリサイド４上に存在する自然酸
化膜が除去され、タングステンシリサイド４とタングス
テン７との間で良好なコンタクト特性が得られる。ま
た、配線材料として比抵抗の低いチタンシリサイド３を
使用しているため、良好な配線特性が得られ、その実用
的効果は大きい。なお、本実施例ではチタンシリサイド
３上にタングステンシリサイド４を使用したが、フッ酸
に対して不溶性な物質で、かつ比抵抗の低い材料であれ
ば良く、例えばモリブデンシリサイドや、ドープされ比
抵抗を低くしたポリシリコンでも同様の効果が得られ
る。また、本実施例としてフッ酸に対して可溶性なチタ
ンシリサイドを用いたが、フッ酸に対して可溶性な物質
であればフッ酸に対して不溶性な材料をその上部に使用
することで同様な効果が得られる。
発明の効果 以上説明したように、本実施例によれば、チタンシリ
サイド配線上にフッ酸に対して不溶性な配線が存在する
ため、コンタクトホール内にタングステンを埋め込む前
処理としてバッファードフッ酸を用いてもタングステン
の這い上がり現象は生ぜず、また、バッファードフッ酸
での前処理により、前記フッ酸に対して不溶性な配線上
の自然酸化膜が除去され、良好なコンタクト特性が得ら
れる。また、配線材料としては、チタンシリサイドを用
いるため低抵抗な配線が可能となり、その実用的効果は
大きい。
サイド配線上にフッ酸に対して不溶性な配線が存在する
ため、コンタクトホール内にタングステンを埋め込む前
処理としてバッファードフッ酸を用いてもタングステン
の這い上がり現象は生ぜず、また、バッファードフッ酸
での前処理により、前記フッ酸に対して不溶性な配線上
の自然酸化膜が除去され、良好なコンタクト特性が得ら
れる。また、配線材料としては、チタンシリサイドを用
いるため低抵抗な配線が可能となり、その実用的効果は
大きい。
第１図は本発明の一実施例にかかる半導体装置の製造工
程断面図、第２図はタングステンに這い上がり現象が見
られたときの要部断面図である。 １……シリコン基板、2,5……絶縁膜、３……チタンシ
リサイド、４……タングステンシリサイド、６……コン
タクトホール、7,8……タングステン。
程断面図、第２図はタングステンに這い上がり現象が見
られたときの要部断面図である。 １……シリコン基板、2,5……絶縁膜、３……チタンシ
リサイド、４……タングステンシリサイド、６……コン
タクトホール、7,8……タングステン。
Claims (2)
- 【請求項１】第１の絶縁膜を有する半導体基板上に形成
されたチタンシリサイド配線と、前記チタンサイド配線
上に形成された第２の絶縁膜と、前記第２の絶縁膜上に
形成されたコンタクトホールと、前記コンタクトホール
内にのみ、選択的に形成されたタングステンとを有する
構造において、前記チタンシリサイド上にフッ酸に対し
て不溶性な配線が存在することを特徴とする半導体装
置。 - 【請求項２】半導体基板上に第１の絶縁膜を形成する工
程と、前記第１の絶縁膜上にチタンシリサイドを堆積す
る工程と、その後前記チタンシリサイド上にフッ酸に対
して不溶性な配線を堆積する工程と、その後全面に第２
の絶縁膜を堆積し、前記フッ酸に対して不溶性な配線上
の第２の絶縁膜にコンタクトホールを開口する工程と、
その後、バッファードフッ酸による前処理を行った後、
選択CVD法により、前記コンタクトホール内にのみタン
グステンを形成する工程とを備えた半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1177517A JP2543192B2 (ja) | 1989-07-10 | 1989-07-10 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1177517A JP2543192B2 (ja) | 1989-07-10 | 1989-07-10 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0341734A JPH0341734A (ja) | 1991-02-22 |
| JP2543192B2 true JP2543192B2 (ja) | 1996-10-16 |
Family
ID=16032298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1177517A Expired - Fee Related JP2543192B2 (ja) | 1989-07-10 | 1989-07-10 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2543192B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0491433A3 (en) * | 1990-12-19 | 1992-09-02 | N.V. Philips' Gloeilampenfabrieken | Method of forming conductive region on silicon semiconductor material, and silicon semiconductor device with such region |
| CA2702283A1 (en) | 2007-10-10 | 2009-04-16 | Labogroup S.A.S. | Biological air filter |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61296764A (ja) * | 1985-06-25 | 1986-12-27 | Mitsubishi Electric Corp | 金属電極配線膜を有する半導体装置 |
| JPS62206852A (ja) * | 1986-03-07 | 1987-09-11 | Agency Of Ind Science & Technol | 半導体装置の製造方法 |
| JP2594972B2 (ja) * | 1987-09-11 | 1997-03-26 | 株式会社日立製作所 | 配線形成方法およびその装置 |
-
1989
- 1989-07-10 JP JP1177517A patent/JP2543192B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0341734A (ja) | 1991-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2757927B2 (ja) | 半導体基板上の隔置されたシリコン領域の相互接続方法 | |
| JPH04142061A (ja) | タングステンプラグの形成方法 | |
| JP2543192B2 (ja) | 半導体装置およびその製造方法 | |
| JPS62204523A (ja) | コンタクト電極の形成方法 | |
| JPS6362107B2 (ja) | ||
| JP2733396B2 (ja) | 半導体装置の製造方法 | |
| JPS6242522A (ja) | 半導体装置の製造方法 | |
| JP3160811B2 (ja) | 半導体素子の配線形成方法 | |
| JP2692918B2 (ja) | 半導体装置の製造方法 | |
| JPH05152449A (ja) | 半導体装置の製造方法 | |
| JPS63100745A (ja) | 種から成長された導体を使用して集積回路チップ上に相互接続層を形成する方法 | |
| EP0543254B1 (en) | A method of forming high-stability metallic contacts in an integrated circuit with one or more metallized layers | |
| JP2706388B2 (ja) | 半導体装置の製造方法 | |
| JPH0529478A (ja) | 半導体装置の製造方法 | |
| JPH03280545A (ja) | 半導体装置の配線形成方法 | |
| JPH0258225A (ja) | 半導体装置及びその製造方法 | |
| JPH04127425A (ja) | 半導体集積回路の製造方法 | |
| JPH1032206A (ja) | 選択的化学気相成長法を用いたダマシン相互接続層の形成方法 | |
| JP2985218B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0562929A (ja) | 半導体装置の製造方法 | |
| JPH07183250A (ja) | コンタクト形成方法 | |
| JPH0380533A (ja) | 半導体装置の製造方法 | |
| JPH027543A (ja) | 接続電極形成方法 | |
| JPH03248464A (ja) | コンタクト埋め込み金属構造体およびその製造方法 | |
| JPH0582472A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |