JPH027543A - 接続電極形成方法 - Google Patents
接続電極形成方法Info
- Publication number
- JPH027543A JPH027543A JP15866188A JP15866188A JPH027543A JP H027543 A JPH027543 A JP H027543A JP 15866188 A JP15866188 A JP 15866188A JP 15866188 A JP15866188 A JP 15866188A JP H027543 A JPH027543 A JP H027543A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- poly
- melting point
- wiring
- point metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 23
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 21
- 238000002844 melting Methods 0.000 claims abstract description 19
- 230000008018 melting Effects 0.000 claims abstract description 17
- 238000000151 deposition Methods 0.000 claims abstract description 12
- 230000004888 barrier function Effects 0.000 claims abstract description 11
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 6
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 abstract description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 4
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 abstract description 4
- 229910021342 tungsten silicide Inorganic materials 0.000 abstract description 4
- 238000009792 diffusion process Methods 0.000 abstract description 2
- 239000012299 nitrogen atmosphere Substances 0.000 abstract description 2
- 239000012528 membrane Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 27
- 230000008569 process Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- NEPLKJAINOWIJL-DHNNRRLOSA-N dnc014884 Polymers C1C2=CC3=CC=CC=C3N2[C@@]2(C)[C@@H]1[C@@]1(C)CCC(=O)C(C)(C)[C@@H]1CC2 NEPLKJAINOWIJL-DHNNRRLOSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- OZJHCMYAXLCFKU-UHFFFAOYSA-N Polyavolensinone Natural products CC1(C)C2CCC3n4c(CC3(C)C2(C)CCC1=O)cc5ccccc45 OZJHCMYAXLCFKU-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
本発明はコンタクト電極など絶縁層の開孔を介して配線
体に接続する接ＭＷ極の形成に関し、接続孔を充填する
導電体の接続抵抗の低下と熱処理に対する耐性の向上を
目的とし、 シリコン基板表面上の絶縁層に開孔してバリヤ膜とＣＶ
ＤポリＳｉＮを堆積し、エッチバックにより前記孔内に
ポリＳｉを残した後、高融点金属を全面被着して熱処理
し、孔内のポリＳｉを前記高融点金属のシリサイドに変
換し、更にＡ１層を被着してパターニングする如く構成
する。
体に接続する接ＭＷ極の形成に関し、接続孔を充填する
導電体の接続抵抗の低下と熱処理に対する耐性の向上を
目的とし、 シリコン基板表面上の絶縁層に開孔してバリヤ膜とＣＶ
ＤポリＳｉＮを堆積し、エッチバックにより前記孔内に
ポリＳｉを残した後、高融点金属を全面被着して熱処理
し、孔内のポリＳｉを前記高融点金属のシリサイドに変
換し、更にＡ１層を被着してパターニングする如く構成
する。
本発明はコンタクト電極或いは層間接続電極の形成に関
わり、特に接続孔を充填した後、コンタクト配線或いは
上層配線を形成する処理法に関わる。
わり、特に接続孔を充填した後、コンタクト配線或いは
上層配線を形成する処理法に関わる。
集積回路の高密化、微細化に伴って、コンタクト電極や
眉間接続を設ける領域も微細化し、接続孔のアスペクト
比が大となっている。接続面積が減少すると接続抵抗の
増加を極力抑えることが要求されるようになり、接続配
線層の部分的薄化や空洞の発生、高比抵抗領域の発生な
どの障害の無い接続電極形成技術が求められている。
眉間接続を設ける領域も微細化し、接続孔のアスペクト
比が大となっている。接続面積が減少すると接続抵抗の
増加を極力抑えることが要求されるようになり、接続配
線層の部分的薄化や空洞の発生、高比抵抗領域の発生な
どの障害の無い接続電極形成技術が求められている。
一方、接続孔のアスペクト比が大となったことから、絶
縁層に接続孔を開けて配線層を被着する処理ではこれに
対処することが出来ないとして、接続孔を導電材料で充
填する工程を別に設け、平坦化された面に配線を形成す
ることも行われている。その場合、接続孔充填材料の堆
積は被覆性の良好な処理法で行うことが要求され、多結
晶Ｓｉ（ポリＳｉ）の減圧ＣＶＤを利用することが多い
。
縁層に接続孔を開けて配線層を被着する処理ではこれに
対処することが出来ないとして、接続孔を導電材料で充
填する工程を別に設け、平坦化された面に配線を形成す
ることも行われている。その場合、接続孔充填材料の堆
積は被覆性の良好な処理法で行うことが要求され、多結
晶Ｓｉ（ポリＳｉ）の減圧ＣＶＤを利用することが多い
。
〔従来の技術と発明が解決しようとする課題〕シリコン
基板に集積形成された各種素子を接続する配線にはＡＺ
を用いるのが一般的であるが、シリコン領域にコンタク
トを形成する配線には、ＡＩ −３ｉ合金を用いること
も多い、これはＡＩ配線層にＳｉが吸い上げられること
を防止するための措置で、ＡＩ中に予めＳｉを含有させ
ておくことにより、Ｓｉの吸い上げを防止するものであ
る。
基板に集積形成された各種素子を接続する配線にはＡＺ
を用いるのが一般的であるが、シリコン領域にコンタク
トを形成する配線には、ＡＩ −３ｉ合金を用いること
も多い、これはＡＩ配線層にＳｉが吸い上げられること
を防止するための措置で、ＡＩ中に予めＳｉを含有させ
ておくことにより、Ｓｉの吸い上げを防止するものであ
る。
Ａ７−３ ｉｌｌの堆積はスパッタリングによるが、こ
の処理法の被覆性はあまり良好ではなく、段差部で膜厚
が小になり易い。更に孔底の単結晶Ｓｉ面上にＡＩ中の
Ｓｉがエピタキシャル成長することもあり、これ等の現
象は接続抵抗を高くするものである。
の処理法の被覆性はあまり良好ではなく、段差部で膜厚
が小になり易い。更に孔底の単結晶Ｓｉ面上にＡＩ中の
Ｓｉがエピタキシャル成長することもあり、これ等の現
象は接続抵抗を高くするものである。
他方、接続孔をポリＳｉで充填する方法では、不純物ド
ープによるポリＳｉ層の比抵抗低減に限界があり、被覆
性良く形成される低抵抗の材料が求められている。
ープによるポリＳｉ層の比抵抗低減に限界があり、被覆
性良く形成される低抵抗の材料が求められている。
これ等の要求とは別に、ＡＩのような低融点材料を配線
に使用する場合、ＡＩＮ被着後は高温の熱処理が出来な
いという制約がある。
に使用する場合、ＡＩＮ被着後は高温の熱処理が出来な
いという制約がある。
本発明の目的は、微細でアスペクト比の大きい接続孔に
対しても低抵抗であり、マイグレーションの生じないコ
ンタクト電極或いは層間接続電極の形成法を提供するこ
とである。
対しても低抵抗であり、マイグレーションの生じないコ
ンタクト電極或いは層間接続電極の形成法を提供するこ
とである。
上記目的を達成するため、本発明の接続電極形成法は
シリコン基板表面或いは基板上のシリコン配線体の表面
を絶縁層で被覆する工程、 該絶縁層に接続孔を開口する工程、 前記基板表面にバリヤ膜を全面被着する工程、前記バリ
ヤ膜上にポリ５ｉＪｉを化学気相成長法で堆積し、エッ
チバックして前記孔内にポリＳｉを残す工程、 上記処理を終えた基板に高融点金属層を全面被着する工
程、 前記高融点金属を被着した基板を熱処理し、前記孔内の
ポリＳｉを前記高融点金属のシリサイドに変換する工程
、 前記孔中にシリサイドを形成した基板に前記高融点金属
より低融点である配線金属層を被着形成する工程、およ
び 前記配線金属層、前記高融点金属層および前記バリヤ膜
を同時にパターニングして配線を形成する工程を包含す
る。
を絶縁層で被覆する工程、 該絶縁層に接続孔を開口する工程、 前記基板表面にバリヤ膜を全面被着する工程、前記バリ
ヤ膜上にポリ５ｉＪｉを化学気相成長法で堆積し、エッ
チバックして前記孔内にポリＳｉを残す工程、 上記処理を終えた基板に高融点金属層を全面被着する工
程、 前記高融点金属を被着した基板を熱処理し、前記孔内の
ポリＳｉを前記高融点金属のシリサイドに変換する工程
、 前記孔中にシリサイドを形成した基板に前記高融点金属
より低融点である配線金属層を被着形成する工程、およ
び 前記配線金属層、前記高融点金属層および前記バリヤ膜
を同時にパターニングして配線を形成する工程を包含す
る。
後出の実施例に於いて、本発明の作用は以下の如くであ
る。
る。
本発明に於いても接続孔の充填には被覆性の良いポリＳ
ｉのＣＶＤ堆積を利用するが、エッチバックによって孔
内に残されたポリＳｉは、その上に被着されるタングス
テン（Ｗ）層と反応してタングステンシリサイドになり
、極めて低抵抗となる。
ｉのＣＶＤ堆積を利用するが、エッチバックによって孔
内に残されたポリＳｉは、その上に被着されるタングス
テン（Ｗ）層と反応してタングステンシリサイドになり
、極めて低抵抗となる。
バリヤ膜はこの熱処理の際にＷが基板Ｓｉと反応するの
を防止するために設けられているが、その厚さは小であ
るから、問題になるほど接続抵抗を増加させることはな
い。
を防止するために設けられているが、その厚さは小であ
るから、問題になるほど接続抵抗を増加させることはな
い。
また、本発明の工程では基板表面がＷ層で被覆されてい
る段階があり、ＡＩＮは未だ被着されていないので、高
温処理の必要な工程をこの時期に設定することが出来る
。その際、表面のｗｌは基板の汚染を防ぐ保護膜として
機能する。
る段階があり、ＡＩＮは未だ被着されていないので、高
温処理の必要な工程をこの時期に設定することが出来る
。その際、表面のｗｌは基板の汚染を防ぐ保護膜として
機能する。
第１図は実施例の工程を示す断面模式図であり、以下、
該図面を参照しながら本発明を説明する。
該図面を参照しながら本発明を説明する。
周知の方法により、Ｓｉ基板１の表面にＰＳＧ層２を堆
積し、接続孔を開口してＴｉＮ皮膜を１μｍの厚さにス
パッタリングで被着すると、同図（ａ）の状態となる。
積し、接続孔を開口してＴｉＮ皮膜を１μｍの厚さにス
パッタリングで被着すると、同図（ａ）の状態となる。
その上に（ｂ１図の如く、周知のＣＶＤ法によってポリ
Ｓｉ層４を約２μｍの厚さに堆積し、エッチバックを施
すと＋０１図の如く、孔中のみにポリＳｉ層４′が残留
した状態となるので、その上に更にＷ層５をスパッタリ
ングで被着する。この厚さは例えば２０００人であり、
Ｗの他にＭｏやＴｉなど、他の高融点金属を同じように
用いることが出来る。
Ｓｉ層４を約２μｍの厚さに堆積し、エッチバックを施
すと＋０１図の如く、孔中のみにポリＳｉ層４′が残留
した状態となるので、その上に更にＷ層５をスパッタリ
ングで被着する。この厚さは例えば２０００人であり、
Ｗの他にＭｏやＴｉなど、他の高融点金属を同じように
用いることが出来る。
これを窒素雰囲気で９００℃、 ２０分の熱処理を行い
、接続孔内のポリＳｉをタングステンシリサイドに変換
する。この時、Ｗ層中にもＳｉの拡散が起こり、Ｗ層も
シリサイド化される。
、接続孔内のポリＳｉをタングステンシリサイドに変換
する。この時、Ｗ層中にもＳｉの拡散が起こり、Ｗ層も
シリサイド化される。
その後、（ｅ）図の如（ＡｚＪｉ６をスパッタリングで
被着し、（ｆ１図の如くパターニングを施して、所定の
配線を形成する。
被着し、（ｆ１図の如くパターニングを施して、所定の
配線を形成する。
上記実施例ではバリヤ膜は直接Ｓｉ基板上に設けられて
いるが、ＴｉＮのようなバリヤ膜を使用する場合、Ｓｉ
との間にＴｉ−シリサイドのようなコンタクト抵抗の低
い層を介在させると、接続抵抗をさらに低下させること
が出来る。
いるが、ＴｉＮのようなバリヤ膜を使用する場合、Ｓｉ
との間にＴｉ−シリサイドのようなコンタクト抵抗の低
い層を介在させると、接続抵抗をさらに低下させること
が出来る。
このように形成された配線体は接続孔をタングステンシ
リサイドで充填した形になっており、段差部の薄化やＳ
ｉのエピタキシャル成長が生じないので、アスペクト比
の大きい接続孔に於いても接続抵抗は十分に低く、高密
化された集積回路に適したものとなっている。
リサイドで充填した形になっており、段差部の薄化やＳ
ｉのエピタキシャル成長が生じないので、アスペクト比
の大きい接続孔に於いても接続抵抗は十分に低く、高密
化された集積回路に適したものとなっている。
第１図は本発明実施例の工程を示す断面模式図であって
、 図に於いて ｌはＳｉ基板、 ２はＰＳＧ。 ３はＴｉＮ膜、 ４はポリＳｉ層、 ５はＷ層 である。 実施例の工程を示す断面模式図 第 １ 図 （その１）
、 図に於いて ｌはＳｉ基板、 ２はＰＳＧ。 ３はＴｉＮ膜、 ４はポリＳｉ層、 ５はＷ層 である。 実施例の工程を示す断面模式図 第 １ 図 （その１）
Claims (1)
- 【特許請求の範囲】 シリコン基板表面或いは基板上のシリコン配線体の表面
を絶縁層で被覆する工程、 該絶縁層に接続孔を開口する工程、 前記基板表面にバリヤ膜を全面被着する工程、前記バリ
ヤ膜上に多結晶シリコン層を化学気相成長法で堆積し、
エッチバックして前記孔内に多結晶シリコンを残す工程
、 上記処理を終えた基板に高融点金属層を全面被着する工
程、 前記高融点金属を被着した基板を熱処理し、前記孔内の
多結晶シリコンを前記高融点金属のシリサイドに変換す
る工程、 前記孔中にシリサイドを形成した基板に前記高融点金属
より低融点である配線金属層を被着形成する工程、およ
び 前記配線金属層、前記高融点金属層および前記バリヤ膜
を同時にパターニングして配線を形成する工程を包含す
ることを特徴とする接続電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15866188A JPH027543A (ja) | 1988-06-27 | 1988-06-27 | 接続電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15866188A JPH027543A (ja) | 1988-06-27 | 1988-06-27 | 接続電極形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH027543A true JPH027543A (ja) | 1990-01-11 |
Family
ID=15676587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15866188A Pending JPH027543A (ja) | 1988-06-27 | 1988-06-27 | 接続電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH027543A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03161934A (ja) * | 1989-11-20 | 1991-07-11 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1988
- 1988-06-27 JP JP15866188A patent/JPH027543A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03161934A (ja) * | 1989-11-20 | 1991-07-11 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5656860A (en) | Wiring structure for semiconductor device and fabrication method therefor | |
| US5243220A (en) | Semiconductor device having miniaturized contact electrode and wiring structure | |
| US5183782A (en) | Process for fabricating a semiconductor device including a tungsten silicide adhesive layer | |
| JPS6173370A (ja) | 半導体装置及びその製造方法 | |
| JPH0456325A (ja) | 半導体装置およびその製造方法 | |
| JPS61142739A (ja) | 半導体装置の製造方法 | |
| JP2004000006U6 (ja) | 半導体装置 | |
| KR19980070785A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH027543A (ja) | 接続電極形成方法 | |
| JPH065674B2 (ja) | 半導体装置の製造方法 | |
| EP0228183A2 (en) | Method for manufacturing semiconductor device | |
| JP2543192B2 (ja) | 半導体装置およびその製造方法 | |
| JPH01214137A (ja) | 集積回路の製造方法 | |
| JPS63283161A (ja) | 半導体装置とその製造方法 | |
| KR100217544B1 (ko) | 단계적 피복성이 우수한 배선 형성법 | |
| JPH03157925A (ja) | 半導体装置の製造方法 | |
| JPS62118525A (ja) | 半導体装置の製造方法 | |
| JPH03276763A (ja) | 半導体装置 | |
| JPH03148129A (ja) | 半導体装置 | |
| JPS60782B2 (ja) | 半導体装置の製造方法 | |
| JPH01304726A (ja) | 半導体装置の製造方法 | |
| JPH05175346A (ja) | 配線およびその形成方法 | |
| JPH0562931A (ja) | 半導体装置の製造方法 | |
| JPH0247831A (ja) | 半導体装置の製造方法 | |
| JPS6143855B2 (ja) |