JPH065674B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH065674B2
JPH065674B2 JP15164085A JP15164085A JPH065674B2 JP H065674 B2 JPH065674 B2 JP H065674B2 JP 15164085 A JP15164085 A JP 15164085A JP 15164085 A JP15164085 A JP 15164085A JP H065674 B2 JPH065674 B2 JP H065674B2
Authority
JP
Japan
Prior art keywords
film
hole
conductive film
semiconductor device
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP15164085A
Other languages
English (en)
Other versions
JPS6213050A (ja
Inventor
誠二 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP15164085A priority Critical patent/JPH065674B2/ja
Publication of JPS6213050A publication Critical patent/JPS6213050A/ja
Publication of JPH065674B2 publication Critical patent/JPH065674B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の製造方法に関し、特に微細電極配
管における配線構造の改良に関する。
従来の技術 集積回路装置で電極及び配線には、アルミニウムが一般
的である。しかし、アルミニウムのみの電極では、同ア
ルミニウムが基板シリコンと合金化し易いので、その対
策として、第2図のように、その中間に多結晶シリコン
膜を設けたものが知られている。第2図で示された構造
のものでは、P型シリコン基板21に設けられた浅いN
型拡散層22をおおっている絶縁膜23に孔24を開口
し、同孔24を通じて多結晶シリコン膜25およびアル
ミニウム膜26による二層構造の電極を取り出す。さら
に微細配線になると、コンタクト抵抗の低減のため、タ
ングステンやモリブデンなども用いられている。これら
の構造を採用することにより、コンタクト抵抗の増大の
防止や、アロイスパイクによる接合破壊の防止は解決さ
れるが、反面、コンタクト孔24の径寸法が1ミクロン
近くなると、絶縁膜23の段差が約1ミクロンであるた
め、アルミニウム膜がスパッタ蒸着で形成されると、第
2図に示すように孔の底部や側面で薄くなり、この部分
は膜厚は平坦な部分の約15%まで低下する。また、第
2図のように、孔の部分には空洞27が生じ、ここに、
エッチング工程での残留ガスや反応液が閉じ込められて
残留するという現象も生じる。さらに、この上にパッシ
ベーション膜28を気相成長法により堆積すると、空洞
27の中には入らず、同パッシベーション膜に小さなク
ラックが生じ、素子の信頼性低下の原因となる。
発明が解決しようとする問題点 前記従来例の電極構造及び配線形成方法には、次の問題
点がある。
前述のように、電極取り出しのコンタクト孔が、微細化
により1ミクロン程度になると、孔形状が急峻であり、
アルミニウムの蒸着が均一にされず、孔の内部に空洞が
生じ、孔の内部にまでアルミニウムが入らない。これは
スパッタ蒸着や他の蒸着方法にも共通した現象であり、
微細化の障害となっている。これによって発生する問題
点には次の事があげられる。
i)アルミ配線のパターンの形成工程で空洞内部に、残
渣や液残りが発生しやすく汚染源となる。
ii)パッシベーション膜が気相成長工程で孔の内部にま
で入らず、さらに孔の上部でパッシベーション膜に小さ
なクラックが生じやすい。
iii)コンタクト窓の段差部でアルミ配線の断線を生じ
やすい。第2図の例では断線しても下層の多結晶シリコ
ン膜によって導通は保持されているが、この多結晶シリ
コン膜に代えて、Mo,Wなどの高融点金属を基板の露
出した面にのみ堆積した電極構造では、段差部での断線
が生じやすい。
これらの問題点は配線の高密度化と多層化につれて、一
層顕著であり、断線による装置の初期不良,エレクトロ
マイグレーションなどによる信頼性の低下、パッシベー
ション不良による耐湿性の劣化などが生じやすくなる。
問題点を解決するための手段 本発明は、上述の問題点を解決するもので、絶縁膜の開
口部に、多結晶シリコン膜やタングステン,モリブデン
などの高融点金属,タングステンシリサイドなどの金属
珪化物などの第1の導電膜を堆積した後、同絶縁膜の開
口部に生じた第1の導電膜の窪みに絶縁物を埋込み平坦
にし、この上にアルミニウム膜など第2の導電膜を被合
する工程をそなえたもので、開口部に空洞の生じるのを
防止し、アルミニウム配線の断線防止,パッシベーショ
ン膜の信頼性向上や多層配線を実現する半導体装置の製
造方法を提供するものである。
作 用 前述のように、絶縁膜の開口部、すなわち、接続孔を覆
って、多結晶シリコン膜などを減圧気相成長法で堆積し
て第1の導電膜を形成する段階では、同膜は均一に形成
され、オーバーハング状にはならない。そして、例えば
1ミクロンの孔でも、この孔の部分の空隙に塗布酸化膜
を回転塗布法により埋め込み、平坦化した後、孔の埋め
込まれた部分以外の酸化膜を除去して、この上にアルミ
ニウム配線を形成するため、アルミニウム蒸着では小さ
な孔の内部へのステップカバーは問題にならず、基板の
形成された拡散層などとは多結晶シリコン膜などを介し
て接続される。
しかがって、この構造によれば、接続孔の部分でアルミ
ニウムのステップカバーの不均一性に起因して発生する
素子の信頼性の低下を防止することができる。
実施例 次に本発明の実施例を図面を参照して詳述する。第1図
a〜dは本発明実施例の半導体装置の製造工程を示す部
分断面図である。第1図aはP型シリコンからなる半導
体基板11に、N型拡散層12および二酸化珪素膜13
が形成されている。この二酸化珪素膜13は例えば厚さ
1μmであり、また、拡散層12への接続に要する孔1
4が設けられている。次に第1図bのように、露出した
基板表面を含む全体に第1の導電性被膜15を堆積す
る。第1の導電性被膜は多結晶シリコン膜,タングステ
ン膜,モリブデン膜,タングステンシリサイド膜などか
ら選ばれ、これらは、通常、減圧気相成長法で成長する
ことにより得られる。例えば多結晶シリコン膜は厚さ3
000Å〜4000Åであり、シランと水素を反応ガス
として用い、減圧下で約620℃で成長する。第1導電
膜15を多結晶シリコン膜で形成するときには、成長時
に不純物ガス例えばホスフィンなどを混合し、低抵抗化
するか、または、堆積後、不純物拡散し、低抵抗化し、
シート抵抗20〜40Ω/□とすることも可能である。
多結晶シリコン膜は孔14の内部にまで均一に成長す
る。但し、1μm程度の径寸法の孔には、少し均一性が
劣り、平坦部の約80%の膜厚である。タングステン,
モリブデン,シリサイドの場合も、減圧気相成長法によ
り堆積すると、前者と同一に均一な膜が形成できる。シ
リサイドの場合、成長後、1000〜900℃でのアニ
ール処理が必要となる。以上の膜はいずれも減圧気相成
長法で堆積することにより、オーバーハングにならず均
一に形成される。
次に第1図cのように、孔14により生じた窪みに絶縁
膜16を埋め込む。この埋め込み方法には、容易に実施
できる方法として、次の方法がある。ケイ素化合物及び
添加剤を有機溶剤に溶解した被膜形成材(液状体)を回
転塗布し、これを500〜600℃で処理し、窪みに酸
化膜の絶縁膜16を埋め込む。窪み以外の余分な部分の
酸化膜は、フッ酸溶液で容易に除去できる。本方法では
塗布液中のケイ素化合物濃度,有機バインダー量などに
より埋め込み量を制御できる。次に第1図dのように、
アルミニウム膜17を蒸着し、電極及び配線パターンを
形成し、熱処理し、アルミニウム、と多結晶シリコンと
の合金化を図る。拡散層12は第1の導電膜15,アル
ミニウム膜17により接続される。コンタクト抵抗は孔
の内部に絶縁膜16を埋め込むことにより抵抗の増加は
問題とならない程度である。実際的に、埋め込まれた絶
縁物をややオーバーエッチし、0.1〜0.2μm愛程
度の浅い溝を形成した方が、電極二層の確実な積層が得
られ、工程上安定する。
なお、本発明に係る埋め込み絶縁膜が二酸化珪素に限ら
ず窒化珪素等でもよく、また第1の導電膜に用いられる
多結晶シリコン膜は多結晶に限らず非結晶であってもよ
い。
発明の効果 以上のように本発明によれば、接続孔部分の第1の導電
膜の窪みが絶縁膜により埋込まれるため、微細な孔への
アルミニウム蒸着のステップカバーが全く問題にならな
くなる。特に、第1の導電膜の形成は減圧気相成長法に
より実施するため、非常にステップカバーがよく、微細
な孔への堆積に適している。また、埋込み絶縁膜も孔が
微細になる程、形成しやすく、素子の微細化による加工
の問題は生じない。
本発明の製造方法によって配線を形成することにより接
続孔内部に空洞の発生を防止し、孔の段差でのアルミニ
ウム断線や、孔の上部でのパッシベーション膜へのクラ
ックの発生を防止することができた。さらに、アルミニ
ウム膜は、第1の導電膜を介して所望のコンタクト領域
と接続されるため、アロイスパイクによる接合の劣化も
防止できる。
【図面の簡単な説明】
第1図a〜dは本発明実施例の半導体装置の製造工程順
断面図、第2図は従来例の半導体装置の構造断面図であ
る。 11……半導体基板、12……N型拡散層、14……
孔、15……第1の導電膜、16……絶縁膜、17……
アルミニウム膜。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】半導体基板上に形成された絶縁膜に孔を形
    成する工程と、前記絶縁膜の孔を覆って第1の導電膜を
    減圧気相成長法で形成する工程と、前記絶縁膜の孔の部
    分に形成された前記第1の導電膜の窪みに回転塗布法に
    より絶縁物を埋込む工程と、露出した第1の導電膜上に
    第2の導電膜を被着する工程とをそなえた半導体装置の
    製造方法。
  2. 【請求項2】第1の導電膜が多結晶シリコンからなるこ
    とを特徴とする特許請求の範囲第1項に記載の半導体装
    置の製造方法。
  3. 【請求項3】第1の導電膜が高融点金属又は金属ケイ化
    物からなることを特徴とする特許請求の範囲第1項に記
    載の半導体装置の製造方法。
  4. 【請求項4】絶縁物が塗布酸化膜であることを特徴とす
    る特許請求の範囲第1項に記載の半導体装置の製造方
    法。
JP15164085A 1985-07-10 1985-07-10 半導体装置の製造方法 Expired - Lifetime JPH065674B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15164085A JPH065674B2 (ja) 1985-07-10 1985-07-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15164085A JPH065674B2 (ja) 1985-07-10 1985-07-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6213050A JPS6213050A (ja) 1987-01-21
JPH065674B2 true JPH065674B2 (ja) 1994-01-19

Family

ID=15522973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15164085A Expired - Lifetime JPH065674B2 (ja) 1985-07-10 1985-07-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH065674B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62194647A (ja) * 1986-02-20 1987-08-27 Mitsubishi Electric Corp 半導体装置
JPH0682659B2 (ja) * 1988-02-19 1994-10-19 株式会社東芝 半導体集積回路の配線構造
JPH03116852A (ja) * 1989-09-29 1991-05-17 Nec Corp 半導体装置
JPH04179148A (ja) * 1990-11-08 1992-06-25 Matsushita Electron Corp 半導体装置及びその製造方法
JP5242070B2 (ja) * 2007-03-29 2013-07-24 株式会社フジクラ 貫通配線基板

Also Published As

Publication number Publication date
JPS6213050A (ja) 1987-01-21

Similar Documents

Publication Publication Date Title
US4866009A (en) Multilayer wiring technique for a semiconductor device
JPH06244185A (ja) 配線構造とその製法
JPH065674B2 (ja) 半導体装置の製造方法
US5641993A (en) Semiconductor IC with multilayered Al wiring
JP2616402B2 (ja) 半導体装置の製造方法
JPH05234935A (ja) 半導体装置及びその製造方法
JPS63211672A (ja) 半導体集積回路装置
JP3087692B2 (ja) 半導体装置の製造方法
JP3337758B2 (ja) 半導体装置の製造方法
JP3109269B2 (ja) 半導体装置の製造方法
JP2733396B2 (ja) 半導体装置の製造方法
JPH05299418A (ja) 半導体装置の製造方法
JPH05114578A (ja) 半導体装置及びその製造方法
EP0543254B1 (en) A method of forming high-stability metallic contacts in an integrated circuit with one or more metallized layers
KR960004078B1 (ko) 금속박막 적층구조를 사용한 콘택 형성방법
JP2621287B2 (ja) 多層配線層の形成方法
JP3119198B2 (ja) 半導体装置の製造方法
JP3082230B2 (ja) 配線の形成方法
JP3001931B2 (ja) 半導体装置の電極配線およびその形成方法
JPH07153841A (ja) 半導体装置およびその製造方法
JPH0529478A (ja) 半導体装置の製造方法
KR100396684B1 (ko) 반도체장치의금속배선형성방법
KR100209926B1 (ko) 반도체 소자의 금속 배선 형성방법
KR20000045351A (ko) 반도체소자의 금속배선 콘택 형성방법
KR100353534B1 (ko) 반도체 소자의 금속배선 형성방법