JP3001931B2 - 半導体装置の電極配線およびその形成方法 - Google Patents
半導体装置の電極配線およびその形成方法Info
- Publication number
- JP3001931B2 JP3001931B2 JP2147841A JP14784190A JP3001931B2 JP 3001931 B2 JP3001931 B2 JP 3001931B2 JP 2147841 A JP2147841 A JP 2147841A JP 14784190 A JP14784190 A JP 14784190A JP 3001931 B2 JP3001931 B2 JP 3001931B2
- Authority
- JP
- Japan
- Prior art keywords
- tungsten
- hole
- metal layer
- insulating film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本願各発明は、それぞれ半導体装置の電極配線および
その形成方法の分野に属する。詳しくは、不純物拡散層
または配線層を有する半導体基板の主面に形成された層
間絶縁膜と、前記層間絶縁膜に形成された前記不純物拡
散層または配線層からの電極取り出し用のスルーホール
と、前記スルーホール内に埋め込まれたタングステンま
たはタングステン合金と、前記スルーホール内に埋め込
まれた前記タングステンまたはタングステン合金上に形
成されたアルミニウム配線膜とを備えている半導体装置
の電極配線の分野、及び、不純物拡散層または配線層を
有する半導体基板上に層間絶縁膜を形成する工程と、前
記不純物拡散層または配線層上の前記層間絶縁膜に電極
取り出し用のスルーホールを形成する工程と、前記スル
ーホール内の窪みにタングステンまたはタングステン合
金を埋め込む工程と、前記スルーホール内に残置した前
記タングステンまたはタングステン合金上及び前記層間
絶縁膜上に、アルミニウム配線膜を被着する工程と、前
記アルミニウム配線膜のエッチングを行ってパターニン
グする工程と、を備えている半導体装置の電極配線の形
成方法の分野にそれぞれ属する。
その形成方法の分野に属する。詳しくは、不純物拡散層
または配線層を有する半導体基板の主面に形成された層
間絶縁膜と、前記層間絶縁膜に形成された前記不純物拡
散層または配線層からの電極取り出し用のスルーホール
と、前記スルーホール内に埋め込まれたタングステンま
たはタングステン合金と、前記スルーホール内に埋め込
まれた前記タングステンまたはタングステン合金上に形
成されたアルミニウム配線膜とを備えている半導体装置
の電極配線の分野、及び、不純物拡散層または配線層を
有する半導体基板上に層間絶縁膜を形成する工程と、前
記不純物拡散層または配線層上の前記層間絶縁膜に電極
取り出し用のスルーホールを形成する工程と、前記スル
ーホール内の窪みにタングステンまたはタングステン合
金を埋め込む工程と、前記スルーホール内に残置した前
記タングステンまたはタングステン合金上及び前記層間
絶縁膜上に、アルミニウム配線膜を被着する工程と、前
記アルミニウム配線膜のエッチングを行ってパターニン
グする工程と、を備えている半導体装置の電極配線の形
成方法の分野にそれぞれ属する。
従来の技術 第３図に、従来の半導体集積回路装置における電極部
分の構造を示す。すなわち、同図はCMOS型集積回路装置
のＰ−ウエル102a、およびＮ−ウエル102bに形成された
N+およびP+拡散層106a,106bからの電極取り出し部分を
示している。Ｐ型シリコン基板101にＰ−ウエル領域102
a,N−ウエル領域102b,素子分子領域103,ゲート絶縁膜10
4a,104b、多結晶シリコンゲート電極105a,105b、N+およ
びP+拡散層106a,106b、および層間絶縁膜107が設けら
れ、層間絶縁膜107にN+およびP+拡散層106a,106bからの
電極取り出し用のスルーホール108が開口される。この
スルーホール108が直径0.8μｍにまで微細化されると、
アスペクト比が大きくなると、アルミニウム電極の形成
工程であるアルミニウム蒸着においてスルーホール108
の内部にまで均一にアルミニウム原子が入り込まないた
め、スルーホール108内を均一に被覆して安定した電極
接続を達成することは困難である。
分の構造を示す。すなわち、同図はCMOS型集積回路装置
のＰ−ウエル102a、およびＮ−ウエル102bに形成された
N+およびP+拡散層106a,106bからの電極取り出し部分を
示している。Ｐ型シリコン基板101にＰ−ウエル領域102
a,N−ウエル領域102b,素子分子領域103,ゲート絶縁膜10
4a,104b、多結晶シリコンゲート電極105a,105b、N+およ
びP+拡散層106a,106b、および層間絶縁膜107が設けら
れ、層間絶縁膜107にN+およびP+拡散層106a,106bからの
電極取り出し用のスルーホール108が開口される。この
スルーホール108が直径0.8μｍにまで微細化されると、
アスペクト比が大きくなると、アルミニウム電極の形成
工程であるアルミニウム蒸着においてスルーホール108
の内部にまで均一にアルミニウム原子が入り込まないた
め、スルーホール108内を均一に被覆して安定した電極
接続を達成することは困難である。
これを改善するため、スルーホール108内にのみタン
グステン109を選択的に成長させることにより埋め込
み、スルーホール108の段差を小さくすることが提案さ
れている（例：第47回応用物理学会学術講演会（昭和62
年秋季大会）予稿集17P−Ｑ−10,p512、およびIEDM87,p
217、No.9.5）。このタングステン109にアルミニウム配
線110を接続することによって、電極が形成される。
グステン109を選択的に成長させることにより埋め込
み、スルーホール108の段差を小さくすることが提案さ
れている（例：第47回応用物理学会学術講演会（昭和62
年秋季大会）予稿集17P−Ｑ−10,p512、およびIEDM87,p
217、No.9.5）。このタングステン109にアルミニウム配
線110を接続することによって、電極が形成される。
しかしながら、タングステンの選択成長法として六フ
ッ化タングステンの水素還元法を用いてもシラン還元法
を用いても、その選択成長の初期段階では、露出されて
いるシリコン基板の拡散層と、六フッ化タングステンと
がシリコン還元反応を生じ、その結果SiF4ガスが発生
し、これが上記シリコン基板の拡散層とタングステンま
たはタングステン合金との界面および上記タングステン
またはタングステン合金と絶縁膜との界面を排出通路と
するので、スルーホールの底面および側壁とタングステ
ンまたはタングステン合金との間に隙間ができ、タング
ステンまたはタングステン合金の剥離が起こりやすくな
る問題があった。
ッ化タングステンの水素還元法を用いてもシラン還元法
を用いても、その選択成長の初期段階では、露出されて
いるシリコン基板の拡散層と、六フッ化タングステンと
がシリコン還元反応を生じ、その結果SiF4ガスが発生
し、これが上記シリコン基板の拡散層とタングステンま
たはタングステン合金との界面および上記タングステン
またはタングステン合金と絶縁膜との界面を排出通路と
するので、スルーホールの底面および側壁とタングステ
ンまたはタングステン合金との間に隙間ができ、タング
ステンまたはタングステン合金の剥離が起こりやすくな
る問題があった。
また、上記隙間を塞ぐために、熱処理により上記シリ
コン基板の拡散層とタングステンまたはタングステン合
金との密着性を向上しようとすると、半導体装置の微細
化により、拡散層が浅くなっていることに加え、上記シ
リコン還元反応が生じることによってシリコン基板の拡
散層表面のシリコンが消費されることがあって、拡散層
の接合破壊が増加するという問題もあった。
コン基板の拡散層とタングステンまたはタングステン合
金との密着性を向上しようとすると、半導体装置の微細
化により、拡散層が浅くなっていることに加え、上記シ
リコン還元反応が生じることによってシリコン基板の拡
散層表面のシリコンが消費されることがあって、拡散層
の接合破壊が増加するという問題もあった。
他方、タングステンまたはタングステン合金とアルミ
ニウム合金膜とが直接に接触する構造となっているの
で、半導体装置の微細化により、アルミニウム配線のパ
ターン転写工程での重ね合わせずれによってタングステ
ンまたはタングステン合金の一部が露出してしまった場
合において、この露出面上にアルミニウム合金膜の端部
が在るときは、アルミニウム合金膜のドライエッチング
時や洗浄時において、アルミニウム合金膜の端部の腐食
が起こりやすいという問題があった。
ニウム合金膜とが直接に接触する構造となっているの
で、半導体装置の微細化により、アルミニウム配線のパ
ターン転写工程での重ね合わせずれによってタングステ
ンまたはタングステン合金の一部が露出してしまった場
合において、この露出面上にアルミニウム合金膜の端部
が在るときは、アルミニウム合金膜のドライエッチング
時や洗浄時において、アルミニウム合金膜の端部の腐食
が起こりやすいという問題があった。
発明が解決しようとする課題 本各発明が解決しようとする課題は、タングステンの
選択成長時に六フッ化タングステンのシリコン還元反応
が生じなようにするとともに、タングステンの一部が露
出してしまった場合において、この露出面上にアルミニ
ウム合金膜の端部が在っても、アルミニウム合金膜のド
ライエッチング時や洗浄時において、アルミニウム合金
膜の端部の腐食が生じることがないようにすることであ
る。
選択成長時に六フッ化タングステンのシリコン還元反応
が生じなようにするとともに、タングステンの一部が露
出してしまった場合において、この露出面上にアルミニ
ウム合金膜の端部が在っても、アルミニウム合金膜のド
ライエッチング時や洗浄時において、アルミニウム合金
膜の端部の腐食が生じることがないようにすることであ
る。
課題を解決するための手段 上記課題を解決するため、半導体装置の電極配線に係
る本発明は、前記分野において、前記スルーホールの内
面にチタンナイトライド、チタンシリサイド及びモリブ
デンシリサイドよりなる群のうちの少なくとも１つの金
属からなる第１の金属層を形成し、前記スルーホール内
の前記第１の金属層で囲まれた窪みにタングステンまた
はタングステン合金を埋め込み、前記タングステンまた
はタングステン合金上及び前記層間絶縁膜上に前記チタ
ンナイトライド、チタンシリサイド及びモリブデンシリ
サイドよりなる群のうちの少なくとも１つの金属からな
る第２の金属層を形成し、前記第２の金属層上にアルミ
ニウム配線膜を形成し、もって、前記スルーホール内に
埋め込まれた前記タングステンまたはタングステン合金
が、前記第１の金属層及び第２の金属層によって包み込
まれた構造となるようにする、という手段を講じた。
る本発明は、前記分野において、前記スルーホールの内
面にチタンナイトライド、チタンシリサイド及びモリブ
デンシリサイドよりなる群のうちの少なくとも１つの金
属からなる第１の金属層を形成し、前記スルーホール内
の前記第１の金属層で囲まれた窪みにタングステンまた
はタングステン合金を埋め込み、前記タングステンまた
はタングステン合金上及び前記層間絶縁膜上に前記チタ
ンナイトライド、チタンシリサイド及びモリブデンシリ
サイドよりなる群のうちの少なくとも１つの金属からな
る第２の金属層を形成し、前記第２の金属層上にアルミ
ニウム配線膜を形成し、もって、前記スルーホール内に
埋め込まれた前記タングステンまたはタングステン合金
が、前記第１の金属層及び第２の金属層によって包み込
まれた構造となるようにする、という手段を講じた。
半導体装置の電極配線の形成方法に係る本発明は、前
記分野において、前記不純物拡散層または配線層上の前
記層間絶縁膜に電極取り出し用のスルーホールを形成す
る工程の後に、前記スルーホールの内面を含む前記層間
絶縁膜上の全面にチタンナイトライド、チタンシリサイ
ド及びモリブデンシリサイドよりなる群のうちの少なく
とも１つの金属からなる第１の金属層を形成する工程
と、前記スルーホール内を含む前記第１の金属層上の全
面にタングステンまたはタングステン合金を堆積するこ
とによって、前記スルーホール内の窪みに前記タングス
テンまたはタングステン合金を埋め込む工程を設け、次
いで、前記スルーホール内以外の領域の前記タングステ
ンまたはタングステン合金を除去することによって、前
記スルーホール内のみに前記タングステンまたはタング
ステン合金を残置する工程と、前記スルーホール内に残
置した前記タングステンまたはタングステン合金上及び
前記層間絶縁膜上に、チタンナイトライド、チタンシリ
サイド及びモリブデンシリサイドよりなる群のうちの少
なくとも１つの金属からなる第２の金属層、及び、アル
ミニウム配線膜を順次被着する工程とを設けた後、前記
スルーホール内の前記タングステンまたはタングステン
合金を前記第１の金属層及び前記第２の金属層で包み込
んだ状態で前記アルミニウム配線膜のエッチングを行っ
てパターニングする工程とを設ける、という手段を講じ
た。
記分野において、前記不純物拡散層または配線層上の前
記層間絶縁膜に電極取り出し用のスルーホールを形成す
る工程の後に、前記スルーホールの内面を含む前記層間
絶縁膜上の全面にチタンナイトライド、チタンシリサイ
ド及びモリブデンシリサイドよりなる群のうちの少なく
とも１つの金属からなる第１の金属層を形成する工程
と、前記スルーホール内を含む前記第１の金属層上の全
面にタングステンまたはタングステン合金を堆積するこ
とによって、前記スルーホール内の窪みに前記タングス
テンまたはタングステン合金を埋め込む工程を設け、次
いで、前記スルーホール内以外の領域の前記タングステ
ンまたはタングステン合金を除去することによって、前
記スルーホール内のみに前記タングステンまたはタング
ステン合金を残置する工程と、前記スルーホール内に残
置した前記タングステンまたはタングステン合金上及び
前記層間絶縁膜上に、チタンナイトライド、チタンシリ
サイド及びモリブデンシリサイドよりなる群のうちの少
なくとも１つの金属からなる第２の金属層、及び、アル
ミニウム配線膜を順次被着する工程とを設けた後、前記
スルーホール内の前記タングステンまたはタングステン
合金を前記第１の金属層及び前記第２の金属層で包み込
んだ状態で前記アルミニウム配線膜のエッチングを行っ
てパターニングする工程とを設ける、という手段を講じ
た。
作用 本各発明は、上記の手段を講じたので、スルーホール
の底面は第１の金属層で覆われ、シリコン基板の拡散層
が露出していなくなるため、タングステンの堆積時にシ
リコン還元反応が生じることはない。
の底面は第１の金属層で覆われ、シリコン基板の拡散層
が露出していなくなるため、タングステンの堆積時にシ
リコン還元反応が生じることはない。
また、タングステンまたはタングステン合金上にはチ
タンナイトライド、チタンシリサイド及びモリブデンシ
リサイドよりなる群のうちの少なくとも１つの金属から
なる第２の金属層が形成されており、この第２の金属層
の比抵抗は比較的高いので、タングステンまたはタング
ステン合金の一部が露出してしまった場合において、こ
の露出面上にアルミニウム合金膜の端部が在るときで
も、アルミニウム合金膜のドライエッチング時や洗浄時
において、アルミニウム合金膜の端部の腐食を抑制する
ことができる。
タンナイトライド、チタンシリサイド及びモリブデンシ
リサイドよりなる群のうちの少なくとも１つの金属から
なる第２の金属層が形成されており、この第２の金属層
の比抵抗は比較的高いので、タングステンまたはタング
ステン合金の一部が露出してしまった場合において、こ
の露出面上にアルミニウム合金膜の端部が在るときで
も、アルミニウム合金膜のドライエッチング時や洗浄時
において、アルミニウム合金膜の端部の腐食を抑制する
ことができる。
実施例 半導体装置の電極配線に係る本発明の一実施例の要部
を示す断面図の第１図と、半導体装置の電極配線形成方
法の一実施例における製造工程順の電極配線の要部を示
す断面図の第２図（ａ）〜（ｄ）を参照しながら説明す
る。
を示す断面図の第１図と、半導体装置の電極配線形成方
法の一実施例における製造工程順の電極配線の要部を示
す断面図の第２図（ａ）〜（ｄ）を参照しながら説明す
る。
第１図は、前記第３図に係る従来の技術に用いたもの
と同じCMOS型集積回路装置の一部工程断面図を示してお
り、Ｐ型シリコン基板１に形成されたＰ−ウエル2a内に
はゲート絶縁膜4a,多結晶シリコンゲート電極5a,N+拡散
層6a,N−ウエル2b内にはゲート絶縁膜4b,多結晶シリコ
ンゲート電極5b,P+拡散層6bがそれぞれ設けられ、これ
らは素子分離絶縁膜３によって分離される。それぞれの
N+およびP+拡散層6a,6bからの電極取り出し用のスルー
ホール8a,8bが層間絶縁膜７に開孔され、この開孔部に
は、チタンナイトライド／チタン膜21（第１図では、チ
タンナイトライド膜，チタン膜が薄いため、一層膜のよ
うに示したが、シリコン基板１面上に接してチタン，チ
タンナイトライド膜が順次積層される）により被覆され
たタングステン22a,22bが埋め込まれ、さらにこのタン
グステン22a,22bを覆って第２のチタンナイトライド／
チタン膜23が積層され、これを介してアルミニウム合金
膜10が形成される。この上には、装置の保護膜11が形成
されている。
と同じCMOS型集積回路装置の一部工程断面図を示してお
り、Ｐ型シリコン基板１に形成されたＰ−ウエル2a内に
はゲート絶縁膜4a,多結晶シリコンゲート電極5a,N+拡散
層6a,N−ウエル2b内にはゲート絶縁膜4b,多結晶シリコ
ンゲート電極5b,P+拡散層6bがそれぞれ設けられ、これ
らは素子分離絶縁膜３によって分離される。それぞれの
N+およびP+拡散層6a,6bからの電極取り出し用のスルー
ホール8a,8bが層間絶縁膜７に開孔され、この開孔部に
は、チタンナイトライド／チタン膜21（第１図では、チ
タンナイトライド膜，チタン膜が薄いため、一層膜のよ
うに示したが、シリコン基板１面上に接してチタン，チ
タンナイトライド膜が順次積層される）により被覆され
たタングステン22a,22bが埋め込まれ、さらにこのタン
グステン22a,22bを覆って第２のチタンナイトライド／
チタン膜23が積層され、これを介してアルミニウム合金
膜10が形成される。この上には、装置の保護膜11が形成
されている。
次に、第２図を参照しながら本方法の発明の一実施例
を説明する。
を説明する。
第２図（ａ）に示すように、Ｐ型シリコン基板１の主
面にＰ−ウエル2a,N−ウエル2bがそれぞれが形成されて
おり、そのＰ−ウエル2a内にはゲート絶縁膜4a,多結晶
シリコンゲート電極5a,N+拡散層6aが、Ｎ−ウエル2b内
にはゲート絶縁膜4b,多結晶シリコンゲート電極5b,P+拡
散層6bがそれぞれ設けられ、これらは素子分離絶縁膜３
によって分離されている。そして、層間絶縁膜７が堆積
されている。
面にＰ−ウエル2a,N−ウエル2bがそれぞれが形成されて
おり、そのＰ−ウエル2a内にはゲート絶縁膜4a,多結晶
シリコンゲート電極5a,N+拡散層6aが、Ｎ−ウエル2b内
にはゲート絶縁膜4b,多結晶シリコンゲート電極5b,P+拡
散層6bがそれぞれ設けられ、これらは素子分離絶縁膜３
によって分離されている。そして、層間絶縁膜７が堆積
されている。
次に、第２図（ｂ）に示すように、N+およびP+拡散層
6a,6bからの電極取り出し用のスルーホール8a,8bを層間
絶縁膜７に開孔した後、チタン，チタンナイトライド21
を連続してスパッター蒸着法で蒸着する。次に、反応ガ
スに六フッ化タングステンとシランガスとを用い、470
℃の条件で、減圧気相成長法によりタングステン22を堆
積する。これは、水素還元法によっても可能である。BC
l3を主成分とした平行平板型電極構造を有するプラズマ
エッチング法により、タングステン22をエッチバック
し、図のようにスルーホール8a,8bにタングステン22a,2
2bを埋め込んだ構造とする。このとき、タングステン22
と同時に、この下層のチタンナイトライド／チタン膜21
を連続してエッチングを行う。
6a,6bからの電極取り出し用のスルーホール8a,8bを層間
絶縁膜７に開孔した後、チタン，チタンナイトライド21
を連続してスパッター蒸着法で蒸着する。次に、反応ガ
スに六フッ化タングステンとシランガスとを用い、470
℃の条件で、減圧気相成長法によりタングステン22を堆
積する。これは、水素還元法によっても可能である。BC
l3を主成分とした平行平板型電極構造を有するプラズマ
エッチング法により、タングステン22をエッチバック
し、図のようにスルーホール8a,8bにタングステン22a,2
2bを埋め込んだ構造とする。このとき、タングステン22
と同時に、この下層のチタンナイトライド／チタン膜21
を連続してエッチングを行う。
次に、第２図（ｃ）に示す如く、再び、チタンナイト
ライド／チタン膜23及びアルミニウム合金膜10を連続し
て蒸着する。
ライド／チタン膜23及びアルミニウム合金膜10を連続し
て蒸着する。
つぎに、第２図（ｄ）に示す如く、チタンナイトライ
ド／チタン膜23及びアルミニウム合金膜10からなる電極
パターンを周知の写真食刻法によりパターニングする。
これを420℃で合金化した後、保護膜11を形成する。
ド／チタン膜23及びアルミニウム合金膜10からなる電極
パターンを周知の写真食刻法によりパターニングする。
これを420℃で合金化した後、保護膜11を形成する。
本実施例では、第１及び第２の金属層としてチタンナ
イトライド／チタン膜を用いたが、チタンシリサイド，
モリブデンシリサイドを用いても同様な結果が得られ
る。また、埋め込みタングステン22a,22bの下層および
スルーホール8a,8bの周囲に第１の金属層としてチタン
ナイトライド／チタン膜21を用い，アルミニウム合金膜
10の下層の第２の金属層としてチタンシリサイドまた
は、モリブデンシリサイドを用いた構成でも、同様な結
果が得られる。
イトライド／チタン膜を用いたが、チタンシリサイド，
モリブデンシリサイドを用いても同様な結果が得られ
る。また、埋め込みタングステン22a,22bの下層および
スルーホール8a,8bの周囲に第１の金属層としてチタン
ナイトライド／チタン膜21を用い，アルミニウム合金膜
10の下層の第２の金属層としてチタンシリサイドまた
は、モリブデンシリサイドを用いた構成でも、同様な結
果が得られる。
発明の効果 本各発明によれば、タングステンの堆積時にシリコン
還元反応が生じることがないため、拡散層の接合破壊が
生じにくくなるという効果を生じるとともに、タングス
テンまたはタングステン合金とスルーホールの底面およ
び側壁との間に隙間ができにくくなり、さらに、スルー
ホール内に埋め込まれた前記タングステンまたはタング
ステン合金が、第１の金属層及び第２の金属層によって
包み込まれた構造、すなわちスルーホール内に埋め込ま
れたタングステンまたはタングステン合金と層間絶縁膜
の間にチタンナイトライド、チタンシリサイド、モリブ
デンシリサイドよりなる群のうちの少なくとも１つの金
属からなる第１の金属層が介在する構造によって、タン
グステンまたはタングステン合金と層間絶縁膜との密着
性が向上するため、タングステンまたはタングステン合
金の剥離が起らなくなるという効果を生じる。
還元反応が生じることがないため、拡散層の接合破壊が
生じにくくなるという効果を生じるとともに、タングス
テンまたはタングステン合金とスルーホールの底面およ
び側壁との間に隙間ができにくくなり、さらに、スルー
ホール内に埋め込まれた前記タングステンまたはタング
ステン合金が、第１の金属層及び第２の金属層によって
包み込まれた構造、すなわちスルーホール内に埋め込ま
れたタングステンまたはタングステン合金と層間絶縁膜
の間にチタンナイトライド、チタンシリサイド、モリブ
デンシリサイドよりなる群のうちの少なくとも１つの金
属からなる第１の金属層が介在する構造によって、タン
グステンまたはタングステン合金と層間絶縁膜との密着
性が向上するため、タングステンまたはタングステン合
金の剥離が起らなくなるという効果を生じる。
また、アルミニウム配線のパターン転写工程での重ね
合わせずれによってタングステン膜の一部が露出してし
まった場合において、この露出面上にアルミニウム合金
膜の端部が在るときでも、アルミニウム合金膜のドライ
エッチング時や洗浄時におけるアルミニウム合金膜の端
部の腐食を抑制できるという効果を生じる。
合わせずれによってタングステン膜の一部が露出してし
まった場合において、この露出面上にアルミニウム合金
膜の端部が在るときでも、アルミニウム合金膜のドライ
エッチング時や洗浄時におけるアルミニウム合金膜の端
部の腐食を抑制できるという効果を生じる。
第１図は半導体装置の電極配線に係る本発明の一実施例
の要部を示す断面図、第２図は半導体装置の電極配線の
形成方法に係る本発明の一実施例の要部を示す断面図、
第３図は従来の半導体装置の電極配線の要部を示す断面
図である。 １……Ｐ型シリコン基板、5a,5b……多結晶シリコンゲ
ート電極、6a……N+拡散層、6b……P+拡散層、７……層
間絶縁膜、8a,8b……スルーホール、10……アルミニウ
ム合金膜、21,23……チタンナイトライド／チタン膜、2
2a,22b……タングステン。
の要部を示す断面図、第２図は半導体装置の電極配線の
形成方法に係る本発明の一実施例の要部を示す断面図、
第３図は従来の半導体装置の電極配線の要部を示す断面
図である。 １……Ｐ型シリコン基板、5a,5b……多結晶シリコンゲ
ート電極、6a……N+拡散層、6b……P+拡散層、７……層
間絶縁膜、8a,8b……スルーホール、10……アルミニウ
ム合金膜、21,23……チタンナイトライド／チタン膜、2
2a,22b……タングステン。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 27/092 Ｈ０１Ｌ 27/08 ３２１Ｆ (56)参考文献 特開 昭62−206852（ＪＰ，Ａ) 特開 昭63−289935（ＪＰ，Ａ) 特開 昭64−41240（ＪＰ，Ａ) 特開 昭61−133646（ＪＰ，Ａ) 特開 昭61−248442（ＪＰ，Ａ) 特開 平２−83978（ＪＰ，Ａ)
Claims (2)
- 【請求項１】不純物拡散層または配線層を有する半導体
基板の主面に形成された層間絶縁膜と、 前記層間絶縁膜に形成された前記不純物拡散層または配
線層からの電極取り出し用のスルーホールと、 前記スルーホールの内面に形成されたチタンナイトライ
ド、チタンシリサイド及びモリブデンシリサイドよりな
る群のうちの少なくとも１つの金属からなる第１の金属
層と、 前記スルーホール内の前記第１の金属層で囲まれた窪み
に埋め込まれたタングステンまたはタングステン合金
と、 前記タングステンまたはタングステン合金上及び前記層
間絶縁膜上に形成された前記チタンナイトライド、チタ
ンシリサイド及びモリブデンシリサイドよりなる群のう
ちの少なくとも１つの金属からなる第２の金属層と、 前記第２の金属層上に形成されたアルミニウム配線膜と
を備え、 前記スルーホール内に埋め込まれた前記タングステンま
たはタングステン合金が、前記第１の金属層及び前記第
２の金属層によって包み込まれた構造になっていること
を特徴とする半導体装置の電極配線。 - 【請求項２】不純物拡散層または配線層を有する半導体
基板上に層間絶縁膜を形成する工程と、 前記不純物拡散層または配線層上の前記層間絶縁膜に電
極取り出し用のスルーホールを形成する工程と、 前記スルーホールの内面を含む前記層間絶縁膜上の全面
にチタンナイトライド、チタンシリサイド及びモリブデ
ンシリサイドよりなる群のうちの少なくとも１つの金属
からなる第１の金属層を形成する工程と、 前記スルーホール内を含む前記第１の金属層上の全面に
タングステンまたはタングステン合金を堆積することに
よって、前記スルーホール内の窪みに前記タングステン
またはタングステン合金を埋め込む工程と、 前記スルーホール内以外の領域の前記タングステンまた
はタングステン合金を除去することによって、前記スル
ーホール内にのみ前記タングステンまたはタングステン
合金を残置する工程と、 前記スルーホール内に残置した前記タングステンまたは
タングステン合金上及び前記層間絶縁膜上に、チタンナ
イトライド、チタンシリサイド及びモリブデンシリサイ
ドよりなる群のうちの少なくとも１つの金属からなる第
２の金属層、及び、アルミニウム配線膜を順次被着する
工程と、 前記スルーホール内の前記タングステンまたはタングス
テン合金を前記第１の金属層及び前記第２の金属層で包
み込んだ状態で前記アルミニウム配線膜のエッチングを
行ってパターニングする工程と、 を備えていることを特徴とする半導体装置の電極配線の
形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2147841A JP3001931B2 (ja) | 1990-06-06 | 1990-06-06 | 半導体装置の電極配線およびその形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2147841A JP3001931B2 (ja) | 1990-06-06 | 1990-06-06 | 半導体装置の電極配線およびその形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0442952A JPH0442952A (ja) | 1992-02-13 |
| JP3001931B2 true JP3001931B2 (ja) | 2000-01-24 |
Family
ID=15439466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2147841A Expired - Lifetime JP3001931B2 (ja) | 1990-06-06 | 1990-06-06 | 半導体装置の電極配線およびその形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3001931B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220123443A (ko) | 2020-01-06 | 2022-09-06 | 가부시키가이샤 닛폰 쇼쿠바이 | 흡수체, 흡수성 수지 및 흡수성 물품 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61133646A (ja) * | 1984-12-03 | 1986-06-20 | Toshiba Corp | 半導体装置の製造方法 |
| JPS61248442A (ja) * | 1985-04-26 | 1986-11-05 | Hitachi Ltd | 半導体素子用微細電極配線 |
| JPS62206852A (ja) * | 1986-03-07 | 1987-09-11 | Agency Of Ind Science & Technol | 半導体装置の製造方法 |
| JPS63289935A (ja) * | 1987-05-22 | 1988-11-28 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6441240A (en) * | 1987-08-07 | 1989-02-13 | Nec Corp | Semiconductor integrated circuit device |
| JPH0283978A (ja) * | 1988-09-20 | 1990-03-26 | Nec Corp | 半導体装置 |
-
1990
- 1990-06-06 JP JP2147841A patent/JP3001931B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0442952A (ja) | 1992-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| US6051492A (en) | Method of manufacturing a wiring layer in semiconductor device | |
| JPH0817925A (ja) | 半導体装置とその製法 | |
| US5786637A (en) | Interconnection with metal plug and reduced step | |
| US6555465B2 (en) | Multi-layer wiring structure of integrated circuit and manufacture of multi-layer wiring | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06244185A (ja) | 配線構造とその製法 | |
| US6171717B1 (en) | Structure of stacked barrier layer | |
| JPH10233447A (ja) | 半導体装置及びその製造方法 | |
| JPH06283613A (ja) | 半導体素子の金属コンタクト形成方法 | |
| US5712207A (en) | Profile improvement of a metal interconnect structure on a tungsten plug | |
| JP3001931B2 (ja) | 半導体装置の電極配線およびその形成方法 | |
| JPH08288390A (ja) | 半導体装置およびその製造方法 | |
| JPH05234935A (ja) | 半導体装置及びその製造方法 | |
| JP3102555B2 (ja) | 半導体装置の製造方法 | |
| JPH065674B2 (ja) | 半導体装置の製造方法 | |
| JP2871943B2 (ja) | 半導体装置の製造方法 | |
| JP3124446B2 (ja) | 半導体装置の製造方法と半導体ウエハ構造 | |
| JP3082230B2 (ja) | 配線の形成方法 | |
| JP3189399B2 (ja) | 半導体装置の製造方法 | |
| JPH05283536A (ja) | 半導体装置のコンタクトホール埋め込み方法 | |
| JP2000164706A (ja) | 半導体装置の製造方法 | |
| JPH0629241A (ja) | 半導体装置の製造方法 | |
| KR100252843B1 (ko) | 반도체 소자의 확산방지막 및 그 형성방법 | |
| JP2950620B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 11 |