JP3124446B2 - 半導体装置の製造方法と半導体ウエハ構造 - Google Patents

半導体装置の製造方法と半導体ウエハ構造

Info

Publication number
JP3124446B2
JP3124446B2 JP18461094A JP18461094A JP3124446B2 JP 3124446 B2 JP3124446 B2 JP 3124446B2 JP 18461094 A JP18461094 A JP 18461094A JP 18461094 A JP18461094 A JP 18461094A JP 3124446 B2 JP3124446 B2 JP 3124446B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor wafer
wafer
tin
contact metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18461094A
Other languages
English (en)
Other versions
JPH0851087A (ja
Inventor
秀一 山根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP18461094A priority Critical patent/JP3124446B2/ja
Publication of JPH0851087A publication Critical patent/JPH0851087A/ja
Application granted granted Critical
Publication of JP3124446B2 publication Critical patent/JP3124446B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特にブランケットタングステン(ブランケット
W)成長を用いる半導体装置の製造方法に関する。
【0002】Wは、シリコン半導体装置等において、高
温熱処理に耐える金属として有用であるが、絶縁層で覆
われたSiウエハ上に成長する技術には未だ解決すべき
課題も多い。
【0003】
【従来の技術】半導体装置において、コンタクトホール
の段差を埋め戻したり、絶縁層の上に配線を形成するた
めに下地全面上に非選択的にタングステン層を成長させ
るブランケットタングステン成長が用いられている。
【0004】ブランケットタングステン成長を行なう下
地表面は、一般にシリコンが露出した表面と絶縁膜の表
面を含む。絶縁膜上のW層は、接着力が弱く、剥離して
パーティクルを発生する原因となる。
【0005】そこで、SiO2 等の絶縁膜上にW層を成
長する際には、導電性を有する接着層としてTiN層等
を予め成長することが行なわれる。また、下地表面にS
i領域が存在する時、その表面に酸化膜等が形成されて
いると、コンタクト抵抗が高くなり易い。
【0006】Si領域とのコンタクトを確保するため
に、まずTi等のコンタクトメタル層を成長し、その後
接着層を成長する。すなわち、ブランケット成長を行な
う前に、Ti層とTiN層とを積層する。
【0007】ブランケットタングステン成長は、成長初
期においては成長核を形成するためにWF6 ガスとSi
4 ガスを供給する。下地表面上に成長核が形成された
後は、WF6 ガスとH2 ガスを供給する。
【0008】WのソースガスであるWF6 がSiH4
2 等によって還元されると、Fガスが発生する。とこ
ろで、コンタクトメタル層であるTiがFと反応する
と、TiF3 、TiF4 等の固体が生成する。このよう
なTi弗化物が生成されると、体積膨張を起こし、その
上のTiN膜を剥離させてしまう。TiN膜の剥離は、
パーティクルの原因となる。
【0009】従来、スパッタ装置においては、落下する
パーティクルがシリコンウエハ上に付着することを防止
するため、Siウエハを縦に保持してスパッタリングを
行なっていた。Siウエハを保持するためには、クラン
プリング等が用いられ、Siウエハ表面の周辺部をクラ
ンプしてスパッタリングを行なっていた。
【0010】周辺をクランプリングで押えたSiウエハ
上にTi層とTiN層をスパッタリングすると、クラン
プされたSiウエハ周辺部にはTi層とTiN層は堆積
しない。クランプを外したSiウエハには、側面が露出
したTi層とTiN層が形成される。
【0011】このようなSiウエハ上にW層を成長する
場合、ウエハ周辺部には絶縁膜が露出していることが多
い。この上にW層を成長すると、W層は絶縁膜に対する
接着力が弱いため、容易に剥離し、パーティクルの原因
となってしまう。
【0012】そこで、W層のCVD成長においては、S
iウエハ表面上にシャドウリングを設け、Siウエハ周
辺部に成長ガスが入り込まないようにしている。シャド
ウリングは、Siウエハに接触するタイプと非接触タイ
プが存在する。しかしながら、いずれのシャドウリング
を用いても、シャドウリングの下における成長ガスの供
給は不安定となる。
【0013】WのCVD成長において、供給するWF6
ガスと還元ガス(SiH4 またはH 2 )が完全に反応し
てからSiウエハ上に供給されれば、Ti弗化物の形成
はほとんど生じない。
【0014】しかしながら、ガスの供給が不安定とな
り、ウエハ表面に直接WF6 ガスが供給されると、表面
でWF6 の分解が生じ、Fが成長下地中に入り込んでし
まう。表面にTi層が露出していれば、この露出したT
i層が容易にFと化合し、剥離を生じてしまう。
【0015】たとえ、Ti層がTiN層によって薄く覆
われていても、TiN層表面に付着したFは、TiN層
中に引き込まれ、拡散しTi層に達してしまうものと考
えられる。
【0016】Siウエハ周辺部をクランプリングで押さ
え、Ti層とTiN層をスパッタリングした場合には、
側面にTi層が露出し、WF6 ガスの供給により、Ti
とFの化合が生じ、剥離が生じてしまう。
【0017】近年、スパッタ装置におけるパーティクル
の防止技術が進み、ウエハを水平状態に保持することが
できるようになった。ウエハを水平に保持する場合、ウ
エハをクランプリングで保持することは必ずしも必要な
くなった。そこで、クランプリングを用いず、ウエハ全
面上にTi層とTiN層をスパッタする技術が提案され
た。
【0018】しかしながら、Siウエハの周辺部は割れ
や欠けを防止するために面取りがされている。このよう
に傾斜した面上にTi層とTiN層を連続的にスパッタ
した場合、Ti層周辺部においては、十分TiN層が成
長せず、Ti層が一部露出したり、たとえTiN層で覆
われていてもTiN層の厚さが不足する。
【0019】このようなSiウエハ上にWのブランケッ
ト成長を行なうと、ウエハ周辺部に露出したTi層また
は薄いTiN層でしか覆われていないTi層とFとの反
応が生じ、Ti弗化物が生成され、剥離が生じてしま
う。
【0020】
【発明が解決しようとする課題】以上説明したように、
ブランケットタングステン成長において、コンタクトメ
タルと導電接着層とを予め成長した後、タングステンの
成長を行なうと、接着層周辺部においてTiN層が持ち
上げられ、剥離が生じる。
【0021】本発明の目的は、コンタクトメタル層と導
電接着層とを堆積した表面上にブランケットタングステ
ン成長を行なっても、剥離の生じにくい半導体装置の製
造方法を提供することである。
【0022】また、本発明の他の目的は、その上にブラ
ンケットタングステン成長を行なっても、剥離が生じに
くい半導体ウエハを提供することである。
【0023】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体ウエハ上に一部導電領域が露出した素
子構造を形成する工程と、前記半導体ウエハの上面周辺
部をクランプリングで覆った状態で、半導体ウエハ上に
導電領域とのコンタクトを確保するコンタクトメタル層
を堆積する工程と、前記半導体ウエハの上面全面を露出
した状態で、前記コンタクトメタル層の上面及び側面を
覆う導電接着層を半導体ウエハ上に堆積する工程と、W
6 を還元することによって、前記半導体ウエハの導電
接着層上にW層を堆積する工程とを含む。
【0024】また、本発明の半導体ウエハは、導電領域
を有する半導体ウエハと、前記半導体ウエハ上に形成さ
れ、前記導電領域上にコンタクトホールを有する絶縁層
と、前記半導体ウエハの周辺部を除く領域において、前
記絶縁層上に形成され、導電領域とのコンタクトを確保
するコンタクトメタル層と、前記コンタクトメタル層を
覆い、前記半導体ウエハ上に形成された導電接着層と、
前記導電接着層上に形成されたW層とを有する。
【0025】
【作用】コンタクトメタル層を、ウエハ周辺部以外の中
央領域にのみ堆積し、その上を覆ってウエハ全面上に導
電接着層を堆積することにより、コンタクトメタル層を
導電接着層で埋め込むことができる。
【0026】コンタクトメタル層が導電接着層で覆われ
るため、表面にWF6 ガスが到達しても剥離は生じにく
い。
【0027】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図1(A)〜1(C)は、本発明の実施例による
ブランケットタングステン成長の工程を示す。
【0028】図1(A)において、Siウエハ等の半導
体ウエハ1は、サセプタ11上に載置され、サセプタ1
1を上方に移動させることにより、クランプリング12
の下面に押しつけられる。この状態では、図示のように
半導体ウエハ1の周辺部はクランプリング12によって
覆われている。
【0029】この状態で、Tiのスパッタリングを行な
う。Tiのスパッタリングは、Tiターゲット、Arス
パッタガスを用いた直流マグネトロンスパッタリングに
よって行なう。図中、上方から飛来するTiは、クラン
プリング12によって覆われていない半導体ウエハ1上
に堆積し、Ti層2を形成する。
【0030】その後、図1(B)に示すように、クラン
プリング12を外した状態で、半導体ウエハ1全面上に
TiNの堆積を行なう。TiN層の堆積は、Tiターゲ
ット、(Ar+N2 )スパッタガスを用いた反応性直流
マグネトロンスパッタリングによって行なう。Tiター
ゲットから飛来したTiは、N2 ガスと反応し、TiN
となって半導体ウエハ1上に堆積する。このようにし
て、Ti層2を覆ってTiN層3が堆積する。
【0031】Ti層2はコンタクトメタル層として機能
し、TiN層3は導電性の接着層として機能する。その
後、半導体ウエハ1をブランケットタングステン成長の
CVD装置に搬入する。
【0032】図1(C)に示すように、半導体ウエハ1
をサセプタ13上に載置し、半導体ウエハ1上に接触型
のシャドウリング14を配置する。半導体ウエハ1上
に、まずWF6 +SiH4 ガスを供給し、成長核を形成
する。成長核が形成された後、WF6 +H2 ガスを供給
し、シャドウリング14で覆われていない表面上に、W
層4を成長する。
【0033】このブランケットタングステン成長におい
て、Ti層2はその全面をTiN層3で覆われており、
たとえWF6 が分解せず、TiN層3表面に達しても、
発生するFがTi層2に達することは容易でない。した
がって、TiとFの反応が防止され、剥離が抑制され
る。
【0034】なお、以上の説明においては、半導体ウエ
ハ1表面が平坦であるかのごとく説明した。しかしなが
ら、半導体ウエハ1表面上には素子構造や層間絶縁膜が
形成され、種々の立体構造が形成されている。半導体ウ
エハ周辺部において、段差が存在すると、従来のブラン
ケットタングステン成長では剥離が生じ易かった。
【0035】図2(A)〜2(D)は、本発明の他の実
施例による半導体装置の製造方法を説明するための断面
図である。図2(A)は、半導体ウエハ1上に形成した
絶縁層16のパターニング工程を示す。半導体ウエハ1
上にSiO2 等の絶縁層16が形成され、その上にコン
タクトホールをエッチングするため等のレジストマスク
17が形成される。
【0036】エッチングをドライエッチングで行なう場
合、半導体ウエハ1の周辺部はエッチャクランプ18に
よって押えられる。エッチャクランプ18は、絶縁層の
周辺部16aを覆って配置されている。この状態でドラ
イエッチングを行ない、エッチング後、レジストマスク
17を剥離し、エッチャクランプ18を外す。
【0037】図2(B)は、エッチング後の半導体ウエ
ハ1の状態を示す。半導体ウエハ1の表面上に絶縁層1
6bが残されており、周辺部には絶縁層16bと離れて
エッチャクランプによって被覆されていた部分の絶縁層
16aが残されいる。すなわち、半導体ウエハ1の周辺
部には段差が形成されている。
【0038】このような半導体ウエハ全面上にTi層と
TiN層の連続堆積を行なうと、TiN層は段差を有す
る下地表面上に成長されることになる。ところで、Ti
N層の成長は、柱状層で生じ易く、段差部においては一
様な厚さの成長が生じにくい。TiN層が薄くなった部
分にWF6 ガスが到達すると、分解したFが薄いTiN
層を透過し、Tiと反応してしまう。このようにして、
従来技術によれば、周辺部において剥離が生じ易かっ
た。
【0039】図2(C)においては、図1(A)、1
(B)に示すような方法でTi層とTiN層のスパッタ
リングが行なわれる。Ti層のスパッタリングにおいて
は、クランプリングが絶縁層16aのみでなく、絶縁層
16bの周辺部を覆うように配置され、それより内側の
領域にのみTi層2が堆積される。TiN層のスパッタ
リングは、クランプリングを外した状態で半導体ウエハ
1全面上に行なわれる。
【0040】このようにして、TiN層3は絶縁層16
b表面上でTi層を覆い、さらに半導体ウエハ1全面上
に延在する。したがって、周辺部に段差16aが存在し
ても、その段差部にはTi層が存在しないため、WF6
ガスが到達しても剥離は生じにくい。
【0041】図2(D)に示すように、このようにTi
層2、TiN層3を堆積した半導体ウエハ1上にブラン
ケットタングステン成長を行なう。本実施例においは、
半導体ウエハ1周辺部上に非接触型のシャドウリング1
9が配置されており、シャドウリング19下方からWF
6 ガスの進入を防止するためのSiH4 ガスまたはH 2
ガスの供給が行なわれる。上方からWF6 +(SiH4
またはH2 )ガスが供給される。反応によってWF 6
分解し、W層4がTiN層3上に成長する。供給ガスが
不安定となり、たとえWF6 ガスがTiN層3上に到達
しても、TiN層3は十分な厚さでTi層2を覆ってい
るため、剥離は生じにくい。
【0042】以上の説明においては、半導体ウエハ内の
素子構造は省略した。図3は、本発明の実施例により作
成する半導体装置の一構成例を示す。n型シリコン基板
21の表面にフィールド酸化膜23が形成され、活性領
域が画定されている。活性領域には、p型ウェル22が
形成されており、p型ウェル22内に、ソース、ドレイ
ン領域としてのn+ 型領域25及び絶縁ゲート構造を有
するゲート電極24からなるnチャネルMOSFETが
形成されている。
【0043】活性領域及びフィールド酸化膜23上に
は、層間絶縁膜26が形成されている。層間絶縁膜は、
TEOS系酸化膜を1.0μm堆積した後、エッチバッ
クにより表面を平坦化して形成される。
【0044】層間絶縁膜26のn+ 型領域25に相当す
る部分にコンタクトホールを形成する。層間絶縁膜26
表面にスパッタにより厚さ200ÅのTi層からなるコ
ンタクトメタル層および厚さ800ÅのTiN層からな
る接着層の積層27aを堆積する。
【0045】枚葉式減圧CVD装置により、ブランケッ
トW層を堆積する。ブランケットW層の厚さは、コンタ
クトホールの径とほぼ同等とする。SF6 等のフッ素系
ガス及び不活性ガスによりエッチバックし、コンタクト
ホール内以外のブランケットW層及び接着層、コンタク
トメタル層を除去する。このようにして、コンタクトホ
ール内はW層27により充填される。
【0046】スパッタにより厚さ200ÅのTi層から
なるコンタクトメタル層と厚さ800ÅのTiN層から
なる接着層の積層28a、および厚さ6000ÅのAl
−Si−Cu層28を形成する。積層28aとAl−S
i−Cu層28とをパターニングし、下層配線を形成す
る。このようにして、n+ 型領域25と下層配線とを電
気的に接続することができる。
【0047】プラズマCVDにより厚さ4000ÅのS
iO2 膜29を堆積する。厚さ2500ÅのSOG層3
0を塗布して、エッチバックすることにより、表面を平
坦化する。厚さ6000ÅのTEOS系酸化膜31を形
成する。
【0048】TEOS系酸化膜31とSiO2 膜29
に、Al−Si−Cu層28に接続するためのコンタク
トホール(図には示さない)を形成する。枚葉式減圧C
VD装置により、コンタクトホールをコンタクトメタル
層、接着層およびW層で充填する。
【0049】スパッタにより厚さ200ÅのTi層から
なるコンタクト層と厚さ800ÅのTiN層からなる接
着層の積層32a、および厚さ1μmのAl−Si−C
u層32を形成する。積層32aとAl−Si−Cu層
32とをパターニングし、上層配線を形成する。このよ
うにして、上層配線と下層配線とを電気的に接続するこ
とができる。
【0050】プラズマCVDにより、パッシベーション
膜として厚さ2000ÅのSiO2膜33及び厚さ1μ
mのSiN膜34を形成する。このように、半導体集積
回路の配線を作成する際に、剥離を生じさせることな
く、ブランケットタングステン成長を利用することがで
きる。
【0051】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組み合わせ等が可能なことは当業者
に自明であろう。
【0052】
【発明の効果】以上説明したように、本発明によれば、
剥離を防止しつつ、ブランケットタングステン成長を行
なうことができる。
【図面の簡単な説明】
【図1】本発明の実施例による半導体装置の製造方法を
説明するための概略断面図である。
【図2】本発明の実施例による半導体装置の製造方法を
説明するための概略断面図である。
【図3】本発明の実施例により製造される半導体装置の
構成例を示す概略断面図である。
【符号の説明】
1 半導体ウエハ 2 Ti層(コンタクトメタル層) 3 TiN層(接着層) 4 W層 11、13 サセプタ 12 クランプリング 14 シャドウリング 16 絶縁層 17 レジストマスク 18 エッチャクランプ 19 シャドウリング 27a、28a、32a 積層(Ti層+TiN層)
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平5−136139(JP,A) 特開 平6−29241(JP,A) 特開 平6−244134(JP,A) 特開 平6−112156(JP,A) 特開 平4−171719(JP,A) 特開 昭64−27243(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/285 H01L 21/285 301 H01L 21/3205

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 (a)半導体ウエハ上に一部導電領域が
    露出した素子構造を形成する工程と、 (b)前記半導体ウエハの上面周辺部をクランプリング
    で覆った状態で、半導体ウエハ上に導電領域とのコンタ
    クトを確保するコンタクトメタル層を堆積する工程と、 (c)前記半導体ウエハの上面全面を露出した状態で、
    前記コンタクトメタル層の上面及び側面を覆う導電接着
    層を半導体ウエハ上に堆積する工程と、 (d)WF6 を還元することによって、前記半導体ウエ
    ハの導電接着層上にW層を堆積する工程とを含む半導体
    装置の製造方法。
  2. 【請求項2】 前記コンタクトメタル層がTi層である
    請求項1記載の半導体装置の製造方法。
  3. 【請求項3】 前記導電接着層がTiN層である請求項
    1ないし2記載の半導体装置の製造方法。
  4. 【請求項4】 前記半導体ウエハは、表面に絶縁層を有
    し、前記コンタクトメタル層は絶縁層上で終端している
    請求項1〜3のいずれかに記載の半導体装置の製造方
    法。
  5. 【請求項5】 導電領域を有する半導体ウエハと、 前記半導体ウエハ上に形成され、前記導電領域上にコン
    タクトホールを有する絶縁層と、 前記半導体ウエハの周辺部を除く領域において、前記絶
    縁層上に形成され、導電領域とのコンタクトを確保する
    コンタクトメタル層と、 前記コンタクトメタル層を覆い、前記半導体ウエハ上に
    形成された導電接着層と、 前記導電接着層上に形成されたW層とを有する半導体ウ
    エハ。
JP18461094A 1994-08-05 1994-08-05 半導体装置の製造方法と半導体ウエハ構造 Expired - Fee Related JP3124446B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18461094A JP3124446B2 (ja) 1994-08-05 1994-08-05 半導体装置の製造方法と半導体ウエハ構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18461094A JP3124446B2 (ja) 1994-08-05 1994-08-05 半導体装置の製造方法と半導体ウエハ構造

Publications (2)

Publication Number Publication Date
JPH0851087A JPH0851087A (ja) 1996-02-20
JP3124446B2 true JP3124446B2 (ja) 2001-01-15

Family

ID=16156236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18461094A Expired - Fee Related JP3124446B2 (ja) 1994-08-05 1994-08-05 半導体装置の製造方法と半導体ウエハ構造

Country Status (1)

Country Link
JP (1) JP3124446B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2976899B2 (ja) * 1996-09-04 1999-11-10 日本電気株式会社 真空成膜方法および装置
JP4551263B2 (ja) * 2005-04-07 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH0851087A (ja) 1996-02-20

Similar Documents

Publication Publication Date Title
JP3216345B2 (ja) 半導体装置及びその作製方法
JP2822430B2 (ja) 層間絶縁膜の形成方法
JP3124446B2 (ja) 半導体装置の製造方法と半導体ウエハ構造
JP2768304B2 (ja) 半導体装置の製造方法
JP2010040771A (ja) 半導体装置の製造方法
JPH1041389A (ja) 半導体装置の製造方法
JPS63211672A (ja) 半導体集積回路装置
JP3001931B2 (ja) 半導体装置の電極配線およびその形成方法
JPH065674B2 (ja) 半導体装置の製造方法
JP2864624B2 (ja) コンタクト埋め込み金属構造体およびその製造方法
JPH0629241A (ja) 半導体装置の製造方法
JP3082230B2 (ja) 配線の形成方法
JPS62155537A (ja) 半導体装置の製造方法
JPH05114578A (ja) 半導体装置及びその製造方法
JPS61222225A (ja) 半導体装置の製造方法
JPH0810682B2 (ja) 半導体装置の製造方法
JPH01268150A (ja) 半導体装置
JPH06244187A (ja) 半導体装置の製造方法
JPH09172069A (ja) 金属薄膜形成方法
JP2985218B2 (ja) 半導体装置及びその製造方法
JP2706388B2 (ja) 半導体装置の製造方法
JP2702293B2 (ja) 半導体装置の製造方法
JPH03203325A (ja) 半導体装置の製造方法
JP2874033B2 (ja) 半導体装置の製造方法
JPS5952542B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001017

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071027

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081027

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees