JP2976899B2 - 真空成膜方法および装置 - Google Patents

真空成膜方法および装置

Info

Publication number
JP2976899B2
JP2976899B2 JP8234055A JP23405596A JP2976899B2 JP 2976899 B2 JP2976899 B2 JP 2976899B2 JP 8234055 A JP8234055 A JP 8234055A JP 23405596 A JP23405596 A JP 23405596A JP 2976899 B2 JP2976899 B2 JP 2976899B2
Authority
JP
Japan
Prior art keywords
wafer
area
film
cover shield
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8234055A
Other languages
English (en)
Other versions
JPH1079359A (ja
Inventor
浩之 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP8234055A priority Critical patent/JP2976899B2/ja
Priority to US08/922,647 priority patent/US6025266A/en
Publication of JPH1079359A publication Critical patent/JPH1079359A/ja
Application granted granted Critical
Publication of JP2976899B2 publication Critical patent/JP2976899B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50Substrate holders
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/564Means for minimising impurities in the coating chamber such as dust, moisture, residual gases
    • C23C14/566Means for minimising impurities in the coating chamber such as dust, moisture, residual gases using a load-lock chamber
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、成膜技術に関し、
裏面での成膜具合をコントロールすることが可能な真空
成膜方法および装置に関する。
【0002】
【従来の技術】従来、ウェハの表面に順次Ti、Ti
N、Wを成膜する成膜方法および装置が開発されてい
る。例えば次のような従来例がある。
【0003】図3は従来の真空成膜機構の概略構成を説
明する図で、(a)は従来例1、(b)は従来例2を示
す。 (1)特開平6ー29241(従来例1) 層間絶縁膜31上にポリシリコン膜33を形成した後、
Ti膜、TiN膜35を順次スパッタリングする。この
ときウェハ周辺部はクランプ36で支持し、アニール
後、次工程のブランケットタングステン膜38を形成す
る。これによりブランケットタングステン膜38はポリ
シリコン膜33上に成膜されるため、ブランケットタン
グステン膜38の剥れが防止できる(ブランケットタン
グステン膜38と層間絶縁膜31との密着性が悪いため
にブランケットタングステン膜38の膜剥れが起き
る)。チタンシリサイド膜37はTi膜とポリシリコン
膜33が反応してできる。30はシリコンウェハであ
る。 (2)特開平4ー32563(従来例2) チャンバー41内で剥離傾向の大きい膜(TiN)と剥
離傾向の小さい膜(Ti)43の両方の成膜を同一チャ
ンバー内でスパッタリングガスを変化させて行う。その
ことによりチャンバー内におけるパーティクルを低減す
る。41はチャンバ、42は基板ホルダ、43はTi、
44はターゲット、45はシャッター板、48は高周波
電源、49はガス導入系、50はアルゴンガスボンベ、
52は窒素ガスボンベ、54は基板である。
【0004】
【発明が解決しようとする課題】第1の問題点は、周辺
部をクランプ支持することで有効領域が狭くなることで
あり、その理由は周辺部をクランプ支持するために生じ
ている。
【0005】第2の問題点は、TiN成膜とTi成膜時
に同一ハードではTi膜を完全にTiN膜で覆える保証
がないし、マージンもない。その理由はウェハ側面部や
裏面部で膜の回り込み具合を調整できないためである。
【0006】TiN/Tiを成膜した後、Wを成膜する
場合、Tiが完全にTiNに覆われていないとWが反応
して剥れを生じる。そのため、従来技術ではTi成膜時
とTiN成膜時のチャンバーを固定化しかつTi成膜時
に裏面に回り込まないようにクランプしている。そのこ
とにより(1)成膜有効領域の減少および(2)成膜チ
ャンバーの固定化によりメンテ性のダウンが起こる。
【0007】そこで本発明はTiN/Tiを成膜した
後、Wを成膜する場合のW剥れを防止し、かつTi成膜
のウェハ全面成膜化およびTiN/Ti成膜時のチャン
バーの交互使用化を実現し、成膜有効領域の拡大および
生産性の向上が可能な真空成膜方法および装置を提供す
ることを目的とする。
【0008】
【課題を解決するための手段】上記目的を達成するた
め、本発明は真空チャンバ内でウェハを支持するホルダ
ーと、該ホルダーの外周面に接するカバーシールドと、
該カバーシールドと前記ウェハとの距離を変化させて前
記ウェハ上へ成長する膜が該ウェハの下面へ回り込む面
積を変化させる手段とを備えた真空成膜装置を用いた真
空成膜方法において、前記カバーシールドと前記ウェハ
との距離を第1の距離として、前記ウェハの上面の全面
積と該ウェハの下面が第1の面積で覆われるようにTi
を形成する第1の工程と、前記カバーシールドと前記
ウェハとの距離を前記第1の距離より大きい第2の距離
とし、前記ウェハの上面の全面積と該ウェハの下面が前
記第1の面積よりも広い第2の面積で覆われるように
iN膜を形成し、該TiN膜で前記Ti膜を全て覆う第
2の工程とを備えたことを特徴とする。
【0009】
【0010】また、本発明は真空チャンバー内でウェハ
を支持し、該ウェハの外径よりも小さいホルダーと、該
ホルダーの外周面に接するカバーシールドと、該カバー
シールドと前記ウェハとの距離を変化させて前記ウェハ
上へ成長する膜が該ウェハの裏面へ回り込む面積を第1
の面積から第2の面積に変化させる手段とを備えたこと
を特徴とする
【0011】また、本発明は前記ウェハ上へ成長する膜
が該ウェハの裏面へ回り込む面積を第1の面積とする場
合は前記カバーシールドと前記ウェハとの距離を1mm
以上2mm以下とし、該ウェハの裏面へ回り込む面積を
第2の面積とする場合は前記カバーシールドと前記ウェ
ハとの距離を20mm以上50mm以下とすることを特
徴とする
【0012】また、本発明は前記ホルダーは前記ウェハ
の外径よりも5mm小さいことを特徴とする
【0013】また、本発明は前記カバーシールドの幅を
3mm以上5mm以下とすることを特徴とする
【0014】また、本発明は前記ウェハの裏面へ回り込
む面積を第1の面積から第2の面積に変化させる手段
が、前記カバーシールドに接続されたベローと、該ベロ
ーの中に送入するガスを調節することで前記カバーシー
ルドを所定の位置に上下動させるカバーシールドコント
ローラとを有することを特徴とする
【0015】図1は本発明のカバーシールドの上下駆動
可能な機構を有する真空成膜装置の概略構成を説明する
図、図2は本発明の真空成膜装置の成膜時の構成を示す
図で、(a)はTiN成膜時、(b)はTi成膜時を示
す。
【0016】本発明によると、成膜チャンバー内にカバ
ーシールド2(図1)を上下駆動可能な機構すなわちカ
バーシールドコントローラ1(図1)を有し、TiN成
膜時(図2(a))、Ti成膜時(図2(b))にカバ
ーシールド2の位置をそれぞれ上下方向に変えることに
より、成膜時にウェハ裏面への膜の回り込みを制御する
ことにより、全面Ti成膜ができ、かつTiを完全にT
iNで覆うことができるようにした。
【0017】
【作用】本発明によれば、TiN成膜時には図2(a)
に示すようにカバーシールド2(図1)の停止位置を下
限にし、ウェハとカバーシールドの距離を最大にするこ
とでウェハ裏面への膜の回り込みを大きくする。
【0018】また、本発明によれば、Ti成膜時には図
2(b)に示すようにカバーシールド2(図1)の停止
位置を上限にし、ウェハとカバーシールドの距離を最小
にすることでウェハ裏面への膜の回り込みを小さくす
る。
【0019】このことによりTiを完全にTiNで覆う
ことが可能となる。
【0020】
【発明の実施の形態】本発明の特徴は図1に示すとお
り、真空成膜チャンバ内に上下駆動可能なカバーシール
ド2と、それをコントロールするカバーシールドコント
ローラ1を有し、図2に示すようにTiN、Ti成膜時
にそれぞれカバーシールド2の位置を変えることによ
り、ウェハ裏面への膜の回り込みをコントロールする。
カバーシールド2の位置を上限停止位置H(図2
(b))にするとウェハ裏面への膜の回り込みが少な
く、カバーシールド2の位置を下限停止位置L(図2
(a))にするとウェハ裏面への膜の回り込みが大とな
る。このことによりTiを全面成膜することができ、か
つTiを完全にTiNで覆うことができるため、Wを全
面成膜しても剥れが起こらない。
【0021】発明の実施動作は次のようである。 (1)図2(b)に示すようにカバーシールド2の停止
位置を上限HにしてTiを成膜する(ウエハー表面全面
成膜)。 (2)次に、図2(a)に示すようにカバーシールド2
の停止位置を下限LにしてTiNを成膜する(ウェハ表
面全面成膜)。 (3)次にWを成膜する(ウェハ表面全面成膜)。
【0022】
【実施例】次に、本発明の実施例について説明する。
【0023】図1に示すように、厚さ5mm程度のカバ
ーシールド2をカバーシールドコントローラ1により上
下に移動させる。カバーシールドコントローラ1はベロ
ー6を有し、この中に送入するガスを調節することによ
りカバーシールド2を上下に移動させ、また停止させる
ことができる。
【0024】図2(b)に示すように、Ti成膜時には
カバーシールド2の停止位置を上限Hで停止させる。ウ
ェハ4とカバーシールド2間の距離を1〜2mm程度に
する。
【0025】また、図2(a)に示すようにTiN成膜
時にはカバーシールド2の停止位置を下限Lで停止させ
る。ウェハ4とカバーシールド2間の距離を20〜50
mm程度にする。
【0026】この際、ウェハ4がホルダー3より出っ張
る距離は5mm程度、カバーシールド2の幅は3〜5m
m程度、ウェハ4とリングチャック5の距離は3〜5m
m程度にする。
【0027】
【発明の効果】以上説明したように本発明によれば、ウ
ェハにTiを成膜した後、TiNを成膜する真空成膜方
法において、ウェハ周辺部のTiNの成膜面積がTiの
成膜面積より広くなるようにしたので、次のようなきわ
めて優れた効果が得られる。 (1)ウェハ全面でTi成膜を完全にTiNで覆うこと
ができ、これにより全面Ti成膜と全面W成膜がW剥れ
を起さずに可能となる。 (2)Ti成膜、TiN成膜を実施する際に一つのチャ
ンバでW剥れを起さずにTi、TiNどちらでもウェハ
全面成膜ができ、これによりTi成膜、TiN成膜のチ
ャンバを固定化せずに共用もしくは交互使用が可能にな
る。
【図面の簡単な説明】
【図1】本発明のカバーシールドの上下駆動可能な機構
を有する真空成膜装置の概略構成を説明する図である。
【図2】本発明の真空成膜装置の成膜時の構成を示す図
で、(a)はTiN成膜時、(b)はTi成膜時を示
す。
【図3】従来の真空成膜機構の概略構成を説明する図
で、(a)は従来例1、(b)は従来例2を示す。
【符号の説明】
1 カバーシールドコントローラ 2 カバーシールド 3 ホルダー 4 ウェハ 5 リングチャック 6 ベロー
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/205 H01L 21/28 - 21/288 H01L 21/31 H01L 21/365 H01L 21/44 - 21/445 H01L 21/469

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 真空チャンバ内でウェハを支持するホル
    ダーと、該ホルダーの外周面に接するカバーシールド
    と、該カバーシールドと前記ウェハとの距離を変化させ
    て前記ウェハ上へ成長する膜が該ウェハの下面へ回り込
    む面積を変化させる手段とを備えた真空成膜装置を用い
    た真空成膜方法において、前記カバーシールドと前記ウ
    ェハとの距離を第1の距離として、前記ウェハの上面の
    全面積と該ウェハの下面が第1の面積で覆われるように
    Ti膜を形成する第1の工程と、前記カバーシールドと
    前記ウェハとの距離を前記第1の距離より大きい第2の
    距離とし、前記ウェハの上面の全面積と該ウェハの下面
    が前記第1の面積よりも広い第2の面積で覆われるよう
    TiN膜を形成し、該TiN膜で前記Ti膜を全て覆
    う第2の工程とを備えたことを特徴とする真空成膜方
    法。
  2. 【請求項2】 真空チャンバー内でウェハを支持し、該
    ウェハの外径よりも小さいホルダーと、該ホルダーの外
    周面に接するカバーシールドと、該カバーシールドと前
    記ウェハとの距離を変化させて前記ウェハ上へ成長する
    膜が該ウェハの裏面へ回り込む面積を第1の面積から第
    2の面積に変化させる手段とを備えたことを特徴とする
    真空成膜装置。
  3. 【請求項3】 前記ウェハ上へ成長する膜が該ウェハの
    裏面へ回り込む面積を第1の面積とする場合は前記カバ
    ーシールドと前記ウェハとの距離を1mm以上2mm以
    下とし、該ウェハの裏面へ回り込む面積を第2の面積と
    する場合は前記カバーシールドと前記ウェハとの距離を
    20mm以上50mm以下とすることを特徴とする請求
    に記載の真空成膜装置。
  4. 【請求項4】 前記ホルダーは前記ウェハの外径よりも
    5mm小さいことを特徴とする請求項に記載の真空成
    膜装置。
  5. 【請求項5】 前記カバーシールドの幅を3mm以上5
    mm以下とすることを特徴とする請求項に記載の真空
    成膜装置。
  6. 【請求項6】 前記ウェハの裏面へ回り込む面積を第1
    の面積から第2の面積に変化させる手段が、前記カバー
    シールドに接続されたベローと、該ベローの中に送入す
    るガスを調節することで前記カバーシールドを所定の位
    置に上下動させるカバーシールドコントローラとを有す
    ることを特徴とする請求項に記載の真空成膜装置。
JP8234055A 1996-09-04 1996-09-04 真空成膜方法および装置 Expired - Lifetime JP2976899B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8234055A JP2976899B2 (ja) 1996-09-04 1996-09-04 真空成膜方法および装置
US08/922,647 US6025266A (en) 1996-09-04 1997-09-03 Vacuum film formation method and device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8234055A JP2976899B2 (ja) 1996-09-04 1996-09-04 真空成膜方法および装置

Publications (2)

Publication Number Publication Date
JPH1079359A JPH1079359A (ja) 1998-03-24
JP2976899B2 true JP2976899B2 (ja) 1999-11-10

Family

ID=16964879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8234055A Expired - Lifetime JP2976899B2 (ja) 1996-09-04 1996-09-04 真空成膜方法および装置

Country Status (2)

Country Link
US (1) US6025266A (ja)
JP (1) JP2976899B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007039A (ja) * 1999-06-18 2001-01-12 Hitachi Ltd 半導体集積回路装置の製造方法
JP4520677B2 (ja) * 2001-08-31 2010-08-11 キヤノンアネルバ株式会社 マルチチャンバースパッタ処理装置
EP2103709A1 (en) * 2008-02-28 2009-09-23 Applied Materials, Inc. Backside coating prevention device and method.

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01200625A (ja) * 1988-02-05 1989-08-11 Toshiba Corp 半導体ウェーハ処理装置
JPH0629241A (ja) * 1992-07-10 1994-02-04 Sony Corp 半導体装置の製造方法
JPH07245300A (ja) * 1994-03-03 1995-09-19 Fujitsu Ltd 半導体装置の製造方法
JP3124446B2 (ja) * 1994-08-05 2001-01-15 富士通株式会社 半導体装置の製造方法と半導体ウエハ構造
JPH09205130A (ja) * 1996-01-17 1997-08-05 Applied Materials Inc ウェハ支持装置

Also Published As

Publication number Publication date
JPH1079359A (ja) 1998-03-24
US6025266A (en) 2000-02-15

Similar Documents

Publication Publication Date Title
US4985372A (en) Method of forming conductive layer including removal of native oxide
JP3477953B2 (ja) 熱処理装置
US5399387A (en) Plasma CVD of silicon nitride thin films on large area glass substrates at high deposition rates
JP3942672B2 (ja) 基板処理方法および基板処理装置
US4932358A (en) Perimeter wafer seal
JP3164956B2 (ja) Cvdにより大面積のガラス基板上に高堆積速度でアモルファスシリコン薄膜を堆積する方法
US5728629A (en) Process for preventing deposition on inner surfaces of CVD reactor
US20010041218A1 (en) High rate silicon nitride deposition method at low pressures
JPS63213672A (ja) 急速加熱cvd装置
US6365495B2 (en) Method for performing metallo-organic chemical vapor deposition of titanium nitride at reduced temperature
JP2976899B2 (ja) 真空成膜方法および装置
US5520784A (en) Ultrasonic enhancement of aluminum step coverage and apparatus
JPH05109655A (ja) Cvd−スパツタ装置
JPH05320891A (ja) スパッタリング装置
US6258718B1 (en) Method for reducing surface charge on semiconductor wafers to prevent arcing during plasma deposition
JP3113786B2 (ja) プラズマ処理装置及びその制御方法
JPH0766125A (ja) 減圧処理装置
JP3114674B2 (ja) 成膜装置および成膜方法
JPH0822955A (ja) 金属配線層の製造方法
JP2963145B2 (ja) Cvd膜の形成方法及び形成装置
JPS61183471A (ja) 薄膜形成方法及び薄膜形成装置
JPH01298169A (ja) 膜形成方法
JP2984952B2 (ja) 成膜処理装置
JPH0629241A (ja) 半導体装置の製造方法
JP2884597B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990810