JPS61222225A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61222225A JPS61222225A JP6439785A JP6439785A JPS61222225A JP S61222225 A JPS61222225 A JP S61222225A JP 6439785 A JP6439785 A JP 6439785A JP 6439785 A JP6439785 A JP 6439785A JP S61222225 A JPS61222225 A JP S61222225A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact hole
- contact holes
- polysilicon
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 24
- 238000000034 method Methods 0.000 abstract description 16
- 238000000151 deposition Methods 0.000 abstract description 3
- 230000006866 deterioration Effects 0.000 abstract description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 2
- 230000008021 deposition Effects 0.000 abstract description 2
- 229920005591 polysilicon Polymers 0.000 abstract 7
- 238000000407 epitaxy Methods 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 87
- 239000013078 crystal Substances 0.000 description 11
- 239000007790 solid phase Substances 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005275 alloying Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000000348 solid-phase epitaxy Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体基板上に被着された絶縁層に形成されたコンタク
ト孔内に導電層を埋め込む際に選択エピタキシャル成長
を用いてコンタクト孔内のみを選択して成長させる場合
、コンタクト孔内に露出した単結晶の半導体基板上には
単結晶半導体層が成長し、この場合理めこまれた導電層
とその上に被着される配線層との間に固相エピタキシ中
ル層が成長する場合がある０面相エピタキシャル層の存
在はデバイスが微細化されてコンタクト孔が小さいとき
にはその影響が無視されな（なって、オーミックコンタ
クトの形成を阻害するため、コンタクト孔内に前もって
薄く多結晶半導体層を敷いておき、この上に多結晶半導
体層を成長させることにより、固相エピタキシ中ル層の
成長を防止する。
ト孔内に導電層を埋め込む際に選択エピタキシャル成長
を用いてコンタクト孔内のみを選択して成長させる場合
、コンタクト孔内に露出した単結晶の半導体基板上には
単結晶半導体層が成長し、この場合理めこまれた導電層
とその上に被着される配線層との間に固相エピタキシ中
ル層が成長する場合がある０面相エピタキシャル層の存
在はデバイスが微細化されてコンタクト孔が小さいとき
にはその影響が無視されな（なって、オーミックコンタ
クトの形成を阻害するため、コンタクト孔内に前もって
薄く多結晶半導体層を敷いておき、この上に多結晶半導
体層を成長させることにより、固相エピタキシ中ル層の
成長を防止する。
本発明はコンタクト孔に導電層を埋め込む方式のオーミ
ックコンタクト形成方法に関する。
ックコンタクト形成方法に関する。
デバイスの高集積化、多層化にともない、電極窓等、コ
ンタクト孔内の配線層の段差被覆がデバイスの信幀性上
問題となる。その対策としてコンタクト孔内に何らかの
導電物質を埋め込む方法が考えられている。
ンタクト孔内の配線層の段差被覆がデバイスの信幀性上
問題となる。その対策としてコンタクト孔内に何らかの
導電物質を埋め込む方法が考えられている。
その方法の１つとして、コンタクト孔内に珪素（Ｓｉ）
を選択エピタキシャル成長する方法がある。
を選択エピタキシャル成長する方法がある。
エピタキシャル成長は下地が単結晶の場合には単結晶が
、多結晶の場合には多結晶が成長する。
、多結晶の場合には多結晶が成長する。
この場合、エピタキシャル成長層上に配線層を被着し、
その後の熱処理により単結晶−配線層間には固相エピタ
キシャル層が成長し、これがコンタクト孔内を覆って、
コンタクト抵抗を増大させデバイスの劣化を招くことに
なる。特にコンタクト孔が小さいときはその影響は大き
い。
その後の熱処理により単結晶−配線層間には固相エピタ
キシャル層が成長し、これがコンタクト孔内を覆って、
コンタクト抵抗を増大させデバイスの劣化を招くことに
なる。特にコンタクト孔が小さいときはその影響は大き
い。
その他の方法として、多結晶珪素（ポリＳｔ）等を気相
成長（ＣＶ Ｄ）法によりコンタクト孔内を埋め込む方
法があるが、コンタクト孔内に完全に埋め込むためには
、かなり厚く成長しなければならない。
成長（ＣＶ Ｄ）法によりコンタクト孔内を埋め込む方
法があるが、コンタクト孔内に完全に埋め込むためには
、かなり厚く成長しなければならない。
前者の方法においては、固相エピタキシャル層の発生を
防止する方法が望まれている。
防止する方法が望まれている。
第３図は従来例による選択エピタキシャル成長を用いた
コンタクト孔埋込構造を示す基板断面図である。
コンタクト孔埋込構造を示す基板断面図である。
図において、１はＳｔ基板、１１は基板１上に形成され
た素子分離用フィールド酸化膜で二酸化珪素（ＳｉＯ□
）層、１′はＳｉ０１層１１上に形成されたポリＳｉ層
である。
た素子分離用フィールド酸化膜で二酸化珪素（ＳｉＯ□
）層、１′はＳｉ０１層１１上に形成されたポリＳｉ層
である。
基板全面に絶縁層としてドープされた燐珪酸ガラス（Ｄ
ＰＳＧ）層２を被着し、半導体基板ｌ上にコンタクト孔
３、ポリＳｔ層り′上にコンタクト孔３′を開口す”る
。
ＰＳＧ）層２を被着し、半導体基板ｌ上にコンタクト孔
３、ポリＳｔ層り′上にコンタクト孔３′を開口す”る
。
選択エピタキシャル成長を行うと、単結晶のＳｉ基板１
の上には単結晶５ｉｌｉ６、多結晶のポリＳｉ層−１′
の上にはポリＳｉ層６′が成長する。
の上には単結晶５ｉｌｉ６、多結晶のポリＳｉ層−１′
の上にはポリＳｉ層６′が成長する。
つぎに基板全面に配線層としてアルミニウム（ＡＩ）層
７を被着し、パターニングして配線する。
７を被着し、パターニングして配線する。
ＡＩ層７の被着後の熱処理により、ＡＩ層７−単結晶Ｓ
ｉ層６界面に固相エピタキシャル層８が発生することが
ある。
ｉ層６界面に固相エピタキシャル層８が発生することが
ある。
固相エピタキシャル層の発生はつぎのように考えられて
いる。
いる。
Ａｌば配線材料として現在もっとも多く用いられそいる
が、通常微細化デバイスではＡｌ中に１〜２％のＳｔを
含ませている。
が、通常微細化デバイスではＡｌ中に１〜２％のＳｔを
含ませている。
これは、デバイスの微細化にともない接合が浅くなり、
Ａ１の合金化のとき接合を破壊するのを防止するためで
ある。
Ａ１の合金化のとき接合を破壊するのを防止するためで
ある。
固相エピタキシャル成長はこのＳｉがＡＩの蒸着、また
はスパッタ後の熱処理（４５０℃、３０分程度）、およ
びその冷却過程でＳｔが析出し、特にＡｔ−単結晶Ｓｌ
界面のコンタクト部で優先的にエピタキシャル成長しで
析出する現象であると考えられている。
はスパッタ後の熱処理（４５０℃、３０分程度）、およ
びその冷却過程でＳｔが析出し、特にＡｔ−単結晶Ｓｌ
界面のコンタクト部で優先的にエピタキシャル成長しで
析出する現象であると考えられている。
コンタクト孔内にＳｔを選択エピタキシャル成長して埋
め込み、その上に配線層を形成する場合に、配線層被着
後の熱処理によりＳｉ単結晶−配線層間に固相エピタキ
シャル層が成長し、これがコンタクト孔内を覆って、特
にコンタクト孔が小さいときはコンタクト抵抗を増大さ
せデバイスの劣化を招くことになる。
め込み、その上に配線層を形成する場合に、配線層被着
後の熱処理によりＳｉ単結晶−配線層間に固相エピタキ
シャル層が成長し、これがコンタクト孔内を覆って、特
にコンタクト孔が小さいときはコンタクト抵抗を増大さ
せデバイスの劣化を招くことになる。
上記問題点の解決は、半導体基板（１）上に被着された
絶縁層（２）を開口して形成したコンタクト孔（３）エ
ピタキシャル成長して、該多結晶半導体層（４）上に選
択的に第２の多結晶半導体層（５）を堆積して、該コン
タクト孔（３）内に該第２の多結晶半導体層（５）を埋
め込むことを特徴とする半導体装置の製造方法により達
成される。
絶縁層（２）を開口して形成したコンタクト孔（３）エ
ピタキシャル成長して、該多結晶半導体層（４）上に選
択的に第２の多結晶半導体層（５）を堆積して、該コン
タクト孔（３）内に該第２の多結晶半導体層（５）を埋
め込むことを特徴とする半導体装置の製造方法により達
成される。
（作用〕
本発明は、あらかじめコンタクト孔内に薄くボＦＪＳｉ
を敷いておき、その後選択エピタキシャル成長してコン
タクト孔内をポリＳｔで埋めつくすもので、埋込層は多
結晶のため、この層と埋込層上に被着された配線層との
間に固相エピタキシャル成長が起こらない。従って微細
化デバイスに対してもコンタクト抵抗の増大は防止でき
る。
を敷いておき、その後選択エピタキシャル成長してコン
タクト孔内をポリＳｔで埋めつくすもので、埋込層は多
結晶のため、この層と埋込層上に被着された配線層との
間に固相エピタキシャル成長が起こらない。従って微細
化デバイスに対してもコンタクト抵抗の増大は防止でき
る。
第１図（１）〜（３）は本発明の一実施例による選択エ
ピタキシャル成長を用いたコンタクト孔埋込方法を工程
順に示す基板断面図である。
ピタキシャル成長を用いたコンタクト孔埋込方法を工程
順に示す基板断面図である。
第１図（１）において、１は半導体基板としてＳｉ基板
、１１は基板１上に形成された素子分離用フィールド酸
化膜でＳｔｏｗ層、１′はＳｔｏｗ層ｌｌ上に形成され
たポリＳｉ層である。
、１１は基板１上に形成された素子分離用フィールド酸
化膜でＳｔｏｗ層、１′はＳｔｏｗ層ｌｌ上に形成され
たポリＳｉ層である。
基板全面に絶縁層としてＤＰＳＧ層２を被着し、半導体
基板１上にコンタクト孔３、ポリ５ｉｉｉｌ’上にコン
タクト孔 ３′を開口する。
基板１上にコンタクト孔３、ポリ５ｉｉｉｌ’上にコン
タクト孔 ３′を開口する。
つぎに、ＣＶＤ法によりコンタクト孔３．３′を埋めこ
み、基板全面に第１の多結晶半導体層としてポリＳｉ層
４を被着する。
み、基板全面に第１の多結晶半導体層としてポリＳｉ層
４を被着する。
ポリＳｉのＣＶＤ条件は、反応ガスとしてモノシラン（
ＳｉＨ＊）を用い、これを０．２〜０．３ Ｔｏｒｒに
減圧して、６００℃で熱分解して行う。
ＳｉＨ＊）を用い、これを０．２〜０．３ Ｔｏｒｒに
減圧して、６００℃で熱分解して行う。
第１図（２）において、ポリＳｉ層４をドライエツチン
グして、ＤＰＳＧ層２の表面を露出させ、さらにエツチ
ングしてコンタクト孔３．３′内に薄くポリＳｉ層４を
残す。
グして、ＤＰＳＧ層２の表面を露出させ、さらにエツチ
ングしてコンタクト孔３．３′内に薄くポリＳｉ層４を
残す。
ポリＳｔのドライエツチングは、リアクティブイオンエ
ツチング（ＲＩ Ｅ）法による。工゛フチングガスとし
て四弗化炭素（ＣＦ、）を用い、これを約Ｑ、ｌ Ｔｏ
ｒｒに減圧して、周波数１３．５６ＭＨｚの電力をウェ
ハあたり２０開程度加えて行う。
ツチング（ＲＩ Ｅ）法による。工゛フチングガスとし
て四弗化炭素（ＣＦ、）を用い、これを約Ｑ、ｌ Ｔｏ
ｒｒに減圧して、周波数１３．５６ＭＨｚの電力をウェ
ハあたり２０開程度加えて行う。
第１図（３）において、選択エピタキシャル成長を行う
と、コンタクト孔３．３′内にはそれぞれ薄くポリＳｉ
層４．４′が存在するため、いずれのコンタクト孔内も
多結晶が成長して埋め込まれ、第２の多結晶半導体層と
してポリＳｉ層５．５′を形成する。
と、コンタクト孔３．３′内にはそれぞれ薄くポリＳｉ
層４．４′が存在するため、いずれのコンタクト孔内も
多結晶が成長して埋め込まれ、第２の多結晶半導体層と
してポリＳｉ層５．５′を形成する。
つぎに基板全面に配線層としてＡ１層を被着し、パター
ニングして配線する。
ニングして配線する。
Ａ１層−ポリＳｔ層間は、金属−多結晶層界面であるた
め、Ａ１層の被着後の合金化熱処理により固相エピタキ
シャル単結晶層が成長しない。
め、Ａ１層の被着後の合金化熱処理により固相エピタキ
シャル単結晶層が成長しない。
第２図は（１）〜（３）は本発明の他の実施例による選
択エピタキシャル成長を用いたコンタクト孔埋込方法を
工程順に示す基板断面図である。
択エピタキシャル成長を用いたコンタクト孔埋込方法を
工程順に示す基板断面図である。
第２図（１）において、１は半導体基板としてＳｉ基板
で、この上に絶縁層としてＤＰＳＧ層２を被着し、コン
タクト孔３を開口する。
で、この上に絶縁層としてＤＰＳＧ層２を被着し、コン
タクト孔３を開口する。
２１はコンタクト孔３の開口の際に用いたフォトレジス
トである。
トである。
第２図（２）において、ＣＶＤ法により、コンタクト孔
３を覆って基板全面に第１の多結晶半導体層としてポリ
Ｓｉ層４を薄く被着する。
３を覆って基板全面に第１の多結晶半導体層としてポリ
Ｓｉ層４を薄く被着する。
第２図（３）において、ＤＰＳＧ層２上のポリＳｉ層４
をフォトレジスト２１もろともリフトオフする。
をフォトレジスト２１もろともリフトオフする。
以上のようにコンタクト孔内に薄くポリＳＬを敷いた後
は第１図（３）の工程と同様である。
は第１図（３）の工程と同様である。
以上詳細に説明したように本発明によれば、コンタクト
孔内にＳｉを選択エピタキシャル成長して埋め込み、そ
の上に配線層を形成する場合に、配線層被着後の熱処理
によりＳｔ多結晶−配線層間に固相エピタキシャル層が
成長しないので、コンタクト抵抗を増大させデバイスの
劣化を招くことはなくなる。本発明は特に微細化デバイ
スに対して有効である。
孔内にＳｉを選択エピタキシャル成長して埋め込み、そ
の上に配線層を形成する場合に、配線層被着後の熱処理
によりＳｔ多結晶−配線層間に固相エピタキシャル層が
成長しないので、コンタクト抵抗を増大させデバイスの
劣化を招くことはなくなる。本発明は特に微細化デバイ
スに対して有効である。
第１図（１）〜（３）は本発明の一実施例による選択エ
ピタキシャル成長を用いたコンタクト孔埋込方法を工程
順に示す基板断面図、 第２図は（１）〜（３）は本発明の他の実施例による選
択エピタキシャル成長を用いたコンタクト孔埋込方法を
工程順に示す基板断面図、 第３図は従来例による選択エピタキシャル成長を用いた
コンタクト孔埋込構造を示す基板断面図である。 図において、 １は半導体基板でＳｉ基板、 １１は素子分離用フィールド酸化膜で５ｔ（ｈ層、１′
はポリＳｉ層、 ２は絶縁層でＤＰＳＧ層、 ３．３′はコンタクト孔、 ４は第１の多結晶半導体層でポリＳｉ層、５は第２の多
結晶半導体層でポリＳｉ層、６は単結晶半導体層でＳｉ
層、 ６′は多結晶半導体層でポリＳｉ層、 ７は配線層でＡ１層、 ８は固相エピタキシャル成長層 不そ明め１−べ方壜 ｖ−１閉
ピタキシャル成長を用いたコンタクト孔埋込方法を工程
順に示す基板断面図、 第２図は（１）〜（３）は本発明の他の実施例による選
択エピタキシャル成長を用いたコンタクト孔埋込方法を
工程順に示す基板断面図、 第３図は従来例による選択エピタキシャル成長を用いた
コンタクト孔埋込構造を示す基板断面図である。 図において、 １は半導体基板でＳｉ基板、 １１は素子分離用フィールド酸化膜で５ｔ（ｈ層、１′
はポリＳｉ層、 ２は絶縁層でＤＰＳＧ層、 ３．３′はコンタクト孔、 ４は第１の多結晶半導体層でポリＳｉ層、５は第２の多
結晶半導体層でポリＳｉ層、６は単結晶半導体層でＳｉ
層、 ６′は多結晶半導体層でポリＳｉ層、 ７は配線層でＡ１層、 ８は固相エピタキシャル成長層 不そ明め１−べ方壜 ｖ−１閉
Claims (1)
- 【特許請求の範囲】 半導体基板（１）上に被着された絶縁層（２）を開口し
て形成したコンタクト孔（３）内に第１の多結晶半導体
層（４）を該コンタクト孔（３）が完全には埋まらない
ように被着し、 該半導体基板（１）上にエピタキシャル成長して、該第
１の多結晶半導体層（４）上に選択的に第２の多結晶半
導体層（５）を堆積して、該コンタクト孔（３）内に該
第２の多結晶半導体層（５）を埋め込むことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6439785A JPS61222225A (ja) | 1985-03-28 | 1985-03-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6439785A JPS61222225A (ja) | 1985-03-28 | 1985-03-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61222225A true JPS61222225A (ja) | 1986-10-02 |
Family
ID=13257140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6439785A Pending JPS61222225A (ja) | 1985-03-28 | 1985-03-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61222225A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5183781A (en) * | 1990-01-12 | 1993-02-02 | Nec Corporation | Method of manufacturing semiconductor device |
| US5773357A (en) * | 1995-01-25 | 1998-06-30 | Nec Corporation | Method for producing silicon film to bury contact hole |
| USRE36663E (en) * | 1987-12-28 | 2000-04-18 | Texas Instruments Incorporated | Planarized selective tungsten metallization system |
| KR100278276B1 (ko) * | 1998-06-29 | 2001-02-01 | 김영환 | 선택성장법을이용한콘택플러그형성방법 |
-
1985
- 1985-03-28 JP JP6439785A patent/JPS61222225A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE36663E (en) * | 1987-12-28 | 2000-04-18 | Texas Instruments Incorporated | Planarized selective tungsten metallization system |
| US5183781A (en) * | 1990-01-12 | 1993-02-02 | Nec Corporation | Method of manufacturing semiconductor device |
| US5773357A (en) * | 1995-01-25 | 1998-06-30 | Nec Corporation | Method for producing silicon film to bury contact hole |
| KR100278276B1 (ko) * | 1998-06-29 | 2001-02-01 | 김영환 | 선택성장법을이용한콘택플러그형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE45232E1 (en) | Method of forming a contact plug for a semiconductor device | |
| JP2002343743A (ja) | 半導体素子のコンタクトプラグ形成方法 | |
| US4810668A (en) | Semiconductor device element-isolation by oxidation of polysilicon in trench | |
| JPS61222225A (ja) | 半導体装置の製造方法 | |
| JPS6240716A (ja) | 半導体装置の製造方法 | |
| JPS6355932A (ja) | 半導体装置の製造方法 | |
| JPH0529603A (ja) | 半導体装置の製造方法 | |
| JPS6242522A (ja) | 半導体装置の製造方法 | |
| JPH053170A (ja) | ブランケツトタングステンプラグ形成法 | |
| JPH01258439A (ja) | 半導体装置およびその製造方法 | |
| JPS6298747A (ja) | 半導体装置の製造方法 | |
| JPH0234930A (ja) | 半導体装置の製造方法 | |
| JP3191477B2 (ja) | 配線構造およびその製造方法 | |
| JPS62150846A (ja) | 半導体装置の製造方法 | |
| JPH0654768B2 (ja) | 半導体装置の製造方法 | |
| JPS61222224A (ja) | 半導体装置の製造方法 | |
| JP2536423B2 (ja) | 半導体装置の製造方法 | |
| JP2828127B2 (ja) | 選択多結晶シリコン膜成長法 | |
| JPH0851087A (ja) | 半導体装置の製造方法と半導体ウエハ構造 | |
| JPH0258848A (ja) | 半導体装置の製造方法 | |
| JPH01173714A (ja) | ブリツジ接点の形成方法 | |
| JPH07105361B2 (ja) | 半導体装置の製造方法 | |
| JPS6346579B2 (ja) | ||
| KR960026418A (ko) | 에미터 다운 쌍극자 트랜지스터의 제조방법 | |
| JPH02224276A (ja) | 改良されたゲート二酸化ケイ素の無欠性とその方法 |