JPH04320330A - 半導体装置のコンタクト部の形成方法 - Google Patents

半導体装置のコンタクト部の形成方法

Info

Publication number
JPH04320330A
JPH04320330A JP3088723A JP8872391A JPH04320330A JP H04320330 A JPH04320330 A JP H04320330A JP 3088723 A JP3088723 A JP 3088723A JP 8872391 A JP8872391 A JP 8872391A JP H04320330 A JPH04320330 A JP H04320330A
Authority
JP
Japan
Prior art keywords
hole
tungsten
contact
contact hole
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3088723A
Other languages
English (en)
Inventor
Oo Adan Aruberuto
アルベルト　オー　アダン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP3088723A priority Critical patent/JPH04320330A/ja
Priority to US07/855,787 priority patent/US5219789A/en
Priority to EP19920303485 priority patent/EP0509835A3/en
Priority to KR1019920006503A priority patent/KR100231764B1/ko
Publication of JPH04320330A publication Critical patent/JPH04320330A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体装置のコンタ
クト部の形成方法に関する。さらに詳しくは、外部配線
用コンタクト部の形成方法に関する。
【０００２】
【従来の技術】各種半導体装置において、シリコン基板
内に構成された素子の外部配線との接続は、絶縁性層に
穿設されたコンタクトホールを介して行われ、とくにこ
のコンタクトホールに導電性物質を埋設してコンタクト
部を形成することが行われている。そして、ことに、こ
の導電性物質として、タングステンをＣＶＤ法によりコ
ンタクトホール内に選択的に堆積成長させてコンタクト
ホールを埋め込む手法が知られている。
【０００３】かかるタングステンの選択成長法によれば
、高アスペクト比（コンタクトホールの幅Ａに対する高
さＢの比：Ｂ／Ａ）のコンタクトホール内への埋設層が
エッチバック等を要せず簡便にかつ信頼性よく形成され
る利点がある。
【０００４】しかしながら、かかるタングステンの選択
成長法では、成長途中で、ＣＶＤ法の原料となるＷＦ６
がコンタクトホール内のシリコン基板面と反応して、Ｓ
ｉを消費し、その結果、最終的に得られた半導体装置の
特性が劣化するという問題があった。
【０００５】そこで上記タングステンに代えてポリシリ
コンをＣＶＤ法で堆積して埋設を行う提案もなされてい
る。かかるポリシリコンは、コンタクトホール内へ選択
的に堆積成長させることは困難であるため、コンタクト
ホールを含む領域上にポリシリコン層を形成した後、エ
ッチバックしてコンタクトホール内の堆積層のみを残存
させる手法で埋設が行なわれる。そして、所定の導電性
を確保するために、埋設後において、このポリシリコン
にはイオン注入法等でＰ型又はｎ型の不純物ドーピング
が行われる。
【０００６】
【発明が解決しようとする課題】しかしながら、上記ポ
リシリコンを用いた方法によれば、高アスペクト比のコ
ンタクトホールにおいては、ホール高さが大きいため、
不純物のドーピングが埋設層全体に均一になされず、そ
の結果、コンタクト部の抵抗が高くなるという問題があ
った。
【０００７】この発明は、かかる状況下になされたもの
であり、ことに、シリコン基板の変質、劣化を招くこと
なく、コンタクト抵抗の小さなコンタクト部を形成する
方法を提供しようとするものである。
【０００８】
【課題を解決するための手段】かくしてこの発明によれ
ば、シリコン基板上の絶縁性層に形成されたコンタクト
ホールに、導電性物質を埋設して外部配線用のコンタク
ト部を形成することからなり、上記コンタクトホール内
のシリコン基板露出面及びコンタクトホール側面をＴｉ
Ｗ膜で保護した後、上記導電性物質としてタングステン
をＣＶＤ法によって堆積してコンタクト部を埋設するこ
とを特徴とする半導体装置のコンタクト部の形成方法が
提供される。この発明においては、まず、シリコン基板
上の絶縁性層（層間絶縁膜）に形成されたコンタクトホ
ールにＴｉＷ膜が形成される。このＴｉＷ膜の形成は、
スパッタリング法で行なうことができる。また、ＴｉＷ
膜の厚みは、コンタクト底部で４００〜６００Å程度で
充分である。
【０００９】かかるＴｉＷ膜は、コンタクトホール内の
シリコン基板露出面が保護されるように形成されておれ
ばよいが、コンタクトホールの側面下部をも含めて被覆
されるように形成されているのが、シリコン基板面の保
護の確実性の点で好ましい。なお、このような部分的な
ＴｉＷ膜の形成は、エッチバック等の常法によって行う
ことができる。
【００１０】一方、ＴｉＷ膜形成後のコンタクトホール
へのタングステンの選択的な堆積、成長は、常法によっ
て行うことができ、例えば、原料ガスとしてＷＦ６とＳ
ｉＨ４を用いたＣＶＤ法によって行うことができこの際
の基板温度は２４０〜３００°Ｃ程度が適している。
【００１１】
【作用】コンタクトホール内のシリコン基板面に形成さ
れたＴｉＷ膜は、タングステンの選択成長を阻害するこ
となくタングステンの堆積、成長時のシリコン基板の保
護膜として作用する。
【００１２】
【実施例】以下、添付図面に示す実施例によって、この
発明を詳説する。
【００１３】図１（ａ）〜（ｇ）は、この発明の方法の
一実施例を示す工程説明図である。
【００１４】まず、ＭＯＳ型トランジスタが形成された
シリコン基板１のコンタクト用Ｎ＋型領域１１上の層間
絶縁膜２の部位にフォトリソグラフィによって高さ１．
０μｍ幅０．６μｍのコンタクトホール３を形成する（
図１（ａ））。
【００１５】次に、このコンタクトホール形成面に、下
記の条件のスパッタリング法で厚み約１０００ÅのＴｉ
Ｗ膜４を形成する（図１（ｂ））。この後、全面に、Ｓ
ＯＧ（ＳｉＯ２ガラス）膜５を塗布、焼結法で形成し（
図１（ｃ））、これをフッ酸でエッチバックすることに
より、スルホール３内のＳＯＧが半分程度除去される迄
エッチングを行う（図１（ｄ））。
【００１６】次いで、エッチング液として過酸化水素水
を用いることにより、露出したＴｉＷ膜を除去し、次に
ＨＦでスルーホール内のＳＯＧを除去し図１（ｅ）に示
されるように、スルホール３内のシリコン基板面及び側
面下部を覆うＴｉＷ膜パターンを得た。
【００１７】この後、タングステンを下記の条件のＣＶ
Ｄ法によって堆積することにより、スルホール３内にタ
ングステンが選択的に成長して、タングステン埋設層６
が得られた（図１（５））。 原　　料　　　　：　　ＷＦ６とＳｉＨ４供給量　　　
　：　　１０／８ 基板温度　　：　　２７０°Ｃ
【００１８】このようにして得られた埋設層６は、高ア
スペクト比にも拘わらず、スルホールの全体を均一に埋
める高品質のものであった。
【００１９】そして、この後、アルミニウムを常法で蒸
着形成することにより、図１（ｇ）に示すごとく埋設層
６を介してＮ＋型領域１１にコンタクトされたメタル配
線層７が形成されて、半導体装置が完成する。
【００２０】かかる方法によれば、シリコン基板がＴｉ
Ｗ膜に保護された状態でタングスラン埋設層の形成がな
されるため、シリコン基板の変質等が生じることがない
。そして、保護膜たるＴｉＷ膜も、それ自体、合金であ
って良好な導電性を有しているため、コンタクト部の抵
抗を上昇させることもない。従って、素子特性への悪影
響を招くことなく、コンタクト部を形成することが可能
となる。
【００２１】
【発明の効果】この発明の形成方法によれば、シリコン
基板の変質、劣化等を生じることなく、かつ抵抗を増加
させることなく高アスペクト比のコンタクトホールにコ
ンタクト部を形成することが可能となる。
【図面の簡単な説明】
【図１】この発明のコンタクト部の形成方法の一実施例
を示す工程説明図である。
【符号の説明】
１　　　　シリコン基板 ２　　　　層間絶縁膜 ３　　　　スルホール ４　　　　ＴｉＷ膜 ５　　　　ＳＯＧ膜 ６　　　　タングステン埋設層 ７　　　　メタル配線層 １１　　コンタクト用Ｎ＋型領域

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】　　シリコン基板上の絶縁性層に形成され
    たコンタクトホールに、導電性物質を埋設して外部配線
    用のコンタクト部を形成することからなり、上記コンタ
    クトホール内のシリコン基板露出面及びコンタクトホー
    ル側面をＴｉＷ膜で保護した後、上記導電性物質として
    タングステンをＣＶＤ法によって堆積してコンタクト部
    を埋設することを特徴とする半導体装置のコンタクト部
    の形成方法。
JP3088723A 1991-04-19 1991-04-19 半導体装置のコンタクト部の形成方法 Pending JPH04320330A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP3088723A JPH04320330A (ja) 1991-04-19 1991-04-19 半導体装置のコンタクト部の形成方法
US07/855,787 US5219789A (en) 1991-04-19 1992-03-23 Method for forming contact portion of semiconductor device
EP19920303485 EP0509835A3 (en) 1991-04-19 1992-04-16 Method for forming contact portion of semiconductor device
KR1019920006503A KR100231764B1 (ko) 1991-04-19 1992-04-18 반도체장치의 콘텍트부분 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3088723A JPH04320330A (ja) 1991-04-19 1991-04-19 半導体装置のコンタクト部の形成方法

Publications (1)

Publication Number Publication Date
JPH04320330A true JPH04320330A (ja) 1992-11-11

Family

ID=13950828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3088723A Pending JPH04320330A (ja) 1991-04-19 1991-04-19 半導体装置のコンタクト部の形成方法

Country Status (4)

Country Link
US (1) US5219789A (ja)
EP (1) EP0509835A3 (ja)
JP (1) JPH04320330A (ja)
KR (1) KR100231764B1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2082771C (en) * 1992-11-12 1998-02-10 Vu Quoc Ho Method for forming interconnect structures for integrated circuits
JP3326698B2 (ja) * 1993-03-19 2002-09-24 富士通株式会社 集積回路装置の製造方法
US5945738A (en) * 1994-05-31 1999-08-31 Stmicroelectronics, Inc. Dual landing pad structure in an integrated circuit
US5702979A (en) * 1994-05-31 1997-12-30 Sgs-Thomson Microelectronics, Inc. Method of forming a landing pad structure in an integrated circuit
US5633196A (en) * 1994-05-31 1997-05-27 Sgs-Thomson Microelectronics, Inc. Method of forming a barrier and landing pad structure in an integrated circuit
US5956615A (en) * 1994-05-31 1999-09-21 Stmicroelectronics, Inc. Method of forming a metal contact to landing pad structure in an integrated circuit
US5705427A (en) * 1994-12-22 1998-01-06 Sgs-Thomson Microelectronics, Inc. Method of forming a landing pad structure in an integrated circuit
JP4156044B2 (ja) * 1994-12-22 2008-09-24 エスティーマイクロエレクトロニクス，インコーポレイテッド 集積回路におけるランディングパッド構成体の製造方法
TW290731B (ja) * 1995-03-30 1996-11-11 Siemens Ag
US5527736A (en) * 1995-04-03 1996-06-18 Taiwan Semiconductor Manufacturing Co. Dimple-free tungsten etching back process
US5504038A (en) * 1995-05-25 1996-04-02 United Microelectronics Corporation Method for selective tungsten sidewall and bottom contact formation
US5484747A (en) * 1995-05-25 1996-01-16 United Microelectronics Corporation Selective metal wiring and plug process
US5719071A (en) * 1995-12-22 1998-02-17 Sgs-Thomson Microelectronics, Inc. Method of forming a landing pad sturcture in an integrated circuit
EP0841690B1 (en) * 1996-11-12 2006-03-01 Samsung Electronics Co., Ltd. Tungsten nitride (WNx) layer manufacturing method and metal wiring manufacturing method
US6399284B1 (en) 1999-06-18 2002-06-04 Advanced Micro Devices, Inc. Sub-lithographic contacts and vias through pattern, CVD and etch back processing
KR100364260B1 (ko) 2001-01-05 2002-12-11 삼성전자 주식회사 반도체 집적 회로의 제조 방법
JP2005203476A (ja) * 2004-01-14 2005-07-28 Oki Electric Ind Co Ltd 半導体装置の配線構造及びその製造方法
TWI404171B (zh) * 2009-11-19 2013-08-01 Taiwan Memory Company 製作埋藏式位元線與單側位元線接觸窗之方法及結構
DE102009055433B4 (de) * 2009-12-31 2012-02-09 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Kontaktelemente von Halbleiterbauelementen, die auf der Grundlage einer teilweise aufgebrachten Aktivierungsschicht hergestellt sind, und entsprechende Herstellungsverfahren
DE102010003556B4 (de) 2010-03-31 2012-06-21 Globalfoundries Dresden Module One Llc & Co. Kg Verfahren zur Herstellung von Kontaktelementen eines Halbleiterbauelements durch stromloses Plattieren und Entfernung von überschüssigem Material mit geringeren Scherkräften
KR101061296B1 (ko) * 2010-07-01 2011-08-31 주식회사 하이닉스반도체 반도체 소자 및 그 형성 방법
TWI403235B (zh) * 2010-07-14 2013-07-21 Taiwan Memory Company 埋藏式電路結構之製作方法
US8791016B2 (en) 2012-09-25 2014-07-29 International Business Machines Corporation Through silicon via wafer, contacts and design structures
US20160225715A1 (en) * 2013-11-20 2016-08-04 Intel Corporation Microelectronic transistor contacts and methods of fabricating the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4465716A (en) * 1982-06-02 1984-08-14 Texas Instruments Incorporated Selective deposition of composite materials
US4845050A (en) * 1984-04-02 1989-07-04 General Electric Company Method of making mo/tiw or w/tiw ohmic contacts to silicon
US4924295A (en) * 1986-11-28 1990-05-08 Siemens Aktiengesellschaft Integrated semi-conductor circuit comprising at least two metallization levels composed of aluminum or aluminum compounds and a method for the manufacture of same
US4961822A (en) * 1989-04-17 1990-10-09 Liao Kuan Y Fully recessed interconnection scheme with titanium-tungsten and selective CVD tungsten

Also Published As

Publication number Publication date
KR100231764B1 (ko) 1999-11-15
EP0509835A2 (en) 1992-10-21
US5219789A (en) 1993-06-15
EP0509835A3 (en) 1992-12-23

Similar Documents

Publication Publication Date Title
JPH04320330A (ja) 半導体装置のコンタクト部の形成方法
JP2000164824A (ja) 半導体装置およびその製造方法
US5672901A (en) Structure for interconnecting different polysilicon zones on semiconductor substrates for integrated circuits
US7524751B2 (en) Method for forming contact hole in semiconductor device
US6696368B2 (en) Titanium boronitride layer for high aspect ratio semiconductor devices
US5084403A (en) Method of manufacturing a semiconductor device including connecting a monocrystalline aluminum wire
US6329274B1 (en) Method of producing semiconductor device
JPH04221821A (ja) 半導体装置の製造方法
US5837604A (en) Method for forming interconnection of semiconductor device
JPS6355932A (ja) 半導体装置の製造方法
JP2007527617A (ja) 集積回路技術における超均一シリサイド
JPH01214116A (ja) コンタクト孔埋込方法
JP2733396B2 (ja) 半導体装置の製造方法
JPH0529603A (ja) 半導体装置の製造方法
JPH0430421A (ja) 選択メタル成長法
JP3206943B2 (ja) Ｓｏｉ基板の製法および半導体装置
JPH1174507A (ja) 半導体装置の製造方法
EP0427254B1 (en) Method for forming a contact region
JPH0756866B2 (ja) 半導体集積回路装置の製造方法
JP2894764B2 (ja) 半導体装置の製造方法
KR0137733B1 (ko) 전계효과형 반도체 소자의 제조방법
JPH01173714A (ja) ブリツジ接点の形成方法
JPS63283161A (ja) 半導体装置とその製造方法
JP2706388B2 (ja) 半導体装置の製造方法
JPH01206623A (ja) 半導体装置の製造方法