JPH01206623A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01206623A
JPH01206623A JP3245588A JP3245588A JPH01206623A JP H01206623 A JPH01206623 A JP H01206623A JP 3245588 A JP3245588 A JP 3245588A JP 3245588 A JP3245588 A JP 3245588A JP H01206623 A JPH01206623 A JP H01206623A
Authority
JP
Japan
Prior art keywords
gas
melting point
high melting
flow rate
type diffused
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3245588A
Other languages
English (en)
Inventor
Hitoshi Ito
仁 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3245588A priority Critical patent/JPH01206623A/ja
Publication of JPH01206623A publication Critical patent/JPH01206623A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (発明の目的) (産業上の利用分野) 本発明は、半導体装置の製造方法に係り、特に高融点金
属膜の選択的形成方法に関する。
(従来の技術) 半導体装置の高集積化は、構成素子の微細化および高密
度化によってもたらされる。
例えば、現在IHDRAM、256にSRAMは1〜1
.2μmの設計基準で作られており、デバイスによって
は更に微細なサブミクロンの設計基準で作られようとし
ているものもある。
しかしこのm細化および高密度化に伴い、半導体装置の
製造プロセスにはいろいろな問題゛が生じてきている。
例えば、配線を例にとると、設計基準の縮小で配線幅は
小さくなるのに対し、能動素子の増大で、電気的に接続
しなければならない箇所も増大しているため、配線長は
増大する一方である。
このため、通常用いられているアルミニウムあるいはア
ルミニウムを主体とした合金(^1:1%Si等)によ
る配線では、放置しておくだけでパッシベーション膜の
ストレスで配線が切れる断線不良、配線への電気的スト
レスの増大によるエレクトロマイグレーションの発生等
の問題も生じてきている。
また、この電気的接続は絶縁層に形成される接続孔を介
して行われるが、横方向の設計基準の縮小で接続孔のア
スペクト比(=コンタクト深さ/コンタクト幅)は増大
する一方である。このため、接続孔底部での段切れ、コ
ンタクト抵抗の増大等の問題も続発し、半導体装置の信
頼性の向上を阻む大きな問題となっていた。
これらの問題を解決するため、新しい配線材料や新しい
配線構造が提案されている。
例えば、コンタクト孔内に露呈する81基板と配線層と
してのAIあるいは一^1;S1合金との間に、タング
ステン(111)、チタン(■1)、モリブデン[Ho
)等の高融点金属あるいはそれらのシリサイド膜を介在
させコンタクトの拡散障壁層とした構造や、電界効果ト
ランジスタ(FET)のゲート電極として上記高融点金
属あるいはそれらのシリサイド膜を用いたものも提案さ
れている。
このように、拡散陣−壁層としであるいは配線層そのも
のとして、高融点金属膜あるいはそれらのシリサイド膜
が使用されるようになってきており、これらは新しい配
線材料として特に注目されている。
この高融点金属膜あるいはそれらのシリサイド膜の形成
方法としては、スパッタリング法、化学的気相成長法(
CVD法)等がある。
前者のスパッタリング法によれば、膜質の優れた膜を形
成することができるが、いわゆるシャドウィング現象に
よりコンタクト孔の底部や側壁には形成されにくくまた
高純度の高融点金属ターゲットは高価である等の問題が
ある。
そこで、最近は気相成長法を用いて高融点金属膜あるい
はそれらのシリサイド膜を形成する試みがなされている
特に、数Torrの減圧下でこれらの薄膜を形成する減
圧CVD法によれば、反応ガスのいわゆる「回り込み」
現象が起こり、アスペクト比の大きな溝あるいはコンタ
クト孔の底部にも基板表面の平坦部と同様均一な模厚の
高融点金属膜を形成することができる。
このため、上述のように微細なデザインルールで設計さ
れ、微細な幅をもつ配線ラインが高密度に配列され、狭
小な接続孔をもつ超LSIの配線のためのメタライゼー
ションにとって、減圧CVD法は極めて有効な薄膜形成
方法である。
このうちでも特に、−回のCVDI程で基板上の特定の
領域にのみタングステン膜を形成することのできるいわ
ゆるタングステンの選択CVD法−R− は、半導体装置の製造プロセスを簡略化し、信頼性の高
いタングステン膜を自己整合的に形成できるため、実用
性の高い薄膜形成方法として注目されている。
タングステンの選択CVD法は、六フッ化タングステン
(lIIE6)等のタングステンのハロゲン化物と水素
(H2)との混合ガスを反応ガスとして、シリコン、ア
ルミニウムおよびその合金、高融点金属等の導体上にの
み選択的にタングステン膜を気相成長させるもので、シ
リコン酸化膜等の絶縁膜上にはタングステン膜は形成さ
れないという特徴をもつデバイス形成上極めて有効な方
法である。
しかし、従来のりF6−82系によるタングステンの選
択CVD法によれば、堆積初期過程では次式に示すよう
に必ずタングステンの堆積はシリコン等の下地物質によ
る訂。の還元反応で生じる。
紳F6(a) + 3/2Si(s)→14 (S) 
+3/2SIF4((]) このため、タングステンの堆積は下地物質の消費を招く
。例えば、シリコン基板内に形成された− 〇 − 浅い拡散層にタングステン膜を堆積しようとする場合、
下地拡散層の破壊をもたらすというような著しい覗象を
招くことも度々あった。
このような下地物質の消費を再現性よく抑制するのは困
難であった。
また、デバイスを形成する際にはn型拡散層とn型拡散
層との混在する面上に高融点金属膜を形成することが多
いが、このような異なる導電型の拡散層上では堆積速度
にばらつきが生じ、膜厚が異なるという問題もあった。
このように、選択性を保ちかつ実用的な堆積速度で均一
な厚いタングステン膜を堆積するのは極めて困難であっ
た。
(発明が解決しようとする課題) 本発明は前記実情に鑑みてなされたもので、n型拡散層
とn型拡散層との混在する面上に高融点金属膜を形成す
る際にも、実用的な堆積速度で均一な厚い高融点金属膜
を堆積する方法を提供することを目的とする。
〔発明の構成] (課題を解決するだめの手段) そこで本発明では、高融点金属のハロゲン化物からなる
第1のガスと、モノシランまたはジシランまたはそれら
のハロゲン化物からなる第2のガスとを含む混合ガスを
原料ガスとして、選択的化学的気相成長法によりn型拡
散層とn型拡散層との混在する面上に高融点金属膜を形
成するに際し、前記高融点金属のハロゲン化物からなる
第1のガスの流量Q1とモノシランまたはジシランまた
はそれらのハロゲン化物からなる第2のガスの流量02
との流量比R=01/Q2を、高融点金属膜の成長速度
がほぼ等しくなるように設定している。
(作用) 本発明者らはいろいろな条件を変化させながらn型拡散
層上とn型拡散層上とで前記高融点金属膜の堆積速度を
測定した。その結果、上記構成により、n型拡散層上と
n型拡散層上とで前記高融点金属膜の堆積速度がほぼ同
一となり、n型拡散層とn型拡散層との混在する面上に
も均一な高融点金属膜を形成することができるというこ
とが判」  7 − 明した。
(実施例) 以下、本発明の実施例について、図面を参照しつつ詳細
に説明する。
第1図(a)乃至第1図(C)は、本発明の半導体装置
の製造方法における1実施例の工程を示す図である。
第1図(a)はコンタクト間孔後の0MO8の断面図で
ある。p型シリコン基板1にNウェル2を形成しシリコ
ン酸化膜3を用いて素子分離を行い、ゲート電極4を形
成し、n型拡散層5、n型拡散層6を形成し、シリコン
酸化膜3で被覆した後にコンタクト孔7を開孔したもの
である。
この基板1に適宜化学的処理あるいは物理的処理を施し
て、清浄なシリコン表面および酸化シリコン膜表面を形
成した後、通常の拡散炉型の減圧CVD炉に入れ、アル
ゴンを0〜2000CC/linまたは、水素を200
〜3000cc/nin流し、180〜600℃の所定
の温度に基板を加熱する。
この後、アルゴンまたは水素ガスの流量を適当な堆積条
件、例えば水素ガス流量を1000cc/n i nに
設定して安定させた後、シランガス(SiH4)を1〜
100cc/ll1in流す。このとき、上記温度域で
シランが分解して基板上に堆積するという現象はみられ
なかった。
このようにして、水素ガスおよびシランガスを流したま
ま、更に六フッ化タングステンガスを0.1〜100c
c/nin流すと、第1図(b)に示す如く、コンタク
ト孔4底部に露呈するシリコン表面(n+拡散層2aお
よびP”拡散層2b)上にのみ選択的にタングステン膜
5が堆積される。このとき、堆積速度は100〜150
00A/111nであった。
また、このときシリコン酸化膜3上にタングステン膜が
堆積されることはなく、選択性は完全であった。
この方法では、タングステンの選択成長は堆積初期過程
においても、111F  とSiH4との表面反応によ
っておこなわれるため、従来の−Fe   H2の混合
ガス系による方法で生じていたようなタングステンガ下
地材料に食い込むいわゆる「食い込み」現蒙は著しく抑
制され、接合破壊等が生じることはなかった。
そして、最後に第1図(C)に示す如く、この上層にア
ルミニウム層からなる配線パターン9を形成する。
次に、n型拡散層上とn型拡散層上とにおけるタングス
テン膜の堆積速度を、六フッ化タングステンガスの流量
Q1とシランガスの流量Q2との比Rを変化させながら
測定した。その結果を第2図に示す。ガスの流量比以外
の堆積条件については、前記実施例と同様にした。この
図はn型拡散層上とn型拡散層上とにおけるタングステ
ン膜の堆積速度(縦軸)と、六フッ化タングステンガス
の流MQ1とシランガスの流IQ2との比R(横軸)と
の関係を表したものである。
この図からも、n型拡散層上とn型拡散層上とでは、タ
ングステン膜のj#梢速度が異なり、R=0.25また
は 1.5の近傍でのみ両拡散層上での堆積速度がほぼ
同じとなることがわかる。
この条件下では、例えば1μmの深さのコンタクト孔を
タングステンで埋める場合、n型拡散層上とn型拡散層
上とでの膜厚の差は0.1μm以下であった。このよう
に、各コンタクト孔内に露呈する表面がそれぞれn型拡
散層とn型拡散層とであるような場合にも両コンタク1
−孔を再現性よく埋め込むことができる。
また、両拡散層上で堆積速度の差を±0.1μm/si
n双下にするには、Rを 0.15≦R≦0,35または 1.6≧R≧1.4に
しなければならないことがわかる。
さらに、厚いタングステン膜を形成する場合、両拡散層
上での堆積速度は等しいことが望ましいが、n型拡散層
上とn型拡散層上とでのタングステン膜の堆積速度を夫
々A、Bとしたとぎ、0.7≦A/B  ≦1.3 をみだすようにRを選択すればよい。この条件を満たす
流量比Rは 0.2≦R≦0.35または 1.6≧R≧1.4なお
、実施例では、第3のガスとして水素を混合させたが、
これを省いてもよい。また高融産金属のハロゲン化物と
して六フッ化タングステンを用いた場合について説明し
たが、これに限定されるものではなく、高融点金属とし
てはタングステンの他、チタン、タンタル、モリブデン
等でもよく、また、ハロゲンとしても、塩素等でもよい
さらには、モノシランあるいはジシランのハロゲン化物
としては、SiHCl  、5iCl  、SiF4.
Si   HCl   、  SiHF    、Si
   HC1、5iCI、SiHF  、  SiHF
  、SiFでもよい。
(発明の効果) 以上説明してきたように、本発明によれば、化学的気相
成長法によりn型拡散層とn型拡散層との混在する面上
に高融点金属膜を形成するに際し、高融点金属のハロゲ
ン化物からなる第1のガスと、モノシランまたはジシラ
ンまたはそれらのハロゲン化物からなる第2のガスとの
混合ガスを原料ガ、  スとし、前記高融点金属のハロ
ゲン化物からなる第1のガスの流量Q1とモノシランま
たはジシランまたはそれらのハロゲン化物からなる第2
のガスの流量Q2との比R=01/Q2をn型拡散層上
とn型拡散層上とで前記高融点金属膜の堆積速度がばば
同一となるように設定しているため、n型拡散層とn型
拡散層との混在する面上にも均一な高融点金属膜を形成
することができる。
また、下地層を消費することもなく、高速度で信頼性の
高い高融産金11mを形成することができる。
【図面の簡単な説明】
第1図(a)乃至第1図(C)は本発明の半導体装置の
製造方法の1実施例を示す図、第2図はタングステン膜
の堆積速度とガスの流量比との関係を示す図である。 1・・・p型シリコン基板、2・・・Nウェル、3・・
・酸化シリコン膜(二酸化シリコン膜)、4・・・ゲー
ト(多結晶シリコン)、5・・・n型拡散層、6・・・
n型拡散層、7・・・コンタクト孔、8・・・タングス
テン膜、9・・・アルミニウム層。

Claims (2)

    【特許請求の範囲】
  1. (1)半導体基板表面に形成された絶縁層から露呈する
    互いに異なる導電型を有する少なくとも2つの半導体領
    域上に、高融点金属のハロゲン化物からなる第1のガス
    と、モノシランまたはジシランまたはそれらのハロゲン
    化物からなる第2のガスとを含む混合ガスを原料ガスと
    して、選択的化学的気相成長法により、高融点金属膜を
    形成するに際し、 前記高融点金属のハロゲン化物からなる第1のガスの流
    量Q1とモノシランまたはジシランまたはそれらのハロ
    ゲン化物からなる第2のガスの流量Q2との流量比R=
    Q1/Q2を、 前記導電型が異なる半導体領域上の高融点金属膜の成長
    速度がほぼ等しくなるように設定したことを特徴とする
    半導体装置の製造方法。
  2. (2)前記原料ガスは、高融点金属のハロゲン化物から
    なる第1のガスと、モノシランまたはジシランまたはそ
    れらのハロゲン化物からなる第2のガスと、水素からな
    る第3のガスとの混合ガスとを含有してなり、 前記流量比RがR=0.25または1.5の近傍となる
    ようにしたことを特徴とする特許請求の範囲第(1)項
    記載の半導体装置の製造方法。
JP3245588A 1988-02-15 1988-02-15 半導体装置の製造方法 Pending JPH01206623A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3245588A JPH01206623A (ja) 1988-02-15 1988-02-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3245588A JPH01206623A (ja) 1988-02-15 1988-02-15 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH01206623A true JPH01206623A (ja) 1989-08-18

Family

ID=12359447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3245588A Pending JPH01206623A (ja) 1988-02-15 1988-02-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH01206623A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02230739A (ja) * 1989-01-06 1990-09-13 Internatl Business Mach Corp <Ibm> 耐火金属の付着方法
JPH0722414A (ja) * 1993-07-01 1995-01-24 Nec Corp 半導体装置の製造方法
WO2011013811A1 (ja) * 2009-07-31 2011-02-03 株式会社 アルバック 半導体装置の製造装置及び半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02230739A (ja) * 1989-01-06 1990-09-13 Internatl Business Mach Corp <Ibm> 耐火金属の付着方法
JPH0722414A (ja) * 1993-07-01 1995-01-24 Nec Corp 半導体装置の製造方法
WO2011013811A1 (ja) * 2009-07-31 2011-02-03 株式会社 アルバック 半導体装置の製造装置及び半導体装置の製造方法
JPWO2011013811A1 (ja) * 2009-07-31 2013-01-10 株式会社アルバック 半導体装置の製造装置及び半導体装置の製造方法
TWI427704B (zh) * 2009-07-31 2014-02-21 Ulvac Inc 半導體裝置之製造裝置及半導體裝置之製造方法

Similar Documents

Publication Publication Date Title
KR100546943B1 (ko) 반도체장치형성방법
US5240739A (en) Chemical vapor deposition technique for depositing titanium silicide on semiconductor wafers
US20020090796A1 (en) Silicon layer to improve plug filling by CVD
JP3220034B2 (ja) 半導体装置及びその製造方法
US5960320A (en) Metal wiring layer forming method for semiconductor device
JPH04320330A (ja) 半導体装置のコンタクト部の形成方法
US5994775A (en) Metal-filled via/contact opening with thin barrier layers in integrated circuit structure for fast response, and process for making same
KR100688055B1 (ko) 저온 장벽금속층을 이용한 금속배선 제조 방법
JP2000306997A (ja) バリアメタル層を有する半導体装置及びその製造方法
US6569756B1 (en) Method for manufacturing a semiconductor device
JP2592844B2 (ja) 高融点金属膜の形成方法
JP3027946B2 (ja) 半導体装置およびその製造方法
JPS60117719A (ja) 半導体装置の製造方法
JPH05129231A (ja) 電極配線
JPH01206623A (ja) 半導体装置の製造方法
JPH04307732A (ja) 半導体装置及びその製造方法
JPH07115073A (ja) 半導体装置の製造方法
JPH09260306A (ja) 薄膜形成方法
JP3246046B2 (ja) 高融点金属膜の堆積方法
JPH03205830A (ja) 半導体装置及び多結晶ゲルマニウムの製造方法
JPH04120725A (ja) 配線の形成方法
JPH10209280A (ja) 半導体装置の製造方法
JP3263611B2 (ja) 銅薄膜製造方法、銅配線製造方法
KR0141966B1 (ko) 배선금속박막의 제조방법
JPH0290518A (ja) 半導体装置及びその製造方法