JPS63283161A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPS63283161A JPS63283161A JP11710387A JP11710387A JPS63283161A JP S63283161 A JPS63283161 A JP S63283161A JP 11710387 A JP11710387 A JP 11710387A JP 11710387 A JP11710387 A JP 11710387A JP S63283161 A JPS63283161 A JP S63283161A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- high melting
- melting point
- point metal
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000010410 layer Substances 0.000 claims abstract description 99
- 229910052751 metal Inorganic materials 0.000 claims abstract description 40
- 239000002184 metal Substances 0.000 claims abstract description 40
- 238000002844 melting Methods 0.000 claims abstract description 29
- 230000008018 melting Effects 0.000 claims abstract description 27
- 239000011229 interlayer Substances 0.000 claims abstract description 17
- 239000012535 impurity Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 12
- 238000010438 heat treatment Methods 0.000 claims abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- 150000002736 metal compounds Chemical class 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 7
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims 3
- 229910021341 titanium silicide Inorganic materials 0.000 abstract description 8
- 230000004888 barrier function Effects 0.000 abstract description 7
- 239000000758 substrate Substances 0.000 abstract description 3
- 239000010936 titanium Substances 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 2
- 229910000765 intermetallic Inorganic materials 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 11
- 238000000059 patterning Methods 0.000 description 4
- 238000001556 precipitation Methods 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的コ
（産業上の利用分野）
この発明は半導体装置とその製造方法に関し、特にＬＳ
Ｉの内部配線における微細コンタクトの形成技術に係る
。
Ｉの内部配線における微細コンタクトの形成技術に係る
。
（従来の技術）
近年、半導体回路の高集積化に伴い、１μｍ以下の微細
コンタクトの形成が必要とされている。
コンタクトの形成が必要とされている。
従来では、例えば第２図に示すように、半導体基板１１
の不純物拡散層１２上に堆積形成された層間絶縁膜１３
を選択的にエツチング除去してコンタクト孔１４を形成
した後、全面にＡＩをスパッタリングして金属配線層１
５を形成していた。しかし、コンタクト孔１４の幅が１
μｍ以下の微小なものになると金属配線層１５の被覆形
状は図示のように一定の膜厚でなくなり、金属配線層１
５における断線等の問題が発生する。
の不純物拡散層１２上に堆積形成された層間絶縁膜１３
を選択的にエツチング除去してコンタクト孔１４を形成
した後、全面にＡＩをスパッタリングして金属配線層１
５を形成していた。しかし、コンタクト孔１４の幅が１
μｍ以下の微小なものになると金属配線層１５の被覆形
状は図示のように一定の膜厚でなくなり、金属配線層１
５における断線等の問題が発生する。
この問題を解決する手段としては、第３図に示すように
、選択エピタキシャル成長技術を用いて不純物を含むシ
リコンをコンタクト孔１４内に成長させることによって
電極層２ｏを形成した後、この電極層２０上にＡ２をス
パッタリングして金属配線層１５を形成する方法がある
。
、選択エピタキシャル成長技術を用いて不純物を含むシ
リコンをコンタクト孔１４内に成長させることによって
電極層２ｏを形成した後、この電極層２０上にＡ２をス
パッタリングして金属配線層１５を形成する方法がある
。
このような方法を用いると、電極層２ｏの平坦な表面上
に金属配線層１５を形成できるため、金属配線層１５の
充分な被覆形状を得ることが可能となる。
に金属配線層１５を形成できるため、金属配線層１５の
充分な被覆形状を得ることが可能となる。
また、Ａ２の縦方向スパイク等の問題を防止するために
、金属配線層１５にはＡＩ２と３ｉとの合金が通常使用
されるが、このスパイク現象を抑制づるためには、金属
配線層１５のＳｉ含有量を充分に多くする必要がある。
、金属配線層１５にはＡＩ２と３ｉとの合金が通常使用
されるが、このスパイク現象を抑制づるためには、金属
配線層１５のＳｉ含有量を充分に多くする必要がある。
ところが、このようにすると今度は金属配線層１５と電
極層２０との接合界面にＳｉの析出が発生し、コンタク
ト抵抗の増大が引起こされる。
極層２０との接合界面にＳｉの析出が発生し、コンタク
ト抵抗の増大が引起こされる。
（発明が解決しようとする問題点）
この発明は前記のような点に鑑みなされたもので、従来
ではスパイク現象を防ぐために８１の析出が発生し、コ
ンタクト抵抗の増大が引起こされた点を改善し、金属配
線の良好なコンタクトを得ることができる半導体装置と
その製造方法を提供することを目的とする。
ではスパイク現象を防ぐために８１の析出が発生し、コ
ンタクト抵抗の増大が引起こされた点を改善し、金属配
線の良好なコンタクトを得ることができる半導体装置と
その製造方法を提供することを目的とする。
［発明の構成コ
（問題点を解決するための手段）
この発明による半導体装置にあっては、Ｐ型またはＮ型
の半導体領域と、この半導体領域上に形成される層間絶
縁膜と、前記半導体領域が露出するように前記層間絶縁
膜に開孔されたコンタクト孔と、このコンタクト孔内に
充填され、前記半導体領域と、同一導電型のシリコン層
と、このシリコン層の上部にのみ形成される高融点金属
化合物層と、この高融点金属化合物層および前記層間絶
縁膜上に形成される金属配線層とを具備するものである
。
の半導体領域と、この半導体領域上に形成される層間絶
縁膜と、前記半導体領域が露出するように前記層間絶縁
膜に開孔されたコンタクト孔と、このコンタクト孔内に
充填され、前記半導体領域と、同一導電型のシリコン層
と、このシリコン層の上部にのみ形成される高融点金属
化合物層と、この高融点金属化合物層および前記層間絶
縁膜上に形成される金属配線層とを具備するものである
。
さらに、前記構成の半導体装置は、Ｐ型またはＮ型の半
導体領域上に形成された層間絶縁膜を選択的にエツチン
グし、前記半導体領域が露出するコンタクト孔を形成す
る工程と、このコンタクト孔内に前記半導体領域と同一
導電型の不純物を含むシリコン層を成長させる工程と、
前記層間絶縁膜層および前記シリコン層上に高融点金属
を堆積させる工程と、熱処理によって前記高融点金属を
珪化物反応させて前記シリコン層上にのみ高融点金属化
合物層を形成する工自と、未反応の前記高融点金属をエ
ツチング除去する工程と、前記高融点金属化合物層およ
び前記層間絶縁膜上に金属配線を形成する工程とにより
製造する。
導体領域上に形成された層間絶縁膜を選択的にエツチン
グし、前記半導体領域が露出するコンタクト孔を形成す
る工程と、このコンタクト孔内に前記半導体領域と同一
導電型の不純物を含むシリコン層を成長させる工程と、
前記層間絶縁膜層および前記シリコン層上に高融点金属
を堆積させる工程と、熱処理によって前記高融点金属を
珪化物反応させて前記シリコン層上にのみ高融点金属化
合物層を形成する工自と、未反応の前記高融点金属をエ
ツチング除去する工程と、前記高融点金属化合物層およ
び前記層間絶縁膜上に金属配線を形成する工程とにより
製造する。
（作用）
前記半導体装置とその製造方法にあっては、シリコン層
の上部にのみ形成される高融点金属化合物層がバリアメ
タルとして働き、金属配線層とシリコン層とが直接接触
しなくなるので、金属配線層内に含まれるシリコンの析
出を防止することが可能となる。したがって、コンタク
ト抵抗の増大を防ぐことができ、コンタクト状態の良好
な配線層の形成が可能となる。また、前述のように、高
融点金属化合物層が存在するのは前記シリコン層の上部
だけなので、金属配線層のパターニングは従来と同様の
エツチング工程のみで行なうことができ、別のエツチン
グプロセスを設ける必要はない。
の上部にのみ形成される高融点金属化合物層がバリアメ
タルとして働き、金属配線層とシリコン層とが直接接触
しなくなるので、金属配線層内に含まれるシリコンの析
出を防止することが可能となる。したがって、コンタク
ト抵抗の増大を防ぐことができ、コンタクト状態の良好
な配線層の形成が可能となる。また、前述のように、高
融点金属化合物層が存在するのは前記シリコン層の上部
だけなので、金属配線層のパターニングは従来と同様の
エツチング工程のみで行なうことができ、別のエツチン
グプロセスを設ける必要はない。
（実施例）
以下、第１図（Ａ）乃至（Ｄ）の製造工程図を参照して
この発明の一実施例に係る半導体装置とその製造方法を
説明する。
この発明の一実施例に係る半導体装置とその製造方法を
説明する。
まず、第１図（Ａ）に示すように、Ｐ型シリコン基板３
１表面にＮ型の不純物拡散層３２を形成した後、層間絶
縁膜として例えばＢＰＳＧｇ１３３を５ｏｏｏ人程度全
面に堆積形成する。次に、このＢＰＳＧ膜３３を９５０
℃で２０分間熱処理してＢＰＳＧ膜３３の表面を平坦化
してから、このＢＰＳＧＢａ３３をホトリソグラフィー
技術により選択的にエツチングして、不純物拡散層３２
の表面が露出するコンタクト孔３４を形成する。
１表面にＮ型の不純物拡散層３２を形成した後、層間絶
縁膜として例えばＢＰＳＧｇ１３３を５ｏｏｏ人程度全
面に堆積形成する。次に、このＢＰＳＧ膜３３を９５０
℃で２０分間熱処理してＢＰＳＧ膜３３の表面を平坦化
してから、このＢＰＳＧＢａ３３をホトリソグラフィー
技術により選択的にエツチングして、不純物拡散層３２
の表面が露出するコンタクト孔３４を形成する。
次に第１図（Ｂ）に示すように、例えば選択エピタキシ
ャル成長技術を用いて、コンタクト孔３４内にＮ型の不
純物例えばリンがドープされたシリコンを成長させて電
極層３５を形成する。次に、例えばチタンをスパッタ法
により全面に堆積して５００人程８の高融点金属層３６
を形成した後、これを例えば６００℃で３０分間熱処理
することによって第１図（Ｃ）に示ずように、電極層３
５の表面だけにチタンシリサイド層３１を形成する。
ャル成長技術を用いて、コンタクト孔３４内にＮ型の不
純物例えばリンがドープされたシリコンを成長させて電
極層３５を形成する。次に、例えばチタンをスパッタ法
により全面に堆積して５００人程８の高融点金属層３６
を形成した後、これを例えば６００℃で３０分間熱処理
することによって第１図（Ｃ）に示ずように、電極層３
５の表面だけにチタンシリサイド層３１を形成する。
次に、未反応の＾融点今風層３６をアンモニアと過酸化
水素水との混合液によって除去した後、スパッタ法によ
りシリコンを含むＡ２を全面に堆積して第１図（Ｄ）に
示すような金属配線層３８を形成する。
水素水との混合液によって除去した後、スパッタ法によ
りシリコンを含むＡ２を全面に堆積して第１図（Ｄ）に
示すような金属配線層３８を形成する。
このような構造にすると、チタンシリサイド層３７がバ
リア用メタルとして働き、Ａｙ−ｓｉの金属配ＩＱ層３
８と電極層３５とが直接接触しなくなるので金属配線層
３８と電極層３５との接合界面におけるＳｉの析出を防
ぐことができ、コンタクト抵抗の増大の問題を解決する
ことができる。。
リア用メタルとして働き、Ａｙ−ｓｉの金属配ＩＱ層３
８と電極層３５とが直接接触しなくなるので金属配線層
３８と電極層３５との接合界面におけるＳｉの析出を防
ぐことができ、コンタクト抵抗の増大の問題を解決する
ことができる。。
また、電１ｆｌｌ１３５内の不純物濃度が下がった場合
にも、バリア用メタルの働きによりコンタクト抵抗の増
大を抑えることができる。
にも、バリア用メタルの働きによりコンタクト抵抗の増
大を抑えることができる。
さらに、バリア用メタルとして働くチタンシリサイド層
３７は電極層３５とのコンタクト部分にのみ存在するの
で、金属配線［１３８のバターニングは従来と同様にＲ
ＩＥ（反応性イオンエツチング）等による工程だけで済
み、チタンシリサイド層３７を除去するために別のバタ
ーニング工程を設ける必要はない。
３７は電極層３５とのコンタクト部分にのみ存在するの
で、金属配線［１３８のバターニングは従来と同様にＲ
ＩＥ（反応性イオンエツチング）等による工程だけで済
み、チタンシリサイド層３７を除去するために別のバタ
ーニング工程を設ける必要はない。
尚、前記実施例ではＮ型の不純物拡散層とのコンタクト
について説明したが、Ｐ型の不純物拡散層とのコンタク
トを形成する場合は、Ｐ型の不純物例えばボロンがドー
プされたシリコンをコンタクト孔３４内に成長させて電
極層を形成すればよい。
について説明したが、Ｐ型の不純物拡散層とのコンタク
トを形成する場合は、Ｐ型の不純物例えばボロンがドー
プされたシリコンをコンタクト孔３４内に成長させて電
極層を形成すればよい。
また、Ｐ型とＮ型の拡散層が両方とも存在するＣＭＯＳ
デバイスにおいては、いずれか一方の導電型の拡散層上
にコンタクト孔を先に形成したの後にその拡散層と同一
導電型の電極層を形成し、その後に、他方の導電型の拡
散層上にコンタクト孔を形成してそこにその拡散層と同
一導電型の電極層を形成すればよい。
デバイスにおいては、いずれか一方の導電型の拡散層上
にコンタクト孔を先に形成したの後にその拡散層と同一
導電型の電極層を形成し、その後に、他方の導電型の拡
散層上にコンタクト孔を形成してそこにその拡散層と同
一導電型の電極層を形成すればよい。
さらに、前記バリア用メタルとしては、チタンシリサイ
ド層だけでなく、タングステンシリサイドや、窒素雰囲
気中でチタンシリサイド層を９００℃、３０分熱処理す
ることで得られるチタン窒化物を用いることが可能であ
る。
ド層だけでなく、タングステンシリサイドや、窒素雰囲
気中でチタンシリサイド層を９００℃、３０分熱処理す
ることで得られるチタン窒化物を用いることが可能であ
る。
［発明の効果］
以上のようにこの発明によれば、金属配線層のバターニ
ング工程を変更することなくシリコンが充填されたコン
タクトにおいてバリアメタルを使用することができ、そ
の結果、Ｓｉの析出を防ぐことができ、コンタクト抵抗
の増大が抑えられ良好なコンタクトを得ることが可能と
なる。
ング工程を変更することなくシリコンが充填されたコン
タクトにおいてバリアメタルを使用することができ、そ
の結果、Ｓｉの析出を防ぐことができ、コンタクト抵抗
の増大が抑えられ良好なコンタクトを得ることが可能と
なる。
第１図はこの発明の一実施例に係る半導体装置とその製
造方法を説明する断面図、第２図および第３図はそれぞ
れ従来の半導体装置を説明する断面図である。 ３１・・・シリコン基板、３２・・・不純物拡散層、３
３・・・層間絶縁膜、３４・・・コンタクト孔、３５・
・・電極層、３６・・・高融点金属層、３７・・・チタ
ンシリサイド層、３８・・・金属配線層。 出願人代理人 弁理士 鈴江武彦 （Ａ） （Ｃ） 第１ 図 第２図 第３図
造方法を説明する断面図、第２図および第３図はそれぞ
れ従来の半導体装置を説明する断面図である。 ３１・・・シリコン基板、３２・・・不純物拡散層、３
３・・・層間絶縁膜、３４・・・コンタクト孔、３５・
・・電極層、３６・・・高融点金属層、３７・・・チタ
ンシリサイド層、３８・・・金属配線層。 出願人代理人 弁理士 鈴江武彦 （Ａ） （Ｃ） 第１ 図 第２図 第３図
Claims (4)
- （１）Ｐ型またはＮ型の半導体領域と、 この半導体領域上に形成される層間絶縁膜と、前記半導
体領域が露出するように前記層間絶縁膜に開孔されたコ
ンタクト孔と、 このコンタクト孔内に充填され、前記半導体領域と同一
導電型のシリコン層と、 このシリコン層の上部にのみ形成される高融点金属化合
物層と、 この高融点金属化合物層および前記層間絶縁膜上に形成
される金属配線層とを具備することを特徴とする半導体
装置。 - （２）前記高融点金属化合物層は、高融点金属シリサイ
ドまたは高融点金属窒化物より成る特許請求の範囲第１
項記載の半導体装置。 - （３）Ｐ型またはＮ型の半導体領域上に形成された層間
絶縁膜を選択的にエッチングし、前記半導体領域が露出
するコンタクト孔を形成する工程と、このコンタクト孔
内に前記半導体領域と同一導電型の不純物を含むシリコ
ン層を成長させる工程と、 前記層間絶縁膜層および前記シリコン層上に高融点金属
を堆積させる工程と、 熱処理によつて前記高融点金属を珪化物反応させて前記
シリコン層上にのみ高融点金属化合物層を形成する工程
と、 未反応の前記高融点金属をエッチング除去する工程と 前記高融点金属化合物層および前記層間絶縁膜上に金属
配線を形成する工程とを具備することを特徴とする半導
体装置の製造方法。 - （４）前記高融点金属化合物層は高融点金属窒化物から
成り、この高融点金属窒化物は前記高融点金属化合物層
を窒素雰囲気中で熱処理することにより形成する特許請
求の範囲第３項記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11710387A JPS63283161A (ja) | 1987-05-15 | 1987-05-15 | 半導体装置とその製造方法 |
| KR1019880005634A KR880014647A (ko) | 1987-05-15 | 1988-05-14 | 반도체장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11710387A JPS63283161A (ja) | 1987-05-15 | 1987-05-15 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63283161A true JPS63283161A (ja) | 1988-11-21 |
Family
ID=14703476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11710387A Pending JPS63283161A (ja) | 1987-05-15 | 1987-05-15 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63283161A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0212917A (ja) * | 1988-04-22 | 1990-01-17 | Philips Gloeilampenfab:Nv | 半導体装置の製造方法 |
| JPH02290019A (ja) * | 1989-02-02 | 1990-11-29 | Matsushita Electric Ind Co Ltd | 電極配線構造体と半導体集積回路装置の製造方法 |
| US6188119B1 (en) | 1997-02-10 | 2001-02-13 | Nec Corporation | Semiconductor device having barrier metal layer between a silicon electrode and metal electrode and manufacturing method for same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS584924A (ja) * | 1981-07-01 | 1983-01-12 | Hitachi Ltd | 半導体装置の電極形成方法 |
| JPS63115376A (ja) * | 1985-10-30 | 1988-05-19 | ハリス コーポレイション | Ｍｏｓ電界効果トランジスタとその製造法 |
| JPS63198357A (ja) * | 1987-02-13 | 1988-08-17 | Nec Corp | 半導体装置 |
-
1987
- 1987-05-15 JP JP11710387A patent/JPS63283161A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS584924A (ja) * | 1981-07-01 | 1983-01-12 | Hitachi Ltd | 半導体装置の電極形成方法 |
| JPS63115376A (ja) * | 1985-10-30 | 1988-05-19 | ハリス コーポレイション | Ｍｏｓ電界効果トランジスタとその製造法 |
| JPS63198357A (ja) * | 1987-02-13 | 1988-08-17 | Nec Corp | 半導体装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0212917A (ja) * | 1988-04-22 | 1990-01-17 | Philips Gloeilampenfab:Nv | 半導体装置の製造方法 |
| JPH02290019A (ja) * | 1989-02-02 | 1990-11-29 | Matsushita Electric Ind Co Ltd | 電極配線構造体と半導体集積回路装置の製造方法 |
| US6188119B1 (en) | 1997-02-10 | 2001-02-13 | Nec Corporation | Semiconductor device having barrier metal layer between a silicon electrode and metal electrode and manufacturing method for same |
| KR100350753B1 (ko) * | 1997-02-10 | 2002-11-23 | 닛뽕덴끼 가부시끼가이샤 | 실리콘전극과금속전극사이에배리어금속층을갖는반도체장치및그의제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5278099A (en) | Method for manufacturing a semiconductor device having wiring electrodes | |
| JPH088224B2 (ja) | 集積回路のコンタクト及び内部接続線の形成方法 | |
| US5672901A (en) | Structure for interconnecting different polysilicon zones on semiconductor substrates for integrated circuits | |
| US5639678A (en) | Method of making semiconductor device with metal silicide nitride layer and metal silicide | |
| JPH04320330A (ja) | 半導体装置のコンタクト部の形成方法 | |
| JPS61501808A (ja) | 半導体デバイスにおいて不純物を領域から領域へ転送する方法 | |
| JPS6050920A (ja) | 半導体装置の製造方法 | |
| JPH0215620A (ja) | 半導体装置の製造方法 | |
| JPS63283161A (ja) | 半導体装置とその製造方法 | |
| US6100186A (en) | Method of selectively forming a contact in a contact hole | |
| KR100265993B1 (ko) | 반도체장치의 금속배선층 형성방법 | |
| US6329274B1 (en) | Method of producing semiconductor device | |
| KR940004450B1 (ko) | 반도체장치의 제조방법 | |
| JPH09102469A (ja) | 半導体装置の製造方法 | |
| JPS6324668A (ja) | 半導体装置 | |
| JP2621136B2 (ja) | 半導体装置の製造方法 | |
| JPS6197975A (ja) | 半導体装置の製造方法 | |
| JPH02106971A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6160580B2 (ja) | ||
| JPH0677162A (ja) | 半導体装置とその製法 | |
| KR940005708B1 (ko) | 반도체집적회로용 금속배선의 제조방법 | |
| JPH0669156A (ja) | 半導体集積回路装置の製造方法 | |
| KR940010500B1 (ko) | 반도체 장치의 제조방법 | |
| JPH07249684A (ja) | 半導体装置及びその製造方法 | |
| JPH02186626A (ja) | 半導体集積回路の製造方法 |