JPH0677162A - 半導体装置とその製法 - Google Patents
半導体装置とその製法Info
- Publication number
- JPH0677162A JPH0677162A JP25229992A JP25229992A JPH0677162A JP H0677162 A JPH0677162 A JP H0677162A JP 25229992 A JP25229992 A JP 25229992A JP 25229992 A JP25229992 A JP 25229992A JP H0677162 A JPH0677162 A JP H0677162A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact
- barrier layer
- insulating film
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 微細なＡｌ系コンタクトを有する半導体装置
において、Ａｌの基板への突き抜けを防止する。 【構成】 Ｐ型Ｓｉからなる半導体基板１０の表面に形
成されたＮ+ 型ソース領域３０Ｓの上にＴｉＮ／Ｔｉ等
からなる島状のコンタクトバリア層３２Ｓを形成した
後、基板上面に層間絶縁膜３４を形成し、絶縁膜３４に
は、バリア層３２Ｓの一部に対応したコンタクト孔３４
Ｓを形成する。そして、コンタクト孔３４Ｓを介してバ
リア層３２Ｓに接続されるように絶縁膜３４の上にＡｌ
又はＡｌ合金からなる配線層３８Ｓを形成する。配線層
３８Ｓの下にコンタクトバリア層３６Ｓを設けてもよ
い。バリア層３２Ｓは、バリア層３６Ｓの被覆性が不十
分であっても、あるいはバリア層３６Ｓが存在しなくて
も、配線層３８Ｓ中のＡｌが基板に突き抜けるのを防止
する。
において、Ａｌの基板への突き抜けを防止する。 【構成】 Ｐ型Ｓｉからなる半導体基板１０の表面に形
成されたＮ+ 型ソース領域３０Ｓの上にＴｉＮ／Ｔｉ等
からなる島状のコンタクトバリア層３２Ｓを形成した
後、基板上面に層間絶縁膜３４を形成し、絶縁膜３４に
は、バリア層３２Ｓの一部に対応したコンタクト孔３４
Ｓを形成する。そして、コンタクト孔３４Ｓを介してバ
リア層３２Ｓに接続されるように絶縁膜３４の上にＡｌ
又はＡｌ合金からなる配線層３８Ｓを形成する。配線層
３８Ｓの下にコンタクトバリア層３６Ｓを設けてもよ
い。バリア層３２Ｓは、バリア層３６Ｓの被覆性が不十
分であっても、あるいはバリア層３６Ｓが存在しなくて
も、配線層３８Ｓ中のＡｌが基板に突き抜けるのを防止
する。
Description
【０００１】
【産業上の利用分野】この発明は、微細なアルミニウム
（Ａｌ）系コンタクトを有する半導体装置とその製法に
関し、特に不純物ドープ領域の一部に窒化チタン（Ｔｉ
Ｎ）等からなる島状のコンタクトバリア層を設けたこと
によりＡｌの基板への突き抜けを防止するようにしたも
のである。
（Ａｌ）系コンタクトを有する半導体装置とその製法に
関し、特に不純物ドープ領域の一部に窒化チタン（Ｔｉ
Ｎ）等からなる島状のコンタクトバリア層を設けたこと
によりＡｌの基板への突き抜けを防止するようにしたも
のである。
【０００２】
【従来の技術】従来、半導体装置における微細なＡｌ系
コンタクトの形成法としては、図３に示すものが提案さ
れている。
コンタクトの形成法としては、図３に示すものが提案さ
れている。
【０００３】図３において、Ｐ型Ｓｉ（シリコン）基板
１０の表面には、シリコンオキサイドからなるフィール
ド絶縁膜１２を選択的に形成した後、絶縁膜１２をマス
クとする不純物ドーピング処理によりＮ+ 型領域１４を
形成する。次に、基板上面に層間絶縁膜１６を形成した
後、絶縁膜１６に深さＤ＝６５０［ｎｍ］のコンタクト
孔１６Ａを形成する。
１０の表面には、シリコンオキサイドからなるフィール
ド絶縁膜１２を選択的に形成した後、絶縁膜１２をマス
クとする不純物ドーピング処理によりＮ+ 型領域１４を
形成する。次に、基板上面に層間絶縁膜１６を形成した
後、絶縁膜１６に深さＤ＝６５０［ｎｍ］のコンタクト
孔１６Ａを形成する。
【０００４】この後、基板上面には、コンタクト孔１６
Ａを介して基板表面にオーミックコンタクトする配線層
（又は電極層）を形成する。一例として、基板上面にス
パッタ法によりＴｉＮ層１８を厚さＴ1 ＝１００［ｎ
ｍ］に形成した後、基板温度を５５０〜５７０［℃］に
設定してＡｌ合金（Ａｌ−Ｓｉ−Ｃｕ）をスパッタリン
グすることによりＡｌ合金層２０をコンタクト孔１６Ａ
が埋まるように厚さＴ2＝９００［ｎｍ］に形成する。
そして、ＴｉＮ層１８及びＡｌ合金層２０の積層を適宜
パターニングすることにより配線層（又は電極層）を形
成する。
Ａを介して基板表面にオーミックコンタクトする配線層
（又は電極層）を形成する。一例として、基板上面にス
パッタ法によりＴｉＮ層１８を厚さＴ1 ＝１００［ｎ
ｍ］に形成した後、基板温度を５５０〜５７０［℃］に
設定してＡｌ合金（Ａｌ−Ｓｉ−Ｃｕ）をスパッタリン
グすることによりＡｌ合金層２０をコンタクト孔１６Ａ
が埋まるように厚さＴ2＝９００［ｎｍ］に形成する。
そして、ＴｉＮ層１８及びＡｌ合金層２０の積層を適宜
パターニングすることにより配線層（又は電極層）を形
成する。
【０００５】ところで、Ａｌからなる配線層をＳｉ基板
の表面に直接的にコンタクトさせた場合、ＡｌがＳｉ基
板中に突き抜け、接合破壊等を招くことがある。このよ
うな事態を防ぐため、配線層を構成するＡｌ材料に固溶
限界以上のＳｉを添加するのが通例である。また、コン
タクトの微細化に伴って添加Ｓｉがコンタクト孔の底部
に固相エピタキシャル成長してコンタクト抵抗を増大さ
せることがある。そこで、Ａｌの基板への突き抜けや添
加Ｓｉの成長を防止する目的でコンタクトバリア層を設
けることが広く実施されている。図３のコンタクト構造
において、ＴｉＮ層１８がコンタクトバリア層である。
の表面に直接的にコンタクトさせた場合、ＡｌがＳｉ基
板中に突き抜け、接合破壊等を招くことがある。このよ
うな事態を防ぐため、配線層を構成するＡｌ材料に固溶
限界以上のＳｉを添加するのが通例である。また、コン
タクトの微細化に伴って添加Ｓｉがコンタクト孔の底部
に固相エピタキシャル成長してコンタクト抵抗を増大さ
せることがある。そこで、Ａｌの基板への突き抜けや添
加Ｓｉの成長を防止する目的でコンタクトバリア層を設
けることが広く実施されている。図３のコンタクト構造
において、ＴｉＮ層１８がコンタクトバリア層である。
【０００６】
【発明が解決しようとする課題】上記した従来技術によ
ると、図３に示すようにコンタクト孔１６Ａの底部にお
いて周辺部Ａ1 ，Ａ2 でＴｉＮ層１８の被覆性が良好で
なく、そこからＡｌの突き抜けＢが発生する。すなわ
ち、配線層及び絶縁膜１６を除去してコンタクト孔１６
Ａを上方から観察したところ、図４に示すようにＡｌの
突き抜けＢ1 ，Ｂ2は、コンタクト孔１６Ａの底部にお
いて周辺部にのみ発生が認められた。
ると、図３に示すようにコンタクト孔１６Ａの底部にお
いて周辺部Ａ1 ，Ａ2 でＴｉＮ層１８の被覆性が良好で
なく、そこからＡｌの突き抜けＢが発生する。すなわ
ち、配線層及び絶縁膜１６を除去してコンタクト孔１６
Ａを上方から観察したところ、図４に示すようにＡｌの
突き抜けＢ1 ，Ｂ2は、コンタクト孔１６Ａの底部にお
いて周辺部にのみ発生が認められた。
【０００７】ＴｉＮの被覆性は、コンタクト孔のアスペ
クト比（縦横比）が大きくなるにつれて低下する。図３
のコンタクト構造においてＤ，Ｔ1 ，Ｔ2 を前述した数
値に設定した場合、コンタクト孔１６Ａの直径が０．９
［μｍ］以下の微細なコンタクトでＡｌの突き抜けが認
められた。
クト比（縦横比）が大きくなるにつれて低下する。図３
のコンタクト構造においてＤ，Ｔ1 ，Ｔ2 を前述した数
値に設定した場合、コンタクト孔１６Ａの直径が０．９
［μｍ］以下の微細なコンタクトでＡｌの突き抜けが認
められた。
【０００８】この発明の目的は、コンタクト孔の底部で
のＡｌ突き抜けを防止することができる新規な半導体装
置とその製法を提供することにある。
のＡｌ突き抜けを防止することができる新規な半導体装
置とその製法を提供することにある。
【０００９】
【課題を解決するための手段】この発明による半導体装
置は、表面に不純物ドープ領域が形成された半導体基板
と、前記不純物ドープ領域の一部にオーミック接触する
ように形成された島状のコンタクトバリア層と、前記半
導体基板の表面に前記不純物ドープ領域及び前記コンタ
クトバリア層を覆って形成された絶縁膜であって、前記
コンタクトバリア層の一部に対応したコンタクト孔を有
するものと、前記コンタクト孔を介して前記コンタクト
バリア層に接続されるように前記絶縁膜の上に形成され
たＡｌ又はＡｌ合金からなる配線層又は電極層とをそな
えたものである。
置は、表面に不純物ドープ領域が形成された半導体基板
と、前記不純物ドープ領域の一部にオーミック接触する
ように形成された島状のコンタクトバリア層と、前記半
導体基板の表面に前記不純物ドープ領域及び前記コンタ
クトバリア層を覆って形成された絶縁膜であって、前記
コンタクトバリア層の一部に対応したコンタクト孔を有
するものと、前記コンタクト孔を介して前記コンタクト
バリア層に接続されるように前記絶縁膜の上に形成され
たＡｌ又はＡｌ合金からなる配線層又は電極層とをそな
えたものである。
【００１０】また、この発明による半導体装置の製法
は、半導体基板の表面に不純物ドープ領域を形成する工
程と、前記半導体基板の表面に前記不純物ドープ領域を
覆って導電材層を被着した後該導電材層を前記不純物ド
ープ領域上に一部が残存するように選択的にエッチング
することにより前記導電材層の残存部からなるコンタク
トバリア層を形成する工程と、前記半導体基板の表面に
前記不純物ドープ領域及び前記コンタクトバリア層を覆
って絶縁膜を形成した後該絶縁膜に前記コンタクトバリ
ア層に達するコンタクト孔を形成する工程と、前記コン
タクト孔を介して前記コンタクトバリア層に接続される
ように前記絶縁膜の上にＡｌ又はＡｌ合金からなる配線
層又は電極層を形成する工程とを含むものである。
は、半導体基板の表面に不純物ドープ領域を形成する工
程と、前記半導体基板の表面に前記不純物ドープ領域を
覆って導電材層を被着した後該導電材層を前記不純物ド
ープ領域上に一部が残存するように選択的にエッチング
することにより前記導電材層の残存部からなるコンタク
トバリア層を形成する工程と、前記半導体基板の表面に
前記不純物ドープ領域及び前記コンタクトバリア層を覆
って絶縁膜を形成した後該絶縁膜に前記コンタクトバリ
ア層に達するコンタクト孔を形成する工程と、前記コン
タクト孔を介して前記コンタクトバリア層に接続される
ように前記絶縁膜の上にＡｌ又はＡｌ合金からなる配線
層又は電極層を形成する工程とを含むものである。
【００１１】
【作用】この発明によれば、コンタクト孔の下に島状の
コンタクトバリア層を設けたので、このコンタクトバリ
ア層により確実にＡｌの基板への突き抜けを防止するこ
とができる。
コンタクトバリア層を設けたので、このコンタクトバリ
ア層により確実にＡｌの基板への突き抜けを防止するこ
とができる。
【００１２】従って、配線層又は電極層を形成する際に
その下に設ける第２のコンタクトバリア層は、被覆性が
良好でなくてよく、場合によっては第２のコンタクトバ
リア層は省略することもできる。
その下に設ける第２のコンタクトバリア層は、被覆性が
良好でなくてよく、場合によっては第２のコンタクトバ
リア層は省略することもできる。
【００１３】
【実施例】図１〜２は、この発明の一実施例によるＭＯ
Ｓ型ＬＳＩのトランジスタ部を示すもので、図１のＸ−
Ｘ’線に沿う断面が図２に示されている。
Ｓ型ＬＳＩのトランジスタ部を示すもので、図１のＸ−
Ｘ’線に沿う断面が図２に示されている。
【００１４】Ｐ型Ｓｉからなる半導体基板１０の表面に
は、素子孔１２Ａを有するフィールド絶縁膜１２を選択
酸化法等により形成した後、シリコンオキサイドからな
るゲート絶縁膜２２を介してポリＳｉからなるゲート電
極層２４を形成する。
は、素子孔１２Ａを有するフィールド絶縁膜１２を選択
酸化法等により形成した後、シリコンオキサイドからな
るゲート絶縁膜２２を介してポリＳｉからなるゲート電
極層２４を形成する。
【００１５】次に、絶縁膜１２及び電極層２４をマスク
とする不純物イオン注入処理により不純物濃度が低いＮ
- 型のソース領域２６Ｓ及びドレイン領域２６Ｄを形成
する。そして、基板上面にＣＶＤ（ケミカル・ベーパー
・デポジション）法によりシリコンオキサイドを堆積し
た後エッチバックを行なうなどして電極層２４の両側に
サイドスペーサ２８Ａ及び２８Ｂを形成する。
とする不純物イオン注入処理により不純物濃度が低いＮ
- 型のソース領域２６Ｓ及びドレイン領域２６Ｄを形成
する。そして、基板上面にＣＶＤ（ケミカル・ベーパー
・デポジション）法によりシリコンオキサイドを堆積し
た後エッチバックを行なうなどして電極層２４の両側に
サイドスペーサ２８Ａ及び２８Ｂを形成する。
【００１６】次に、絶縁膜１２、電極層２４及びサイド
スペーサ２８Ａ，２８Ｂをマスクとする不純物イオン注
入処理により不純物濃度が高いＮ+ 型のソース領域３０
Ｓ及びドレイン領域３０Ｄを形成する。そして、注入不
純物を活性化させるためのアニール処理を、例えば１０
００［℃］、１０［秒］の条件で行なう。
スペーサ２８Ａ，２８Ｂをマスクとする不純物イオン注
入処理により不純物濃度が高いＮ+ 型のソース領域３０
Ｓ及びドレイン領域３０Ｄを形成する。そして、注入不
純物を活性化させるためのアニール処理を、例えば１０
００［℃］、１０［秒］の条件で行なう。
【００１７】次に、基板上面にスパッタ法により２０
［ｎｍ］の厚さのＴｉ層及び５０［ｎｍ］の厚さのＴｉ
Ｎ層を順次に被着する。そして、Ｔｉ層及びＴｉＮ層の
積層をレジスト層をマスクとするドライエッチング処理
によりパターニングすることによりソース領域３０Ｓ及
びドレイン領域３０Ｄの上にそれぞれコンタクトバリア
層３２Ｓ及び３２Ｄを形成する。この場合、バリア層３
２Ｓ及び３２Ｄは、いずれもＴｉからなる下層と、Ｔｉ
Ｎからなる上層との２層構造である。
［ｎｍ］の厚さのＴｉ層及び５０［ｎｍ］の厚さのＴｉ
Ｎ層を順次に被着する。そして、Ｔｉ層及びＴｉＮ層の
積層をレジスト層をマスクとするドライエッチング処理
によりパターニングすることによりソース領域３０Ｓ及
びドレイン領域３０Ｄの上にそれぞれコンタクトバリア
層３２Ｓ及び３２Ｄを形成する。この場合、バリア層３
２Ｓ及び３２Ｄは、いずれもＴｉからなる下層と、Ｔｉ
Ｎからなる上層との２層構造である。
【００１８】次に、基板上面に層間絶縁膜３４を形成す
る。一例として、ＣＶＤ法によりＰＳＧ（リンケイ酸ガ
ラス）膜を堆積した後、このＰＳＧ膜に６５０［℃］、
１０［秒］のランプアニール処理を施し、さらにＰＳＧ
膜上にＳＯＧ（スピン・オン・ガラス）膜を回転塗布法
等により形成してから、ＳＯＧ膜をエッチバックするこ
とにより平坦状の層間絶縁膜３４を形成する。絶縁膜３
４の形成中に、３２Ｓ，３２Ｄ等のバリア層中の下層で
あるＴｉ層は、基板表面のＳｉと反応してＴｉＳｉ層と
なる。
る。一例として、ＣＶＤ法によりＰＳＧ（リンケイ酸ガ
ラス）膜を堆積した後、このＰＳＧ膜に６５０［℃］、
１０［秒］のランプアニール処理を施し、さらにＰＳＧ
膜上にＳＯＧ（スピン・オン・ガラス）膜を回転塗布法
等により形成してから、ＳＯＧ膜をエッチバックするこ
とにより平坦状の層間絶縁膜３４を形成する。絶縁膜３
４の形成中に、３２Ｓ，３２Ｄ等のバリア層中の下層で
あるＴｉ層は、基板表面のＳｉと反応してＴｉＳｉ層と
なる。
【００１９】絶縁膜３４の形成温度が高いと、３０Ｓ，
３０Ｄ等の不純物ドープ領域から３２Ｓ，３２Ｄ等のバ
リア層に不純物が拡散してコンタクト抵抗を増大させ
る。従って、このような抵抗増大が生じない温度で絶縁
膜３４を形成するとよい。
３０Ｄ等の不純物ドープ領域から３２Ｓ，３２Ｄ等のバ
リア層に不純物が拡散してコンタクト抵抗を増大させ
る。従って、このような抵抗増大が生じない温度で絶縁
膜３４を形成するとよい。
【００２０】次に、レジスト層をマスクとするドライエ
ッチング処理によりバリア層３２Ｓ，３２Ｄにそれぞれ
対応したコンタクト孔３４Ｓ，３４Ｄと、ゲート用のコ
ンタクト孔３４Ｇとを絶縁膜３４に形成する。そして、
基板上面にスパッタ法により７［ｎｍ］の厚さのＴｉ層
及び５０［ｎｍ］の厚さのＴｉＮ層を順次に被着してＴ
ｉＮ／Ｔｉ層を形成した後、その上に高温スパッタ法
（基板温度５７５［℃］）により３４Ｓ，３４Ｄ等のコ
ンタクト孔を埋めるように９５０［ｎｍ］の厚さのＡｌ
合金（Ａｌ−Ｓｉ−Ｃｕ）層を被着する。この後、Ｔｉ
Ｎ／Ｔｉ層及びＡｌ合金層の積層をパターニングしてソ
ース配線層３８Ｓ、ゲート配線層３８Ｇ及びドレイン配
線層３８Ｄを形成する。ここで、３８Ｓ，３８Ｄ等の配
線層において、Ａｌ合金層の下に存在する３６Ｓ，３６
Ｄ等のＴｉＮ／Ｔｉ層は、いずれもコンタクトバリア層
である。
ッチング処理によりバリア層３２Ｓ，３２Ｄにそれぞれ
対応したコンタクト孔３４Ｓ，３４Ｄと、ゲート用のコ
ンタクト孔３４Ｇとを絶縁膜３４に形成する。そして、
基板上面にスパッタ法により７［ｎｍ］の厚さのＴｉ層
及び５０［ｎｍ］の厚さのＴｉＮ層を順次に被着してＴ
ｉＮ／Ｔｉ層を形成した後、その上に高温スパッタ法
（基板温度５７５［℃］）により３４Ｓ，３４Ｄ等のコ
ンタクト孔を埋めるように９５０［ｎｍ］の厚さのＡｌ
合金（Ａｌ−Ｓｉ−Ｃｕ）層を被着する。この後、Ｔｉ
Ｎ／Ｔｉ層及びＡｌ合金層の積層をパターニングしてソ
ース配線層３８Ｓ、ゲート配線層３８Ｇ及びドレイン配
線層３８Ｄを形成する。ここで、３８Ｓ，３８Ｄ等の配
線層において、Ａｌ合金層の下に存在する３６Ｓ，３６
Ｄ等のＴｉＮ／Ｔｉ層は、いずれもコンタクトバリア層
である。
【００２１】３４Ｓ，３４Ｄ等のコンタクト孔の底部に
おいて、３６Ｓ，３６Ｄ等のバリア層の被覆性が良好で
なくても、コンタクト孔の底部には、先に形成した３２
Ｓ，３２Ｄ等のバリア層が存在するので、図３〜４で述
べたようなＡｌの突き抜けを防止することができる。
おいて、３６Ｓ，３６Ｄ等のバリア層の被覆性が良好で
なくても、コンタクト孔の底部には、先に形成した３２
Ｓ，３２Ｄ等のバリア層が存在するので、図３〜４で述
べたようなＡｌの突き抜けを防止することができる。
【００２２】また、Ａｌの突き抜けを防止できる程度に
厚くバリア層３２Ｓ，３２Ｄを形成したときは、バリア
層３６Ｓ，３６Ｄの形成を省略してもよい。この場合、
配線層は、Ａｌ合金層の単層からなり、Ａｌの突き抜け
は、バリア層３２Ｓ，３２Ｄのみで防止される。
厚くバリア層３２Ｓ，３２Ｄを形成したときは、バリア
層３６Ｓ，３６Ｄの形成を省略してもよい。この場合、
配線層は、Ａｌ合金層の単層からなり、Ａｌの突き抜け
は、バリア層３２Ｓ，３２Ｄのみで防止される。
【００２３】上記実施例において、不純物ドーピング処
理としては、イオン注入処理の代りに拡散処理を用いて
もよい。また、Ａｌ合金層の被着は、高温スパッタ法に
限らず、加熱なしのスパッタ法等で行なってもよい。さ
らに、コンタクトバリア層としては、ＴｉとＴｉＮの積
層に限らず、ＴｉＮの単層であってもよく、ＷＳｉ，Ｍ
ｏＳｉ等のシリサイドやＴｉＷ，Ｗ等の高融点金属であ
ってもよい。
理としては、イオン注入処理の代りに拡散処理を用いて
もよい。また、Ａｌ合金層の被着は、高温スパッタ法に
限らず、加熱なしのスパッタ法等で行なってもよい。さ
らに、コンタクトバリア層としては、ＴｉとＴｉＮの積
層に限らず、ＴｉＮの単層であってもよく、ＷＳｉ，Ｍ
ｏＳｉ等のシリサイドやＴｉＷ，Ｗ等の高融点金属であ
ってもよい。
【００２４】
【発明の効果】以上のように、この発明によれば、コン
タクト孔の下に島状のコンタクトバリア層を設けたの
で、コンタクトバリア層については従来のように被覆性
不良の問題が生じない。また、コンタクトバリア層は、
被着した導電材層を選択的にエッチングして形成される
ので、接合面に接近することがない。従って、コンタク
トバリア層によってＡｌの基板への突き抜けを確実に防
止することができ、製造歩留りが向上する効果が得られ
るものである。
タクト孔の下に島状のコンタクトバリア層を設けたの
で、コンタクトバリア層については従来のように被覆性
不良の問題が生じない。また、コンタクトバリア層は、
被着した導電材層を選択的にエッチングして形成される
ので、接合面に接近することがない。従って、コンタク
トバリア層によってＡｌの基板への突き抜けを確実に防
止することができ、製造歩留りが向上する効果が得られ
るものである。
【図１】 この発明の一実施例によるＭＯＳ型ＬＳＩの
トランジスタ部を示す上面図である。
トランジスタ部を示す上面図である。
【図２】 図１のＸ−Ｘ’線に沿う断面図である。
【図３】 従来のコンタクト構造を例示する断面図であ
る。
る。
【図４】 図３の構造におけるコンタクト孔の底部を示
す上面図である。
す上面図である。
１０：半導体基板、１２：フィールド絶縁膜、２２：ゲ
ート絶縁膜、２４：ゲート電極層、２６Ｓ，３０Ｓ：ソ
ース領域、２６Ｄ，３０Ｄ：ドレイン領域、２８Ａ，２
８Ｂ：サイドスペーサ、３２Ｓ，３２Ｄ，３６Ｓ，３６
Ｄ：バリアメタル層、３４：層間絶縁膜、３４Ｓ，３４
Ｇ，３４Ｄ：コンタクト孔、３８Ｓ，３８Ｇ，３８Ｄ：
配線層。
ート絶縁膜、２４：ゲート電極層、２６Ｓ，３０Ｓ：ソ
ース領域、２６Ｄ，３０Ｄ：ドレイン領域、２８Ａ，２
８Ｂ：サイドスペーサ、３２Ｓ，３２Ｄ，３６Ｓ，３６
Ｄ：バリアメタル層、３４：層間絶縁膜、３４Ｓ，３４
Ｇ，３４Ｄ：コンタクト孔、３８Ｓ，３８Ｇ，３８Ｄ：
配線層。
Claims (2)
- 【請求項１】（ａ）表面に不純物ドープ領域が形成され
た半導体基板と、 （ｂ）前記不純物ドープ領域の一部にオーミック接触す
るように形成された島状のコンタクトバリア層と、 （ｃ）前記半導体基板の表面に前記不純物ドープ領域及
び前記コンタクトバリア層を覆って形成された絶縁膜で
あって、前記コンタクロバリア層の一部に対応したコン
タクト孔を有するものと、 （ｄ）前記コンタクト孔を介して前記コンタクトバリア
層に接続されるように前記絶縁膜の上に形成されたＡｌ
又はＡｌ合金からなる配線層又は電極層とをそなえた半
導体装置。 - 【請求項２】（ａ）半導体基板の表面に不純物ドープ領
域を形成する工程と、 （ｂ）前記半導体基板の表面に前記不純物ドープ領域を
覆って導電材層を被着した後該導電材層を前記不純物ド
ープ領域上に一部が残存するように選択的にエッチング
することにより前記導電材層の残存部からなるコンタク
トバリア層を形成する工程と、 （ｃ）前記半導体基板の表面に前記不純物ドープ領域及
び前記コンタクトバリア層を覆って絶縁膜を形成した後
該絶縁膜に前記コンタクトバリア層に達するコンタクト
孔を形成する工程と、 （ｄ）前記コンタクト孔を介して前記コンタクトバリア
層に接続されるように前記絶縁膜の上にＡｌ又はＡｌ合
金からなる配線層又は電極層を形成する工程とを含む半
導体装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25229992A JPH0677162A (ja) | 1992-08-26 | 1992-08-26 | 半導体装置とその製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25229992A JPH0677162A (ja) | 1992-08-26 | 1992-08-26 | 半導体装置とその製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0677162A true JPH0677162A (ja) | 1994-03-18 |
Family
ID=17235321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25229992A Pending JPH0677162A (ja) | 1992-08-26 | 1992-08-26 | 半導体装置とその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0677162A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4917276A (en) * | 1987-07-15 | 1990-04-17 | Kurosaki Refractories Co., Ltd. | Sliding gate nozzle for special steel |
| US6326287B1 (en) * | 1998-09-03 | 2001-12-04 | Seiko Epson Corporation | Semiconductor device and method of fabricating the same |
-
1992
- 1992-08-26 JP JP25229992A patent/JPH0677162A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4917276A (en) * | 1987-07-15 | 1990-04-17 | Kurosaki Refractories Co., Ltd. | Sliding gate nozzle for special steel |
| US6326287B1 (en) * | 1998-09-03 | 2001-12-04 | Seiko Epson Corporation | Semiconductor device and method of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4392150A (en) | MOS Integrated circuit having refractory metal or metal silicide interconnect layer | |
| US4910578A (en) | Semiconductor device having a metal electrode interconnection film with two layers of silicide | |
| US5763321A (en) | Method of manufacturing semiconductor device utilizing selective CVD method | |
| US4801559A (en) | Process for forming planar wiring using polysilicon to fill gaps | |
| JPS63127551A (ja) | 半導体装置の製造方法 | |
| JPH08191054A (ja) | 半導体装置及びその製造方法 | |
| JP3626773B2 (ja) | 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 | |
| JPH0257707B2 (ja) | ||
| US6107190A (en) | Method of fabricating semiconductor device | |
| US6175155B1 (en) | Selectively formed contact structure | |
| JPH0677162A (ja) | 半導体装置とその製法 | |
| JP2716977B2 (ja) | 半導体装置の製造方法 | |
| JPS6160580B2 (ja) | ||
| JPH0586653B2 (ja) | ||
| JPH04296041A (ja) | 半導体装置及びその製造方法 | |
| JPH0722346A (ja) | 半導体装置およびその製造方法 | |
| JPS63283161A (ja) | 半導体装置とその製造方法 | |
| JP3017810B2 (ja) | 半導体装置の製造方法 | |
| JPH0766203A (ja) | 半導体装置の製造方法 | |
| JPH03183126A (ja) | 半導体装置の製造方法 | |
| JPH02222139A (ja) | 半導体装置 | |
| JPS62118525A (ja) | 半導体装置の製造方法 | |
| JPS6352476A (ja) | 半導体装置とその製造方法 | |
| JP3034348B2 (ja) | 半導体素子及び製造方法 | |
| JPH0714833A (ja) | 半導体装置の製造方法 |