JPS63127551A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS63127551A
JPS63127551A JP61273652A JP27365286A JPS63127551A JP S63127551 A JPS63127551 A JP S63127551A JP 61273652 A JP61273652 A JP 61273652A JP 27365286 A JP27365286 A JP 27365286A JP S63127551 A JPS63127551 A JP S63127551A
Authority
JP
Japan
Prior art keywords
film
substrate
semiconductor
high melting
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61273652A
Other languages
English (en)
Inventor
Tetsuro Matsuda
哲朗 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61273652A priority Critical patent/JPS63127551A/ja
Publication of JPS63127551A publication Critical patent/JPS63127551A/ja
Priority to US07/306,211 priority patent/US4866009A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/05Etch and refill
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/06Gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、半導体装置の製造方法に係わり、特に配線形
成工程の改良をはかった半導体HHのvJ造方法に関す
る。
(従来の技術) 近年、半導体集積回路においては、高集積化への傾向が
高まる一方であり、素子の微細化、高集積化に伴い、そ
の配線構造は多層化への傾向を強めている。多層配線技
術を考える場合、■ 配線抵抗が低い。
■ 各配線層間の絶縁膜の平坦化が容易。
■ 各配線、′FX極相互の接続が簡単。
等の点が肝要である。しかしながら、工程上の問題から
上記の全てを満たす多層配線の実現は困難であった。
第2図に従来一般的な半導体!!i置の断面構造を示ず
。シリコン基板21上に素子形成のための或いは配線層
としての多結晶シリコン膜22が形成されており、これ
らの上に層間絶縁膜としての5i0211223が堆積
されている。そして、このSiO2膜23の一部にコン
タクトホールを形成したのち、金属膜からなる配線Fg
j24が形成され、これによりシリコン基板21と多結
晶シリコン膜22とが接続されるものとなっている。
上記構造において、配線材料としてアルミニウム或いは
その合金を用いた場合、アルミニウムが低融点金属であ
ることから、ゲッタリングのための高温工程や絶縁膜平
坦化のための高温溶融工程を用いることが不可能である
。このため、十分なゲッタリングを行うことができない
。さらに、絶縁膜の平坦化のために、エッチバック法や
りフトオフ法等の複雑な工程を選択せざるを(りない。
また、配線材料として多結晶シリコンや高融点金属シリ
サイド等を用いた場合は、高温工程を経ても同等問題は
ないが、一方で配線抵抗がアルミニウムの数10倍から
数100倍も大きくなる。
このため、半導体素子の信号遅延を招くことになり、回
路設計上の大きな障害となる。
一方、配線材料としてモリブデンやタングステン等の高
融点金屑を用いた場合、配線材料自体は低抵抗であり、
しかも融点が高いことから、前記の■■の要素を満たし
ている。ところが、この横j告においても、ゲッタリン
グや絶11膜平坦化のために、配線上の層間絶縁膜を高
温溶融で平坦化すると、配線抵抗が著しく大きくなると
云う問題がある。これは、高融点金属とシリコンとの接
触部において、高温工程中にこれらが反応してシリサイ
ドを形成し、シリコン部分の浸蝕と配線のシリサイド化
による高抵抗化が起こるためである。
これを避けるためには、高融点金属配線をシリコン部と
接触しないように形成し、層間絶縁膜を高温で溶融平坦
化する等の全ての高温工程の後に、シリコン部と高融点
金属配線とを上層金属配線を介して接触する方法が考え
られる。しかし、この方法では、上層金属配線とシリコ
ン部及び高融点金属配線とを接続するための新たな接続
孔を設ける必要があり、また配線構造の複雑化を招くこ
とになるので、素子微細化の大きな妨げとなる。
(発明が解決しようとする問題点) このように従来、配線材料を選択しても前記■〜■の全
ての要素を満足することは困難であった。特に、ゲッタ
リングや絶縁膜平坦化のための高温工程は避けられず、
また配線の低抵抗化が必須であることから、配線材料と
しては高融点金属を用いざるを(qず、従って高温工程
中における高融点金属膜と半導体部との接触部の抵抗増
大が大きな問題となっていた。
本発明は上記事情を考慮してなされたもので、その目的
とするところは、ゲッタリングや絶Il膜平1!1化の
ためのれ温熱処理工程を用いることができ、旦つ配線抵
抗を十分小さくすることができ、素子の微細化等に好適
する配線m造を実現し得る半導体装置の製造方法を提供
することにある。
[発明の目的] (問題点を解決するための手段) 本発明の骨子は、配線材料として高融点金属を用いると
共に、この高融点金属と半導体基板若しくは半導体膜と
の接続を高温工程後に行うことにある。
即ち本発明は、多層配線lfl造を有する半導体装置の
製造方法において、素子が形成された半導体基板上に第
1の層間絶縁膜を形成したのち、この絶縁膜上に高融点
金属膜を形成し、次いで前記絶縁膜に上記高融点金属膜
と前記基板若しくは基板上の半導体部分と接続するため
のコンタクトボールを形成し、このコンタクトホールを
形成する工程の前或いは後に前記基板をi温熱処理し、
しかるのち前記コンタクトホールに金属膜を埋込むよう
にした方法である。
(作用) 上記工程であれば、ゲッタリングや絶縁膜平坦化のため
の高温熱処理工程は、高融点金属膜と半導体部とが非接
触の状態で行われることになる。
このため、高温熱処理工程時に高融点金属膜がシリサイ
ド化することはなく、高融点金屑を用いた配線と半導体
基板や半導体膜等との接触抵抗の低い配線が実現可能と
なる。また、高融点金属膜と基板若しくは半導体膜との
接続は、コンタクトホールに金属膜を埋込むのみの簡易
な工程で実現可能となる。
(実流例) 以下、本発明の詳細を図示の実施例によって説明する。
第1図(a)〜(e)は本発明の一実施例方法に係わる
半導体装置の製造工程を示す断面図である。まず、第1
図(a)に示す如く、面方位(101)のP型シリコン
基板11上にゲート酸化膜を介して多結晶シリコンから
なるゲート電極12を形成し、周知の拡散工程等により
図示しないソース・ドレイン領域を形成してMOSトラ
ンジスタを作成する。続いて、気相成長法(CVD法)
を用い、全面に第1の居間絶縁膜としてのS i 02
膜13を5000 [人1の厚さに堆積する。
次いで、第1図(b)に示す如<SiO2膜13上にタ
ングステン膜(高融点金属膜)14をスパッタ法により
4000 [入]の厚さに堆積し、写真蝕刻法により所
望の配線パターンに加工する。
続いて、全面に第2の居間絶縁膜として、ボロンとリン
を各々10[%]金含有たSiO2MIJ15をCVD
法によりaooo r人コの厚さに堆積する。このとき
、SiO2躾15の表面は下地の凹凸を反映して、比較
的大きな凹凸を有している。
第1図(b)に示す状態の試料を、不純物ゲッタリング
と平坦化のために、950 [℃]の窒素雰囲気中で3
0分間熱処理する。この熱処理により、不純物がゲッタ
リングされると共に、3i02膜15の表面が平坦なも
のとなる。さらに、スパッタにより形成したタングステ
ンM114は熱処理前は50[μΩα〕程度の抵抗であ
るが、950C″]の熱処理によりタングステン111
4は10[μΩCtX ]程度まで低抵抗化する。また
、この高温熱処理工程においてはタングステン膜14は
下地シリコン部と接触していないため、タングステン1
114の一部がシリサイド化する等の不都合も全く生じ
なかった。
次いで、第1図(C)に示す如く、タングステン膜14
と基板11及びゲート′W1極12とを接続するための
コンタクトホール16(16a、16b)を写真蝕刻法
により形成する。ここで、コンタクトホール16により
、タングステンIt!114は一部露出した状態となる
次いで、6弗化タングステン及び水素ガスを用いた選択
CVD法により、第1図(d)に示す如く、5i02膜
以外の部分、つまり基板11.ゲート電極12及びタン
グステン膜14の露出部分のみにタングステン膜17 
(17a、 17b)を堆積する。ここで、タングステ
ンg117は、基板11及びゲート電極12とタングス
テン膜14とが接続するまでコンタクトホール16内に
埋込む。
また、選択CVD法の条件としては、混合ガスの圧力を
0.2 [torr]とし、60分間行った。
次いで、011図(e)に示す如く、全面にアルミニウ
ム膜18をスパッタ法で形成し、写F!蝕刻法でエツチ
ングして配線パターンを形成する。続いて、CVD法に
より全面にパッシベーション躾としてのSiO2膜19
を5000 [人コの厚さに堆積する。ここで、第2の
Fr!J間絶縁狽である5iO211015は先の熱処
理工程で十分に平坦化されているため、アルミニウム膜
18は被覆性も良く、信頼性及び歩留りの高いものとな
る。さらに、タングステン膜14とシリコン部やアルミ
ニウム配置2等との接続も、コンタク1〜ホール16内
にタングステン膜17が埋込まれているので、信頼性及
び歩留りが向上りる。
かくして本実施例方法によれば、タングステン膜14が
シリコン部と接触しない状態でゲッタリング及び平坦化
のための高温熱処理を行っているので、タングステン膜
14の一部がシリサイド化することもなく、十分抵抗の
小さい配線を実現することができる。また、第2の層間
絶縁膜は上記熱処理により十分平坦化されるので、その
上に形成する配線の信頼性を高めることができる。さら
に、コンタクトホール16は選択CVD法によりタング
ステン膜17で埋込まれるので、コンタクトホール16
における段差を小さくすることも可能である。また、選
択CVD法を用いることにより、タングステン膜14と
シリコン部との接続に写真蝕剣法等を用いる必要もなく
、上記接続を極めて容易に行い(りる等の利点がある。
なお、本発明は上述した実施例方法に限定されるもので
はない。例えば、前記第2の居間絶縁膜の平坦化を左程
必要としない場合、第2の眉間絶縁膜を形成しない状態
で高温熱処理を17うようにしてもよい。この場合であ
っても、高融点金fllQの低抵抗化の効果は同様であ
る。ざらに、コンタクトホール形成前に限らず、コンタ
クトホール形成後に上記高温熱処理を施すようにしても
よい。
また、コンタクトホールに埋込む金属膜はタングステン
等の高融点金属に限るものではなくアルミニウム等の低
融点金属膜であってもよい。さらに、金属膜の埋込み工
程としては選択CVD法に限らず、通常のCVD法で金
fl膜を形成したのちに、コンタクトホール部以外の金
属膜をエツチング除去するようにしてもよい。その他、
本発明の要りを逸麗しない覇囲で、種々変形して実施す
ることができる。
[光明の効果] 以上詳述したように本発明によれば、高融点金属膜を半
導体基板や半導体膜等に接触させない状態で高温熱処理
を施すようにしているので、配線材料として高融点金属
を用いるにも拘らず、該金属膜のシリサイド化を防止す
ることができ、配線抵抗の増大を未然に防止することが
できる。従って、低抵抗配線、絶縁膜の平坦化及び接続
の簡便化等を実現することができ、多層配線の形成に極
めて有効である。
【図面の簡単な説明】
第1図は本発明の一実施例方法に係わる半導体装置の製
造工程を示す断面図、第2図は従来の半導体装置の概略
構造を示す断面図である。 11・・・シリコン基板(半導体基板)、12・・・ゲ
ートff114(半導体Ilり 、13−3 i 02
膜(第1の層間絶縁膜)、14・・・タングステンII
C高融点金属膜)、15・・・S i 02膜(第2の
居間絶縁膜)16・・・コンタクトホール、17・・・
タングステン膜(埋込み金属膜)、18・・・アルミニ
ウム膜、19・・・5iO2119(パッシベーション
股)。 出願人代理人 弁理士 鈴江武彦 第1 図

Claims (4)

    【特許請求の範囲】
  1. (1)素子が形成された半導体基板上に第1の層間絶縁
    膜を形成する工程と、上記絶縁膜上に高融点金属膜を形
    成する工程と、前記絶縁膜に上記高融点金属膜と前記基
    板若しくは基板上の半導体部分と接続するためのコンタ
    クトホールを形成する工程と、上記コンタクトホールを
    形成する工程の前或いは後に、前記基板を熱処理する工
    程と、次いで前記コンタクトホールに金属膜を埋込む工
    程とを含むことを特徴とする半導体装置の製造方法。
  2. (2)前記高融点金属膜形成工程の後で、且つ前記コン
    タクトホール形成工程及び前記熱処理工程の前に、全面
    に第2の層間絶縁膜を形成することを特徴とする特許請
    求の範囲第1項記載の半導体装置の製造方法。
  3. (3)前記金属膜の埋込み工程として、選択的化学気相
    成長法を用いたことを特徴とする特許請求の範囲第1項
    又は第2項記載の半導体装置の製造方法。
  4. (4)前記高融点金属膜及び前記コンタクトホールに埋
    込む金属膜として、それぞれタングステンを用いたこと
    を特徴とする特許請求の範囲第1項記載の半導体装置の
    製造方法。(5)前記基板及び半導体部分は、それぞれ
    シリコンであることを特徴とする特許請求の範囲第1項
    記載の半導体装置の製造方法。
JP61273652A 1986-11-17 1986-11-17 半導体装置の製造方法 Pending JPS63127551A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP61273652A JPS63127551A (ja) 1986-11-17 1986-11-17 半導体装置の製造方法
US07/306,211 US4866009A (en) 1986-11-17 1989-02-03 Multilayer wiring technique for a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61273652A JPS63127551A (ja) 1986-11-17 1986-11-17 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS63127551A true JPS63127551A (ja) 1988-05-31

Family

ID=17530668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61273652A Pending JPS63127551A (ja) 1986-11-17 1986-11-17 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US4866009A (ja)
JP (1) JPS63127551A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0268952A (ja) * 1988-09-02 1990-03-08 Toshiba Corp 半導体装置及びその製造方法
US5442236A (en) * 1992-03-14 1995-08-15 Kabushiki Kaisha Toshiba Semiconductor device having a multilayered wiring structure with dummy wiring

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL81849A0 (en) * 1987-03-10 1987-10-20 Zvi Orbach Integrated circuits and a method for manufacture thereof
NL8701032A (nl) * 1987-05-01 1988-12-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met interconnecties die zowel boven een halfgeleidergebied als boven een daaraan grenzend isolatiegebied liggen.
US5275968A (en) * 1987-08-05 1994-01-04 Mitsubishi Denki Kabushiki Kaisha Method of producing a semiconductor light emitting device disposed in an insulating substrate
US5194399A (en) * 1987-08-05 1993-03-16 Mitsubishi Denki Kabushiki Kaisha Method of producing a semiconductor light emitting device disposed in an insulating substrate
US5055423A (en) * 1987-12-28 1991-10-08 Texas Instruments Incorporated Planarized selective tungsten metallization system
JPH01235254A (ja) * 1988-03-15 1989-09-20 Nec Corp 半導体装置及びその製造方法
US5198378A (en) * 1988-10-31 1993-03-30 Texas Instruments Incorporated Process of fabricating elevated source/drain transistor
US5221634A (en) * 1989-01-31 1993-06-22 Texas Instruments Incorporated Method of making semiconductor device employing self diffusion of dopant from contact member for augmenting electrical connection to doped region in substrate
JPH03196662A (ja) * 1989-12-26 1991-08-28 Nec Corp 半導体集積回路の配線構造およびその製造方法
US5243220A (en) * 1990-03-23 1993-09-07 Kabushiki Kaisha Toshiba Semiconductor device having miniaturized contact electrode and wiring structure
US5219793A (en) * 1991-06-03 1993-06-15 Motorola Inc. Method for forming pitch independent contacts and a semiconductor device having the same
US5399526A (en) * 1991-06-28 1995-03-21 Sony Corporation Method of manufacturing semiconductor device by forming barrier metal layer between substrate and wiring layer
US5204286A (en) * 1991-10-15 1993-04-20 Micron Technology, Inc. Method of making self-aligned contacts and vertical interconnects to integrated circuits
JP2890380B2 (ja) * 1991-11-27 1999-05-10 三菱電機株式会社 半導体装置およびその製造方法
US5475266A (en) * 1992-02-24 1995-12-12 Texas Instruments Incorporated Structure for microelectronic device incorporating low resistivity straps between conductive regions
KR950011555B1 (ko) * 1992-06-16 1995-10-06 현대전자산업주식회사 반도체 접속장치 및 그 제조방법
KR950010858B1 (ko) * 1992-10-20 1995-09-25 현대전자산업주식회사 반도체 소자의 금속콘택 형성방법
US5595936A (en) * 1993-08-04 1997-01-21 Hyundai Electronics Industries Co., Ltd. Method for forming contacts in semiconductor device
US5571751A (en) * 1994-05-09 1996-11-05 National Semiconductor Corporation Interconnect structures for integrated circuits
KR0138307B1 (ko) * 1994-12-14 1998-06-01 김광호 반도체 장치의 측면콘택 형성방법
JP3903189B2 (ja) * 1995-03-07 2007-04-11 マイクロン・テクノロジー・インコーポレーテッド Dram半導体装置
US5684331A (en) * 1995-06-07 1997-11-04 Lg Semicon Co., Ltd. Multilayered interconnection of semiconductor device
JP2739855B2 (ja) 1995-12-14 1998-04-15 日本電気株式会社 半導体装置およびその製造方法
US5910339A (en) * 1996-08-22 1999-06-08 Cornell Research Foundation, Inc. Fabrication of atomic step-free surfaces
US6071784A (en) * 1997-08-29 2000-06-06 Advanced Micro Devices, Inc. Annealing of silicon oxynitride and silicon nitride films to eliminate high temperature charge loss
GB9904427D0 (en) 1999-02-26 1999-04-21 Trikon Holdings Ltd Method treating an insulating layer
US6223432B1 (en) 1999-03-17 2001-05-01 Micron Technology, Inc. Method of forming dual conductive plugs
US6541863B1 (en) * 2000-01-05 2003-04-01 Advanced Micro Devices, Inc. Semiconductor device having a reduced signal processing time and a method of fabricating the same
KR100688761B1 (ko) * 2002-12-30 2007-02-28 동부일렉트로닉스 주식회사 반도체의 금속배선 형성방법
CN2707246Y (zh) * 2004-05-11 2005-07-06 武济群 按摩器结构
DE102006060770A1 (de) * 2006-12-21 2008-07-03 Qimonda Ag Herstellungsverfahren für eine integrierte Halbleiterstruktur und entsprechende Halbleiterstruktur
US9312260B2 (en) * 2010-05-26 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and manufacturing methods thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3323198A (en) * 1965-01-27 1967-06-06 Texas Instruments Inc Electrical interconnections
US3382568A (en) * 1965-07-22 1968-05-14 Ibm Method for providing electrical connections to semiconductor devices
US4265935A (en) * 1977-04-28 1981-05-05 Micro Power Systems Inc. High temperature refractory metal contact assembly and multiple layer interconnect structure
US4184909A (en) * 1978-08-21 1980-01-22 International Business Machines Corporation Method of forming thin film interconnection systems
JPS59220952A (ja) * 1983-05-31 1984-12-12 Toshiba Corp 半導体装置の製造方法
JPS59214239A (ja) * 1983-05-16 1984-12-04 Fujitsu Ltd 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0268952A (ja) * 1988-09-02 1990-03-08 Toshiba Corp 半導体装置及びその製造方法
US5442236A (en) * 1992-03-14 1995-08-15 Kabushiki Kaisha Toshiba Semiconductor device having a multilayered wiring structure with dummy wiring

Also Published As

Publication number Publication date
US4866009A (en) 1989-09-12

Similar Documents

Publication Publication Date Title
JPS63127551A (ja) 半導体装置の製造方法
US4551908A (en) Process of forming electrodes and interconnections on silicon semiconductor devices
EP0174773B1 (en) Semiconductor device having interconnection layers
EP0097848A1 (en) Method for manufacturing semiconductor device
KR19980072437A (ko) 반도체 장치의 제조방법
JPH034527A (ja) 半導体素子の製造方法
JPS61142739A (ja) 半導体装置の製造方法
JPH0456325A (ja) 半導体装置およびその製造方法
US6329277B1 (en) Method of forming cobalt silicide
JP2000133714A (ja) 集積回路の銅メタライゼ―ションのための拡散障壁体の製造法
JPS6364057B2 (ja)
JPH0845878A (ja) 半導体装置の製造方法
KR960002061B1 (ko) 반도체 장치의 배선층 형성방법
JPH06204173A (ja) 半導体装置の製造方法
JPH02170424A (ja) 半導体装置の製造方法
JPS6324668A (ja) 半導体装置
JPS59177926A (ja) 半導体装置の製造方法
JPS62118525A (ja) 半導体装置の製造方法
JPS62150846A (ja) 半導体装置の製造方法
JPS6068656A (ja) 半導体装置の製造方法
JPH0350770A (ja) Mos型半導体集積回路装置
JPH03198329A (ja) 配線形成方法
JPH0677162A (ja) 半導体装置とその製法
JPH03183126A (ja) 半導体装置の製造方法
JPH07111969B2 (ja) 半導体装置の製造方法