JPH01235254A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH01235254A JPH01235254A JP63062552A JP6255288A JPH01235254A JP H01235254 A JPH01235254 A JP H01235254A JP 63062552 A JP63062552 A JP 63062552A JP 6255288 A JP6255288 A JP 6255288A JP H01235254 A JPH01235254 A JP H01235254A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- film
- porous insulating
- metallic interconnection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 230000002378 acidificating effect Effects 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims description 36
- 239000002184 metal Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 9
- 239000000203 mixture Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 12
- 239000011229 interlayer Substances 0.000 abstract description 12
- 239000010410 layer Substances 0.000 abstract description 12
- 239000011148 porous material Substances 0.000 abstract description 9
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 8
- 239000012212 insulator Substances 0.000 abstract description 7
- 229920001721 polyimide Polymers 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 6
- 239000011810 insulating material Substances 0.000 abstract description 6
- 230000003071 parasitic effect Effects 0.000 abstract description 6
- 239000004642 Polyimide Substances 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 4
- 229910052782 aluminium Inorganic materials 0.000 abstract description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 4
- 238000002161 passivation Methods 0.000 abstract description 3
- 239000000377 silicon dioxide Substances 0.000 abstract description 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 3
- 238000007772 electroless plating Methods 0.000 abstract description 2
- FUJCRWPEOMXPAD-UHFFFAOYSA-N Li2O Inorganic materials [Li+].[Li+].[O-2] FUJCRWPEOMXPAD-UHFFFAOYSA-N 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- XUCJHNOBJLKZNU-UHFFFAOYSA-M dilithium;hydroxide Chemical compound [Li+].[Li+].[OH-] XUCJHNOBJLKZNU-UHFFFAOYSA-M 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000002131 composite material Substances 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 10
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- KKCBUQHMOMHUOY-UHFFFAOYSA-N sodium oxide Chemical compound [O-2].[Na+].[Na+] KKCBUQHMOMHUOY-UHFFFAOYSA-N 0.000 description 5
- 229910001948 sodium oxide Inorganic materials 0.000 description 5
- 239000000292 calcium oxide Substances 0.000 description 4
- ODINCKMPIJJUCX-UHFFFAOYSA-N calcium oxide Inorganic materials [Ca]=O ODINCKMPIJJUCX-UHFFFAOYSA-N 0.000 description 4
- BRPQOXSCLDDYGP-UHFFFAOYSA-N calcium oxide Chemical compound [O-2].[Ca+2] BRPQOXSCLDDYGP-UHFFFAOYSA-N 0.000 description 3
- 238000005191 phase separation Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000016507 interphase Effects 0.000 description 2
- 239000011734 sodium Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- XNWFRZJHXBZDAG-UHFFFAOYSA-N 2-METHOXYETHANOL Chemical compound COCCO XNWFRZJHXBZDAG-UHFFFAOYSA-N 0.000 description 1
- 244000025254 Cannabis sativa Species 0.000 description 1
- 101100348017 Drosophila melanogaster Nazo gene Proteins 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052810 boron oxide Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- JKWMSGQKBLHBQQ-UHFFFAOYSA-N diboron trioxide Chemical compound O=BOB=O JKWMSGQKBLHBQQ-UHFFFAOYSA-N 0.000 description 1
- 238000010828 elution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- -1 silicon oxide nitride Chemical class 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
- H05K3/4676—Single layer compositions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の配線構造に係り特に配線間の寄生
容量が小さい多層配線の構造に関する。
容量が小さい多層配線の構造に関する。
半導体装置の高集積化に伴ない、配線巾、配線間隔の微
細化更には配線の多層化技術の開発がより強く要求され
る。このような中で、この配線技術に於いては、配線抵
抗の低減と共に配線間の寄生容量の低減が重要となって
くる。これは配線ピッチの縮小酸は多層化と共に一般に
配線に浮遊する容量が増大し半導体素子のダイナミック
動作時の消費電力の低減が困難となってくるためである
。更に又この配線間の寄生容量の低減は半導体素子間に
於ける信号伝達のスピード向上をもたらし半導体装置の
高速化に効果的となる。
細化更には配線の多層化技術の開発がより強く要求され
る。このような中で、この配線技術に於いては、配線抵
抗の低減と共に配線間の寄生容量の低減が重要となって
くる。これは配線ピッチの縮小酸は多層化と共に一般に
配線に浮遊する容量が増大し半導体素子のダイナミック
動作時の消費電力の低減が困難となってくるためである
。更に又この配線間の寄生容量の低減は半導体素子間に
於ける信号伝達のスピード向上をもたらし半導体装置の
高速化に効果的となる。
この寄生容量を低減するためには、配線間の層間絶縁膜
の比誘電率を減少させることが必要となる。従来のこの
種の層間絶縁膜としてシリコン酸化膜のような無機絶縁
膜、ポリイミドのような有機絶縁膜等がある。前者の比
誘電εは〜3.9.後者で3.0程度であり今後の配線
技術に要求される比誘電率ε≦2.0を満足できる絶縁
材料の層間絶縁膜への適用は未だなされていない。更に
その他空中配線といわれる配線技術がある。この配線技
術は金属の配線間に上記のような層間絶縁膜を挿入せず
配線形成するもので配線は空中になされる。
の比誘電率を減少させることが必要となる。従来のこの
種の層間絶縁膜としてシリコン酸化膜のような無機絶縁
膜、ポリイミドのような有機絶縁膜等がある。前者の比
誘電εは〜3.9.後者で3.0程度であり今後の配線
技術に要求される比誘電率ε≦2.0を満足できる絶縁
材料の層間絶縁膜への適用は未だなされていない。更に
その他空中配線といわれる配線技術がある。この配線技
術は金属の配線間に上記のような層間絶縁膜を挿入せず
配線形成するもので配線は空中になされる。
上述した従来のシリコン酸化膜、ポリイミド有機膜のよ
うな層間絶縁膜を使用した配線技術では、層間絶縁膜の
比誘電力εは3以上となり今後の配線技術に必要なε≦
2.0を満たすようにすることが困難である。
うな層間絶縁膜を使用した配線技術では、層間絶縁膜の
比誘電力εは3以上となり今後の配線技術に必要なε≦
2.0を満たすようにすることが困難である。
更に空中配線といわれる配線技術はε=1.0程度にす
ることが可能となるが配線を支える部分が少ないため配
線金属のたわみ、変形が生じ易く、配線間の短絡あるい
は、配線断線を引きおこし信頼性の乏しい配線となると
いう欠点がある。
ることが可能となるが配線を支える部分が少ないため配
線金属のたわみ、変形が生じ易く、配線間の短絡あるい
は、配線断線を引きおこし信頼性の乏しい配線となると
いう欠点がある。
本発明の半導体装置は、半導体素子を搭載した半導体基
板上の金属配線における複数の金属配線間の絶縁材料と
して多孔質絶縁膜を有している。
板上の金属配線における複数の金属配線間の絶縁材料と
して多孔質絶縁膜を有している。
もしくは、金属配線を緻密な絶縁膜で被覆しその上で金
属配線間の絶縁材料として多孔質絶縁膜を有する構造に
する。
属配線間の絶縁材料として多孔質絶縁膜を有する構造に
する。
多孔質絶縁膜の細孔の大きさは5nm〜50nm径であ
るが好ましく、多孔質絶縁膜の細孔の体積密度が50%
〜80%であることが好ましい。
るが好ましく、多孔質絶縁膜の細孔の体積密度が50%
〜80%であることが好ましい。
更に又、上記多孔質絶縁膜の形成工程においては、塩基
性酸化物と酸性酸化物の混合した絶縁膜を堆積し次に熱
処理を施し塩基性酸化物あるいは酸性酸化物のみを析出
し、かくした後、該析出した塩基性酸化物あるいは酸性
酸化物のみを溶出する。かくして溶出した部分に多孔を
形成する。
性酸化物と酸性酸化物の混合した絶縁膜を堆積し次に熱
処理を施し塩基性酸化物あるいは酸性酸化物のみを析出
し、かくした後、該析出した塩基性酸化物あるいは酸性
酸化物のみを溶出する。かくして溶出した部分に多孔を
形成する。
混合した絶縁膜が酸化ナトリウムあるいは酸化カルシウ
ムと二酸化硅素あるいは二酸化硅素/酸化ホウ素の混合
物とで構成されていることが好ましく、混合した絶縁膜
中に含まれる酸化ナトリウムあるいは酸化カルシウムの
濃度が15〜25モル%であることが好ましく、その後
酸化ナトリウムあるいは酸化カルシウムのみを溶解する
。混合した絶縁膜を熱処理する工程において、処理温度
が350℃〜500℃であることが好ましい。
ムと二酸化硅素あるいは二酸化硅素/酸化ホウ素の混合
物とで構成されていることが好ましく、混合した絶縁膜
中に含まれる酸化ナトリウムあるいは酸化カルシウムの
濃度が15〜25モル%であることが好ましく、その後
酸化ナトリウムあるいは酸化カルシウムのみを溶解する
。混合した絶縁膜を熱処理する工程において、処理温度
が350℃〜500℃であることが好ましい。
本発明は配線間の層間絶縁膜として絶縁膜中に微細な多
数の孔を有する多孔質絶縁物を用いているから層間絶縁
膜の比誘電率εを低減(2以下)にすると共に、信頼性
の高い金属配線技術を提供できる。
数の孔を有する多孔質絶縁物を用いているから層間絶縁
膜の比誘電率εを低減(2以下)にすると共に、信頼性
の高い金属配線技術を提供できる。
次に、本発明について図面を参照して説明する。
第1図は本発明の第1の実施例の縦断面図であり、第2
図は第2の実施例の縦断面図である。更に第3図乃至第
8図は第1の実施例の製法プロセスの縦断面図であり、
第9図乃至第17図は第2の実施例の製法プロセスの縦
断面図である。
図は第2の実施例の縦断面図である。更に第3図乃至第
8図は第1の実施例の製法プロセスの縦断面図であり、
第9図乃至第17図は第2の実施例の製法プロセスの縦
断面図である。
第1図に示すように半導体素子を搭載した半導体基板1
01表面にシリコン酸化膜、シリコン窒化膜あるいはシ
リコン酸化窒化膜のようなパッシベーション効果のある
無機系の絶縁膜102を形成する。この絶縁膜102に
コンタクト孔を形成した後純アルミニウム、シリコン入
りアルミニウム等で第1の金属配線103を形成し、こ
の第1の金属配線103を被覆して多孔質絶縁膜104
が堆積される。ここでこの多孔質絶縁膜104は細孔の
体積密度が50%〜80%を有する5i02のような酸
性酸化物あるいはCaO,LizOのような塩基性の無
機絶縁物、あるいはポリイミドのような有機系絶縁物で
構成される。
01表面にシリコン酸化膜、シリコン窒化膜あるいはシ
リコン酸化窒化膜のようなパッシベーション効果のある
無機系の絶縁膜102を形成する。この絶縁膜102に
コンタクト孔を形成した後純アルミニウム、シリコン入
りアルミニウム等で第1の金属配線103を形成し、こ
の第1の金属配線103を被覆して多孔質絶縁膜104
が堆積される。ここでこの多孔質絶縁膜104は細孔の
体積密度が50%〜80%を有する5i02のような酸
性酸化物あるいはCaO,LizOのような塩基性の無
機絶縁物、あるいはポリイミドのような有機系絶縁物で
構成される。
かくして次にコンタクト孔への埋込み金属105を無電
界メツキ、あるいは低温CVD手法で形成後、第1の金
属配線103と同様な方法で第2の金属配線106を形
成する。更に同様な手段により、多孔質絶縁膜104及
び第3の金属配線107を形成し、埋込み金属105.
第4の金属配線108該第4の金属配線108を被覆し
て最上層の多孔質絶縁膜104をそれぞれ形成する。
界メツキ、あるいは低温CVD手法で形成後、第1の金
属配線103と同様な方法で第2の金属配線106を形
成する。更に同様な手段により、多孔質絶縁膜104及
び第3の金属配線107を形成し、埋込み金属105.
第4の金属配線108該第4の金属配線108を被覆し
て最上層の多孔質絶縁膜104をそれぞれ形成する。
第2図は本発明の第2の実施例の縦断面図である。本実
施例の場合金属配線間に多孔質絶縁膜205を使用する
ことは第1の実施例と同様であるが、第2図に示すよう
に配線金属表面を被覆する姿態に保護絶縁膜204を形
成する。この保護絶縁膜204はパッシベーション効果
のある緻密な膜例えば膜厚が100人〜2000人のシ
リコン酸化窒化膜あるいは低応力のシリコン窒化膜で構
成される。
施例の場合金属配線間に多孔質絶縁膜205を使用する
ことは第1の実施例と同様であるが、第2図に示すよう
に配線金属表面を被覆する姿態に保護絶縁膜204を形
成する。この保護絶縁膜204はパッシベーション効果
のある緻密な膜例えば膜厚が100人〜2000人のシ
リコン酸化窒化膜あるいは低応力のシリコン窒化膜で構
成される。
その他の構造は第1の実施例と同様である。即ち半導体
素子を搭載した半導体基板201上にコンタクト孔を有
する無機系の絶縁膜202を形成し半導体基板201と
その上に構成する多層配線層を分離する。かくした後多
層に積層された金属配線203及び層間絶縁膜として多
孔質絶縁膜205を形成する。
素子を搭載した半導体基板201上にコンタクト孔を有
する無機系の絶縁膜202を形成し半導体基板201と
その上に構成する多層配線層を分離する。かくした後多
層に積層された金属配線203及び層間絶縁膜として多
孔質絶縁膜205を形成する。
本実施例の場合多孔質絶縁膜205と金属配線2030
間を緻密な保護絶縁膜204で隔絶することにより配線
の信頼性を大幅に向上させることが容易となる。
間を緻密な保護絶縁膜204で隔絶することにより配線
の信頼性を大幅に向上させることが容易となる。
次に本発明の製法に関し、第3図乃至第8図で第3の実
施例として第1図に示した半導体装置の第1の製法を、
第9図乃至第17図で第4の実施例として第2図に示し
た半導体装置の製法を説明する。
施例として第1図に示した半導体装置の第1の製法を、
第9図乃至第17図で第4の実施例として第2図に示し
た半導体装置の製法を説明する。
第1の製法に関してはまず第3図に示すように半導体素
子を搭載した半導体基板301表面にシリコン酸化膜、
シリコン酸化窒化膜の2層構造をもつ無機系の絶縁膜3
02を堆積する。ここでシリコン酸化膜はCVD法にて
膜厚1000人程度1シリコン酸化窒化膜はプラズマC
VD法にテ膜厚3000人形成する。
子を搭載した半導体基板301表面にシリコン酸化膜、
シリコン酸化窒化膜の2層構造をもつ無機系の絶縁膜3
02を堆積する。ここでシリコン酸化膜はCVD法にて
膜厚1000人程度1シリコン酸化窒化膜はプラズマC
VD法にテ膜厚3000人形成する。
引き続き、公知の蝕刻技術例えばドライエツチングによ
りコンタクト孔303を形成後、第4図に示すように第
1の金属配線304を形成する。
りコンタクト孔303を形成後、第4図に示すように第
1の金属配線304を形成する。
この金属配線は純アルミニウム金属のスパッタリングに
よる堆積と引き続いたドライエツチングによる微細加工
で形成する。
よる堆積と引き続いたドライエツチングによる微細加工
で形成する。
次に第5図に示すように酸化ナトリウム(NazO)と
シリコン酸化物(SiOz)で構成された複合絶縁膜3
05を膜厚5000人形成する。ここで、この複合絶縁
膜305中の酸化ナトリウムの濃度は15〜25モル%
となるようにCVD法或いは塗布法あるいはスパッタ法
にて堆積する。塗布剤としてはRr S i (OR2
) sあるいは5i(OR2)4とNaOHをメチルセ
ルソルブを溶剤として混合したものを用いる。ここでR
r、RtはC,Hイの炭化水素化合物である。又CVD
法による形成の場合にはS iH4,N20.NaOH
ガスあるいは有機シラン系ガスを混合して反応炉の中で
堆積する。
シリコン酸化物(SiOz)で構成された複合絶縁膜3
05を膜厚5000人形成する。ここで、この複合絶縁
膜305中の酸化ナトリウムの濃度は15〜25モル%
となるようにCVD法或いは塗布法あるいはスパッタ法
にて堆積する。塗布剤としてはRr S i (OR2
) sあるいは5i(OR2)4とNaOHをメチルセ
ルソルブを溶剤として混合したものを用いる。ここでR
r、RtはC,Hイの炭化水素化合物である。又CVD
法による形成の場合にはS iH4,N20.NaOH
ガスあるいは有機シラン系ガスを混合して反応炉の中で
堆積する。
このような複合絶縁膜305を層間絶縁膜として多層配
線を形成していく、4層の金属配線を行なった場合を第
6図に示す。
線を形成していく、4層の金属配線を行なった場合を第
6図に示す。
斯くして第7図に示すように最上層の複合絶縁膜を形成
した後第8図に示すように複合絶縁膜305を多孔質絶
縁膜3066に変換する、ここでこの変換は次のように
して行なう。即ち、第7図状態の半導体基板を温度が3
00℃〜500℃、窒素等の不活性ガス或いは酸化雰囲
気中で熱処理する。このような熱処理により複合絶縁膜
305がNa、OとSin、に分離する分相現象が生じ
「からみあい型」或いは「液滴型」の微相分離が起る。
した後第8図に示すように複合絶縁膜305を多孔質絶
縁膜3066に変換する、ここでこの変換は次のように
して行なう。即ち、第7図状態の半導体基板を温度が3
00℃〜500℃、窒素等の不活性ガス或いは酸化雰囲
気中で熱処理する。このような熱処理により複合絶縁膜
305がNa、OとSin、に分離する分相現象が生じ
「からみあい型」或いは「液滴型」の微相分離が起る。
かくした後可溶性のある酸処理例えば塩酸中に浸漬する
とN a t Oのみが溶は出しその溶出した部分に孔
が形成される。この孔の大きさは、微相分離時のNat
O析出の大きさによる。上記熱処理条件では、直径10
nm程度の大きさの孔が多数形成される。
とN a t Oのみが溶は出しその溶出した部分に孔
が形成される。この孔の大きさは、微相分離時のNat
O析出の大きさによる。上記熱処理条件では、直径10
nm程度の大きさの孔が多数形成される。
以上複合絶縁膜として分相現象を生じるNa2o/5i
02の場合について述べたがその他の分相現象を生じる
絶縁膜、例えばLi、O/5i02系、 Ca O/S
i Os系のような塩基性酸化物/酸性酸化物の混合
絶縁膜を使用しても同様の効果がある。
02の場合について述べたがその他の分相現象を生じる
絶縁膜、例えばLi、O/5i02系、 Ca O/S
i Os系のような塩基性酸化物/酸性酸化物の混合
絶縁膜を使用しても同様の効果がある。
更に又、複合絶縁膜3050分相な最終工程での熱処理
で行なう場合について述べたが各複合絶縁膜形成過程で
それぞれ熱処理を施し微相分離してもよい。但し、析出
した絶縁物の溶出は最終工程で行なうものとする。
で行なう場合について述べたが各複合絶縁膜形成過程で
それぞれ熱処理を施し微相分離してもよい。但し、析出
した絶縁物の溶出は最終工程で行なうものとする。
次に第2の製法について説明する。まず、第9図に示す
ように半導体基板401表面に無機系の絶縁膜402を
堆積後コンタクト孔403を形成する。
ように半導体基板401表面に無機系の絶縁膜402を
堆積後コンタクト孔403を形成する。
次に第10図に示すように第1の金属配線404を形成
する。ここまでは第1の製法と同じである。
する。ここまでは第1の製法と同じである。
かくした後第11図に示すように相間絶縁膜として有機
系の絶縁膜ポリイミド膜405を膜厚5000人形成後
第12図に示すように2層目の金属配線を形成し更に当
ポリイミド膜、金属配線を層状に形成し多層配線を形成
する。4層の多層配線をしたのが第13図である。
系の絶縁膜ポリイミド膜405を膜厚5000人形成後
第12図に示すように2層目の金属配線を形成し更に当
ポリイミド膜、金属配線を層状に形成し多層配線を形成
する。4層の多層配線をしたのが第13図である。
次に第14図に示すように層間絶縁膜として用いたポリ
イミド膜を02プラズマ処理で完全に除去する。かくし
だ後第15図に示すように金属配線404を被覆するよ
うにシリコン窒化膜のような緻密な物質で保護絶縁膜4
06を形成する。この保護絶縁膜はプラズマCVD法に
て膜厚500〜1000人堆積する。
イミド膜を02プラズマ処理で完全に除去する。かくし
だ後第15図に示すように金属配線404を被覆するよ
うにシリコン窒化膜のような緻密な物質で保護絶縁膜4
06を形成する。この保護絶縁膜はプラズマCVD法に
て膜厚500〜1000人堆積する。
次に第16図に示すように複合絶縁膜407を第1の製
法で述べたように熱処理で微相分離する塩基性酸化物/
酸性酸化物の混合絶縁物で形成した後、第17図に示す
ようにこの複合絶縁膜407を多孔質絶縁膜に変換する
。
法で述べたように熱処理で微相分離する塩基性酸化物/
酸性酸化物の混合絶縁物で形成した後、第17図に示す
ようにこの複合絶縁膜407を多孔質絶縁膜に変換する
。
この第2の製法では、金属配線と緻密な保護絶縁物でコ
ーティングするため、第1の製法に比べ、配線の信頼性
が向上する効果がある。
ーティングするため、第1の製法に比べ、配線の信頼性
が向上する効果がある。
以上第1の製法、第2の製法について概略を述べたが、
プロセス上の変更、あるいは追加は種々考えられる。例
えば多孔質絶縁膜の形成後ベーキングを施し孔側壁に付
着した不純物を除去する工程を追加することや当方法で
多相配線を形成後全体のパッジベージ3ン膜を形成する
こと等も信頼性を高める上で有効となることに言及して
おく。
プロセス上の変更、あるいは追加は種々考えられる。例
えば多孔質絶縁膜の形成後ベーキングを施し孔側壁に付
着した不純物を除去する工程を追加することや当方法で
多相配線を形成後全体のパッジベージ3ン膜を形成する
こと等も信頼性を高める上で有効となることに言及して
おく。
以上説明したように本発明は多層配線の相間絶縁膜を多
孔質絶縁物質で構成することにより、金属配線間の寄生
容量を大幅に(1/2以下)に低減でき、半導体デバイ
スの高密度化及び高速度化を容易にする効果がある。更
に又、配線技術の高信頼性も確保できる。
孔質絶縁物質で構成することにより、金属配線間の寄生
容量を大幅に(1/2以下)に低減でき、半導体デバイ
スの高密度化及び高速度化を容易にする効果がある。更
に又、配線技術の高信頼性も確保できる。
第1図は本発明の第1の実施例の縦断面図、第2図は本
発明の第2の実施例の縦断面図、第3図乃至第8図、第
9図乃至第17図はそれぞれ第1の製法、第2の製法工
程を示す縦断面図である。 101.201,301,401・・・・・・半導体基
板、102,202,302,402・・・・・・無機
系の絶縁膜、103・・・・・・第1の金属配線、10
4゜205.306,408・・・・・・多孔質絶縁膜
、105・・・・・・埋込金属、106・・・・・・第
2の金属配線、107・・・・・・第3の金属配線、1
08・・・・・・第4の金属配線、203.304,4
04・・・・・・金属配線、204゜406・・・・・
・保護絶縁膜、303,403・・・・・・コンタクト
孔、305,407・・・・・・複合絶縁膜、405・
・・・・・ポリイミド膜。 代理人 弁理士 内 原 音 第 1 m 芽 2r5!J H3I!I!T草7 rM 弄5 回 乎6回 $/3rXJ
発明の第2の実施例の縦断面図、第3図乃至第8図、第
9図乃至第17図はそれぞれ第1の製法、第2の製法工
程を示す縦断面図である。 101.201,301,401・・・・・・半導体基
板、102,202,302,402・・・・・・無機
系の絶縁膜、103・・・・・・第1の金属配線、10
4゜205.306,408・・・・・・多孔質絶縁膜
、105・・・・・・埋込金属、106・・・・・・第
2の金属配線、107・・・・・・第3の金属配線、1
08・・・・・・第4の金属配線、203.304,4
04・・・・・・金属配線、204゜406・・・・・
・保護絶縁膜、303,403・・・・・・コンタクト
孔、305,407・・・・・・複合絶縁膜、405・
・・・・・ポリイミド膜。 代理人 弁理士 内 原 音 第 1 m 芽 2r5!J H3I!I!T草7 rM 弄5 回 乎6回 $/3rXJ
Claims (2)
- (1)半導体素子を形成した半導体基板上に多孔質絶縁
膜を介して多層に金属配線を形成したことを特徴とする
半導体装置 - (2)塩基性酸化物と酸性酸化物の混合した絶縁膜を第
1の層の金属配線を有する半導体基板上に堆積する工程
と、該混合した絶縁膜を熱処理する工程と、引き続いて
前記塩基性酸化物あるいは前記酸性酸化物のみを選択的
に溶解する薬品液に浸漬して多孔質絶縁膜を形成する工
程と、その後前記多孔質絶縁膜上に第2の層の金属配線
を形成する工程とを含むことを特徴とする半導体装置の
製造方法
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63062552A JPH01235254A (ja) | 1988-03-15 | 1988-03-15 | 半導体装置及びその製造方法 |
KR1019890003038A KR930002670B1 (ko) | 1988-03-15 | 1989-03-13 | 반도체 장치 및 그 제조방법 |
EP19890104509 EP0333132A3 (en) | 1988-03-15 | 1989-03-14 | Semiconductor device having multilayered wiring structure with a small parasitic capacitance |
US07/677,619 US5103288A (en) | 1988-03-15 | 1991-03-27 | Semiconductor device having multilayered wiring structure with a small parasitic capacitance |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63062552A JPH01235254A (ja) | 1988-03-15 | 1988-03-15 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01235254A true JPH01235254A (ja) | 1989-09-20 |
Family
ID=13203532
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63062552A Pending JPH01235254A (ja) | 1988-03-15 | 1988-03-15 | 半導体装置及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5103288A (ja) |
EP (1) | EP0333132A3 (ja) |
JP (1) | JPH01235254A (ja) |
KR (1) | KR930002670B1 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990014019A (ko) * | 1997-07-22 | 1999-02-25 | 이데이 노부유끼 | 유전체막의 제조 방법 |
US5942802A (en) * | 1995-10-09 | 1999-08-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of producing the same |
JP2003519924A (ja) * | 2000-01-05 | 2003-06-24 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 信号処理時間が減じられた半導体装置およびその製造方法 |
US6794754B2 (en) | 1998-03-31 | 2004-09-21 | Hiroshi Morisaki | Semiconductor device with porous interlayer insulating film |
KR100480412B1 (ko) * | 2002-02-26 | 2005-04-06 | 가부시키가이샤 히타치세이사쿠쇼 | 박막 트랜지스터 및 이를 구비한 디스플레이 장치 |
JP2008258488A (ja) * | 2007-04-06 | 2008-10-23 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2012054586A (ja) * | 2000-05-08 | 2012-03-15 | Denki Kagaku Kogyo Kk | 低比誘電率SiOx膜の製造方法 |
Families Citing this family (105)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ATE150585T1 (de) * | 1990-05-31 | 1997-04-15 | Canon Kk | Verfahren zur herstellung einer halbleitervorrichtung mit einer verdrahtungsstruktur hoher dichte |
US5073814A (en) * | 1990-07-02 | 1991-12-17 | General Electric Company | Multi-sublayer dielectric layers |
KR960007643B1 (en) * | 1991-02-07 | 1996-06-07 | Nippon Electric Co | Semiconductor device sealed by resin |
JPH0536756A (ja) * | 1991-07-30 | 1993-02-12 | Mitsubishi Electric Corp | 半導体装置用テープキヤリア及びその製造方法 |
JPH05283542A (ja) * | 1992-03-31 | 1993-10-29 | Mitsubishi Electric Corp | 半導体集積回路装置及びその製造方法 |
US5196920A (en) * | 1992-04-21 | 1993-03-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device for limiting capacitive coupling between adjacent circuit blocks |
US5335200A (en) * | 1993-01-05 | 1994-08-02 | Texas Instruments Incorporated | High voltage negative charge pump with low voltage CMOS transistors |
US5723908A (en) * | 1993-03-11 | 1998-03-03 | Kabushiki Kaisha Toshiba | Multilayer wiring structure |
US5421958A (en) * | 1993-06-07 | 1995-06-06 | The United States Of America As Represented By The Administrator Of The United States National Aeronautics And Space Administration | Selective formation of porous silicon |
US5470801A (en) * | 1993-06-28 | 1995-11-28 | Lsi Logic Corporation | Low dielectric constant insulation layer for integrated circuit structure and method of making same |
US5393709A (en) * | 1993-06-30 | 1995-02-28 | United Microelectronics Corporation | Method of making stress released VLSI structure by the formation of porous intermetal layer |
JP2591446B2 (ja) * | 1993-10-18 | 1997-03-19 | 日本電気株式会社 | 半導体装置およびその製造方法 |
US5486493A (en) * | 1994-02-25 | 1996-01-23 | Jeng; Shin-Puu | Planarized multi-level interconnect scheme with embedded low-dielectric constant insulators |
US5641711A (en) * | 1994-04-28 | 1997-06-24 | Texas Instruments Incorporated | Low dielectric constant insulation in VLSI applications |
US5565384A (en) * | 1994-04-28 | 1996-10-15 | Texas Instruments Inc | Self-aligned via using low permittivity dielectric |
JPH08139194A (ja) | 1994-04-28 | 1996-05-31 | Texas Instr Inc <Ti> | 半導体デバイス上に電気接続を作製する方法および該方法により作製された電気接続を有する半導体デバイス |
US5488015A (en) * | 1994-05-20 | 1996-01-30 | Texas Instruments Incorporated | Method of making an interconnect structure with an integrated low density dielectric |
US5470802A (en) * | 1994-05-20 | 1995-11-28 | Texas Instruments Incorporated | Method of making a semiconductor device using a low dielectric constant material |
US5449427A (en) * | 1994-05-23 | 1995-09-12 | General Electric Company | Processing low dielectric constant materials for high speed electronics |
US5785787A (en) | 1994-05-23 | 1998-07-28 | General Electric Company | Processing low dielectric constant materials for high speed electronics |
US5461003A (en) * | 1994-05-27 | 1995-10-24 | Texas Instruments Incorporated | Multilevel interconnect structure with air gaps formed between metal leads |
US5432128A (en) * | 1994-05-27 | 1995-07-11 | Texas Instruments Incorporated | Reliability enhancement of aluminum interconnects by reacting aluminum leads with a strengthening gas |
US5750415A (en) * | 1994-05-27 | 1998-05-12 | Texas Instruments Incorporated | Low dielectric constant layers via immiscible sol-gel processing |
US5548159A (en) * | 1994-05-27 | 1996-08-20 | Texas Instruments Incorporated | Porous insulator for line-to-line capacitance reduction |
DE69531571T2 (de) * | 1994-05-27 | 2004-04-08 | Texas Instruments Inc., Dallas | Verbesserungen in Bezug auf Halbleitervorrichtungen |
US5510293A (en) * | 1994-05-31 | 1996-04-23 | Texas Instruments Incorporated | Method of making reliable metal leads in high speed LSI semiconductors using thermoconductive layers |
JPH0845936A (ja) * | 1994-05-31 | 1996-02-16 | Texas Instr Inc <Ti> | ダミーリードを用いた高速lsi半導体装置およびその信頼性改善方法 |
US5476817A (en) * | 1994-05-31 | 1995-12-19 | Texas Instruments Incorporated | Method of making reliable metal leads in high speed LSI semiconductors using both dummy leads and thermoconductive layers |
US5494858A (en) * | 1994-06-07 | 1996-02-27 | Texas Instruments Incorporated | Method for forming porous composites as a low dielectric constant layer with varying porosity distribution electronics applications |
JPH0855913A (ja) * | 1994-06-07 | 1996-02-27 | Texas Instr Inc <Ti> | サブミクロン相互接続の選択的空隙充填方法 |
US5504042A (en) * | 1994-06-23 | 1996-04-02 | Texas Instruments Incorporated | Porous dielectric material with improved pore surface properties for electronics applications |
US5625232A (en) * | 1994-07-15 | 1997-04-29 | Texas Instruments Incorporated | Reliability of metal leads in high speed LSI semiconductors using dummy vias |
US5472913A (en) * | 1994-08-05 | 1995-12-05 | Texas Instruments Incorporated | Method of fabricating porous dielectric material with a passivation layer for electronics applications |
US5525857A (en) * | 1994-08-19 | 1996-06-11 | Texas Instruments Inc. | Low density, high porosity material as gate dielectric for field emission device |
US5807607A (en) * | 1995-11-16 | 1998-09-15 | Texas Instruments Incorporated | Polyol-based method for forming thin film aerogels on semiconductor substrates |
US6319852B1 (en) | 1995-11-16 | 2001-11-20 | Texas Instruments Incorporated | Nanoporous dielectric thin film formation using a post-deposition catalyst |
US6380105B1 (en) | 1996-11-14 | 2002-04-30 | Texas Instruments Incorporated | Low volatility solvent-based method for forming thin film nanoporous aerogels on semiconductor substrates |
US6130152A (en) | 1995-11-16 | 2000-10-10 | Texas Instruments Incorporated | Aerogel thin film formation from multi-solvent systems |
WO1998000862A1 (en) * | 1996-06-28 | 1998-01-08 | Advanced Micro Devices, Inc. | Solid porous insulated conductive lines |
US6054769A (en) * | 1997-01-17 | 2000-04-25 | Texas Instruments Incorporated | Low capacitance interconnect structures in integrated circuits having an adhesion and protective overlayer for low dielectric materials |
AU736875B2 (en) * | 1997-01-21 | 2001-08-02 | Georgia Tech Research Corporation | Fabrication of a semiconductor device with air gaps for ultra-low capacitance interconnections |
US6303488B1 (en) * | 1997-02-12 | 2001-10-16 | Micron Technology, Inc. | Semiconductor processing methods of forming openings to devices and substrates, exposing material from which photoresist cannot be substantially selectively removed |
US5818111A (en) * | 1997-03-21 | 1998-10-06 | Texas Instruments Incorporated | Low capacitance interconnect structures in integrated circuits using a stack of low dielectric materials |
JP3202657B2 (ja) * | 1997-05-23 | 2001-08-27 | 日本電気株式会社 | 半導体装置の製造方法 |
US5801092A (en) * | 1997-09-04 | 1998-09-01 | Ayers; Michael R. | Method of making two-component nanospheres and their use as a low dielectric constant material for semiconductor devices |
US6251470B1 (en) | 1997-10-09 | 2001-06-26 | Micron Technology, Inc. | Methods of forming insulating materials, and methods of forming insulating materials around a conductive component |
US6333556B1 (en) | 1997-10-09 | 2001-12-25 | Micron Technology, Inc. | Insulating materials |
US6858526B2 (en) * | 1998-07-14 | 2005-02-22 | Micron Technology, Inc. | Methods of forming materials between conductive electrical components, and insulating materials |
US6350704B1 (en) | 1997-10-14 | 2002-02-26 | Micron Technology Inc. | Porous silicon oxycarbide integrated circuit insulator |
RU2195050C2 (ru) | 1998-06-05 | 2002-12-20 | Джорджиэ Тек Рисеч Копэрейшн | Способ получения пористой изоляционной композиции (варианты), композиция, используемая для получения пористого изоляционного материала (варианты), и полупроводниковое устройство |
US6352940B1 (en) * | 1998-06-26 | 2002-03-05 | Intel Corporation | Semiconductor passivation deposition process for interfacial adhesion |
US6710538B1 (en) * | 1998-08-26 | 2004-03-23 | Micron Technology, Inc. | Field emission display having reduced power requirements and method |
TW429576B (en) * | 1998-10-14 | 2001-04-11 | United Microelectronics Corp | Manufacturing method for metal interconnect |
US6617772B1 (en) | 1998-12-11 | 2003-09-09 | Candescent Technologies Corporation | Flat-panel display having spacer with rough face for inhibiting secondary electron escape |
US6403209B1 (en) | 1998-12-11 | 2002-06-11 | Candescent Technologies Corporation | Constitution and fabrication of flat-panel display and porous-faced structure suitable for partial or full use in spacer of flat-panel display |
US6495468B2 (en) | 1998-12-22 | 2002-12-17 | Micron Technology, Inc. | Laser ablative removal of photoresist |
US6331481B1 (en) | 1999-01-04 | 2001-12-18 | International Business Machines Corporation | Damascene etchback for low ε dielectric |
US6280794B1 (en) * | 1999-03-10 | 2001-08-28 | Conexant Systems, Inc. | Method of forming dielectric material suitable for microelectronic circuits |
US6312793B1 (en) * | 1999-05-26 | 2001-11-06 | International Business Machines Corporation | Multiphase low dielectric constant material |
US6306754B1 (en) * | 1999-06-29 | 2001-10-23 | Micron Technology, Inc. | Method for forming wiring with extremely low parasitic capacitance |
US6350679B1 (en) | 1999-08-03 | 2002-02-26 | Micron Technology, Inc. | Methods of providing an interlevel dielectric layer intermediate different elevation conductive metal layers in the fabrication of integrated circuitry |
US7276788B1 (en) | 1999-08-25 | 2007-10-02 | Micron Technology, Inc. | Hydrophobic foamed insulators for high density circuits |
US7335965B2 (en) * | 1999-08-25 | 2008-02-26 | Micron Technology, Inc. | Packaging of electronic chips with air-bridge structures |
JP3980801B2 (ja) * | 1999-09-16 | 2007-09-26 | 株式会社東芝 | 三次元構造体およびその製造方法 |
US6277766B1 (en) | 2000-02-03 | 2001-08-21 | Michael Raymond Ayers | Method of making fullerene-decorated nanoparticles and their use as a low dielectric constant material for semiconductor devices |
US6413827B2 (en) | 2000-02-14 | 2002-07-02 | Paul A. Farrar | Low dielectric constant shallow trench isolation |
US6677209B2 (en) | 2000-02-14 | 2004-01-13 | Micron Technology, Inc. | Low dielectric constant STI with SOI devices |
US6890847B1 (en) * | 2000-02-22 | 2005-05-10 | Micron Technology, Inc. | Polynorbornene foam insulation for integrated circuits |
US6329062B1 (en) | 2000-02-29 | 2001-12-11 | Novellus Systems, Inc. | Dielectric layer including silicalite crystals and binder and method for producing same for microelectronic circuits |
EP1172847A3 (en) * | 2000-07-10 | 2004-07-28 | Interuniversitair Micro-Elektronica Centrum Vzw | A method to produce a porous oxygen-silicon layer |
US6319858B1 (en) * | 2000-07-11 | 2001-11-20 | Nano-Architect Research Corporation | Methods for reducing a dielectric constant of a dielectric film and for forming a low dielectric constant porous film |
US6524944B1 (en) | 2000-07-17 | 2003-02-25 | Advanced Micro Devices, Inc. | Low k ILD process by removable ILD |
MY128644A (en) | 2000-08-31 | 2007-02-28 | Georgia Tech Res Inst | Fabrication of semiconductor devices with air gaps for ultra low capacitance interconnections and methods of making same |
US6406964B1 (en) | 2000-11-01 | 2002-06-18 | Advanced Micro Devices, Inc. | Method of controlling junction recesses in a semiconductor device |
US20020076543A1 (en) * | 2000-12-19 | 2002-06-20 | Sikonia John G. | Layered dielectric nanoporous materials and methods of producing same |
US6703324B2 (en) * | 2000-12-21 | 2004-03-09 | Intel Corporation | Mechanically reinforced highly porous low dielectric constant films |
US6533855B1 (en) | 2001-02-13 | 2003-03-18 | Novellus Systems, Inc. | Dispersions of silicalite and zeolite nanoparticles in nonpolar solvents |
US6603204B2 (en) * | 2001-02-28 | 2003-08-05 | International Business Machines Corporation | Low-k interconnect structure comprised of a multilayer of spin-on porous dielectrics |
US6685983B2 (en) | 2001-03-14 | 2004-02-03 | International Business Machines Corporation | Defect-free dielectric coatings and preparation thereof using polymeric nitrogenous porogens |
US6670285B2 (en) | 2001-03-14 | 2003-12-30 | International Business Machines Corporation | Nitrogen-containing polymers as porogens in the preparation of highly porous, low dielectric constant materials |
DE10112561C2 (de) * | 2001-03-15 | 2003-12-18 | Infineon Technologies Ag | Verfahren zur Erzeugung von auf einem Substrat haftenden porösen organischen Schichten |
US6984892B2 (en) * | 2001-03-28 | 2006-01-10 | Lam Research Corporation | Semiconductor structure implementing low-K dielectric materials and supporting stubs |
JP2002353307A (ja) | 2001-05-25 | 2002-12-06 | Toshiba Corp | 半導体装置 |
KR100796751B1 (ko) * | 2001-06-07 | 2008-01-22 | 삼성전자주식회사 | 광소자용 절연막 및 그 제조 방법, 이를 이용한 액정 표시장치 및 그 제조 방법 |
JP2003017485A (ja) * | 2001-06-29 | 2003-01-17 | Rohm Co Ltd | 半導体装置およびその製造方法 |
KR100645654B1 (ko) * | 2001-06-29 | 2006-11-13 | 로무 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
JP4540885B2 (ja) * | 2001-06-29 | 2010-09-08 | ローム株式会社 | 半導体装置の製造方法 |
JP2004103665A (ja) * | 2002-09-05 | 2004-04-02 | Toshiba Corp | 電子デバイスモジュール |
JP4574145B2 (ja) * | 2002-09-13 | 2010-11-04 | ローム・アンド・ハース・エレクトロニック・マテリアルズ,エル.エル.シー. | エアギャップ形成 |
JP4056347B2 (ja) * | 2002-09-30 | 2008-03-05 | ローム株式会社 | 半導体発光装置およびその製造方法 |
US6943121B2 (en) * | 2002-11-21 | 2005-09-13 | Intel Corporation | Selectively converted inter-layer dielectric |
US7192892B2 (en) | 2003-03-04 | 2007-03-20 | Micron Technology, Inc. | Atomic layer deposited dielectric layers |
US7238604B2 (en) * | 2003-04-24 | 2007-07-03 | Intel Corporation | Forming thin hard mask over air gap or porous dielectric |
EP1521300A1 (en) * | 2003-09-30 | 2005-04-06 | STMicroelectronics S.r.l. | Circuit structure integrated on a semiconductor substrate and relevant manufacturing method |
US20050137882A1 (en) * | 2003-12-17 | 2005-06-23 | Cameron Don T. | Method for authenticating goods |
US7531209B2 (en) * | 2005-02-24 | 2009-05-12 | Michael Raymond Ayers | Porous films and bodies with enhanced mechanical strength |
US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
US8055444B2 (en) * | 2006-04-04 | 2011-11-08 | Yahoo! Inc. | Content display and navigation interface |
US7737455B2 (en) * | 2006-05-19 | 2010-06-15 | Bridgelux, Inc. | Electrode structures for LEDs with increased active area |
US7573074B2 (en) | 2006-05-19 | 2009-08-11 | Bridgelux, Inc. | LED electrode |
US7875315B2 (en) * | 2006-05-31 | 2011-01-25 | Roskilde Semiconductor Llc | Porous inorganic solids for use as low dielectric constant materials |
WO2007143026A2 (en) | 2006-05-31 | 2007-12-13 | Roskilde Semiconductor Llc | Linked periodic networks of alternating carbon and inorganic clusters for use as low dielectric constant materials |
US7790234B2 (en) * | 2006-05-31 | 2010-09-07 | Michael Raymond Ayers | Low dielectric constant materials prepared from soluble fullerene clusters |
WO2007143029A1 (en) * | 2006-05-31 | 2007-12-13 | Roskilde Semiconductor Llc | Porous materials derived from polymer composites |
FR2910178B1 (fr) | 2006-12-15 | 2009-05-15 | St Microelectronics Sa | Procede de realisation d'un element dielectrique poreux et element dielectrique correspondant |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5910073B2 (ja) * | 1972-10-27 | 1984-03-06 | 株式会社日立製作所 | シリコン・ゲ−トmos型半導体装置の製造方法 |
JPS4995591A (ja) * | 1973-01-12 | 1974-09-10 | ||
JPS551109A (en) * | 1978-06-16 | 1980-01-07 | Fujitsu Ltd | Manufacture of semiconductor device |
JPS5595857A (en) * | 1979-01-16 | 1980-07-21 | Nippon Sheet Glass Co Ltd | Moisture detection element |
JPS5799756A (en) * | 1980-12-13 | 1982-06-21 | Toshiba Corp | Semiconductor device and its manufacture |
JPS57113252A (en) * | 1980-12-29 | 1982-07-14 | Seiko Epson Corp | Manufacture of semiconductor device |
EP0075454B1 (en) * | 1981-09-18 | 1987-11-25 | Fujitsu Limited | Semiconductor device having new conductive interconnection structure and method for manufacturing the same |
US4460666A (en) * | 1981-11-24 | 1984-07-17 | Dinkler Leonard R | Coated substrate, preparation thereof, and use thereof |
JPS58182546A (ja) * | 1982-04-21 | 1983-10-25 | Hitachi Ltd | 湿度センサ |
JPS60234346A (ja) * | 1984-05-07 | 1985-11-21 | Nec Corp | 半導体装置 |
JPS6110757A (ja) * | 1984-06-26 | 1986-01-18 | Nissan Motor Co Ltd | 空燃比センサ |
US4582575A (en) * | 1984-09-04 | 1986-04-15 | Rockwell International Corporation | Electrically conductive composites and method of preparation |
US4834034A (en) * | 1984-11-26 | 1989-05-30 | John Velencei | Internal combustion engines |
JPH0715938B2 (ja) * | 1985-05-23 | 1995-02-22 | 日本電信電話株式会社 | 半導体装置およびその製造方法 |
JPS62188399A (ja) * | 1986-02-14 | 1987-08-17 | 日本電気株式会社 | セラミツク配線基板 |
DE3750205T2 (de) * | 1986-08-29 | 1994-12-08 | Hitachi Chemical Co Ltd | Substrat für Hochfrequenzschaltung und Verfahren zur Herstellung desselben. |
JPS63127551A (ja) * | 1986-11-17 | 1988-05-31 | Toshiba Corp | 半導体装置の製造方法 |
JPH0612790B2 (ja) * | 1987-02-24 | 1994-02-16 | 日本電気株式会社 | 半導体装置 |
US4946709A (en) * | 1988-07-18 | 1990-08-07 | Mitsubishi Denki Kabushiki Kaisha | Method for fabricating hybrid integrated circuit |
-
1988
- 1988-03-15 JP JP63062552A patent/JPH01235254A/ja active Pending
-
1989
- 1989-03-13 KR KR1019890003038A patent/KR930002670B1/ko not_active IP Right Cessation
- 1989-03-14 EP EP19890104509 patent/EP0333132A3/en not_active Withdrawn
-
1991
- 1991-03-27 US US07/677,619 patent/US5103288A/en not_active Expired - Lifetime
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5942802A (en) * | 1995-10-09 | 1999-08-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of producing the same |
US6171979B1 (en) | 1995-10-09 | 2001-01-09 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of producing the same |
US6200912B1 (en) | 1995-10-09 | 2001-03-13 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of producing the same |
KR19990014019A (ko) * | 1997-07-22 | 1999-02-25 | 이데이 노부유끼 | 유전체막의 제조 방법 |
US6794754B2 (en) | 1998-03-31 | 2004-09-21 | Hiroshi Morisaki | Semiconductor device with porous interlayer insulating film |
US6812163B2 (en) | 1998-03-31 | 2004-11-02 | Semiconductor Technology Academic Research Center | Semiconductor device with porous interlayer insulating film |
US7265064B2 (en) | 1998-03-31 | 2007-09-04 | Semiconductor Technology Academic Research Center | Semiconductor device with porous interlayer insulating film |
JP2003519924A (ja) * | 2000-01-05 | 2003-06-24 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 信号処理時間が減じられた半導体装置およびその製造方法 |
JP2012054586A (ja) * | 2000-05-08 | 2012-03-15 | Denki Kagaku Kogyo Kk | 低比誘電率SiOx膜の製造方法 |
KR100480412B1 (ko) * | 2002-02-26 | 2005-04-06 | 가부시키가이샤 히타치세이사쿠쇼 | 박막 트랜지스터 및 이를 구비한 디스플레이 장치 |
JP2008258488A (ja) * | 2007-04-06 | 2008-10-23 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP0333132A2 (en) | 1989-09-20 |
KR930002670B1 (ko) | 1993-04-07 |
KR890015370A (ko) | 1989-10-30 |
US5103288A (en) | 1992-04-07 |
EP0333132A3 (en) | 1991-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH01235254A (ja) | 半導体装置及びその製造方法 | |
EP1352421B1 (en) | Fabrication of semiconductor devices with air gaps for ultra low capacitance interconnection structures | |
US5691238A (en) | Subtractive dual damascene | |
JPH07240460A (ja) | 半導体装置の製造方法 | |
KR100384831B1 (ko) | 다층 금속 구조물을 제조하는 방법 | |
JPH05235184A (ja) | 半導体装置の多層配線構造体の製造方法 | |
JPH05243402A (ja) | 半導体装置の製造方法 | |
JPS5968953A (ja) | モノリシツク集積回路の製造方法 | |
JPS62295437A (ja) | 多層配線形成法 | |
US6534870B1 (en) | Apparatus and method for manufacturing a semiconductor device | |
JPH04199628A (ja) | 半導体装置の製造方法 | |
JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
JPS604240A (ja) | 半導体装置 | |
JPS5848940A (ja) | 半導体装置の製造方法 | |
JP2900718B2 (ja) | 半導体装置及びその製造方法 | |
JP2000252286A (ja) | 半導体装置の製造方法 | |
JPS5932153A (ja) | 半導体装置の製造方法 | |
JPH0590425A (ja) | 多層配線形成法 | |
JPH0260128A (ja) | 半導体装置 | |
JPS6015948A (ja) | 半導体装置の製造法 | |
JPH08139185A (ja) | 半導体装置の製造方法 | |
JPH05152444A (ja) | 半導体装置の製造方法 | |
JPH03125461A (ja) | アニール方法 | |
JPH02174250A (ja) | 半導体装置 | |
JPS6095938A (ja) | 半導体装置の製造方法 |