JPH0260128A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0260128A JPH0260128A JP21186088A JP21186088A JPH0260128A JP H0260128 A JPH0260128 A JP H0260128A JP 21186088 A JP21186088 A JP 21186088A JP 21186088 A JP21186088 A JP 21186088A JP H0260128 A JPH0260128 A JP H0260128A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- gold
- insulating film
- eutectic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 239000010931 gold Substances 0.000 claims abstract description 41
- 229910052737 gold Inorganic materials 0.000 claims abstract description 17
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 14
- 230000005496 eutectics Effects 0.000 claims abstract description 13
- 239000010703 silicon Substances 0.000 claims abstract description 8
- 239000000203 mixture Substances 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 239000012299 nitrogen atmosphere Substances 0.000 abstract description 3
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 238000005530 etching Methods 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 10
- 239000000758 substrate Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に金を主成分とする導電
膜を用いた配線の構造に関する。
膜を用いた配線の構造に関する。
従来、金を主成分とする導電膜を用いた半導体デバイス
は、極めて集積度の低いものに限られており、配線用に
加工された金パターン上にただちに層間膜あるいはカバ
ー絶縁膜を形成するのが一般的であった。
は、極めて集積度の低いものに限られており、配線用に
加工された金パターン上にただちに層間膜あるいはカバ
ー絶縁膜を形成するのが一般的であった。
上述した従来の構造では、配線の表面はほとんど金の原
子で占められるため、配線表面に形成された絶縁膜との
接着性が極めて低い、従って、ごく限られた集積密度の
低い簡単な半導体装置で使用されるだけであり、高密度
の大規模な半導体装置には未だ適用はされていない。
子で占められるため、配線表面に形成された絶縁膜との
接着性が極めて低い、従って、ごく限られた集積密度の
低い簡単な半導体装置で使用されるだけであり、高密度
の大規模な半導体装置には未だ適用はされていない。
本発明によれば、金を主成分とする導電膜の表面なＡｕ
とＳｉの共晶体あるいは混合物で覆った配線を有する半
導体装置が得られる。
とＳｉの共晶体あるいは混合物で覆った配線を有する半
導体装置が得られる。
本発明の金属配線構造は、金を主成分とする配線用導電
膜表面に金とシリコンの共晶体を設けることにより、絶
縁膜との接着性を良好ならしめるものである。
膜表面に金とシリコンの共晶体を設けることにより、絶
縁膜との接着性を良好ならしめるものである。
〔実施例〕。
次に、本発明について図面を参照して説明する。
第１図は本発明を適用した配線構造の第１の実施例を説
明する縦断面図である。Ｓｉ基板１０１上に形成された
シリコン酸化膜１０２上にＴｉＷ膜１０３とＡｕ膜１０
４の二層からなるＡｕを主成分とする配線体が設けられ
、さらにＡｕ膜１０４の表面（上面および側面）がＡｕ
とＳｉの共晶体１０５で被覆されている。なお、半導体
素子は、Ｓｉ基板１０１に形成されている。
明する縦断面図である。Ｓｉ基板１０１上に形成された
シリコン酸化膜１０２上にＴｉＷ膜１０３とＡｕ膜１０
４の二層からなるＡｕを主成分とする配線体が設けられ
、さらにＡｕ膜１０４の表面（上面および側面）がＡｕ
とＳｉの共晶体１０５で被覆されている。なお、半導体
素子は、Ｓｉ基板１０１に形成されている。
この配線構造を実現するためには、例えば次のようにす
れば良い。まず厚さ２０００人のＴｉＷ膜と厚さ１μの
Ａｕ膜の２層からなる配線体を形成し、この上にスパッ
タ法によりシリコン膜を５００人堆積する。次にこの構
造を３５０℃のＮ２雰囲気で１０分間アニールし、Ａｕ
とＳｉを反応させることによりＡｕ配線表面にＡｕとＳ
ｉの共晶体が形成される。この処理温度ではＴｉＷ膜と
Ｓｉ膜は反応しない。この反応処理の後、Ａｕ膜と反応
しなかったＳｉ膜を乾式あるいは湿式エツチングで除去
し、続いて絶縁膜１０６を形成する。
れば良い。まず厚さ２０００人のＴｉＷ膜と厚さ１μの
Ａｕ膜の２層からなる配線体を形成し、この上にスパッ
タ法によりシリコン膜を５００人堆積する。次にこの構
造を３５０℃のＮ２雰囲気で１０分間アニールし、Ａｕ
とＳｉを反応させることによりＡｕ配線表面にＡｕとＳ
ｉの共晶体が形成される。この処理温度ではＴｉＷ膜と
Ｓｉ膜は反応しない。この反応処理の後、Ａｕ膜と反応
しなかったＳｉ膜を乾式あるいは湿式エツチングで除去
し、続いて絶縁膜１０６を形成する。
本実施例の構造を実現するには、次に述べる方法を用い
ても良い。本方法では、まずＴｉＷ膜とＡｕ膜の二層か
らなる配線体を形成後、基板を真空中で３５０℃に加熱
し、約ＩＴｏｒｒの圧力で導入したＳｉｇｎガスを配線
表面に吹きつける。この際に生じるＡｕとＳｉＨ４との
反応によって、Ａｕ配線表面にＡｕ−８ｉ共晶体が形成
されＡｕ配線表面が被覆される。
ても良い。本方法では、まずＴｉＷ膜とＡｕ膜の二層か
らなる配線体を形成後、基板を真空中で３５０℃に加熱
し、約ＩＴｏｒｒの圧力で導入したＳｉｇｎガスを配線
表面に吹きつける。この際に生じるＡｕとＳｉＨ４との
反応によって、Ａｕ配線表面にＡｕ−８ｉ共晶体が形成
されＡｕ配線表面が被覆される。
第２図は本発明を適用した配線構造の第２の実施例を説
明する縦断面図である。Ｓｉ基板２０１上に形成された
シリコン酸化膜２０２上に、ＴｉＷ膜２０３とＡｕ膜２
０４の二層からなるＡｕを主成分とする配線体が形成さ
れ、さらにＡｕ膜２０４の上面がＡｕとＳｉの共晶体２
０５で被覆されている。
明する縦断面図である。Ｓｉ基板２０１上に形成された
シリコン酸化膜２０２上に、ＴｉＷ膜２０３とＡｕ膜２
０４の二層からなるＡｕを主成分とする配線体が形成さ
れ、さらにＡｕ膜２０４の上面がＡｕとＳｉの共晶体２
０５で被覆されている。
この構造を実現するためには例えば次のようにすれば良
い。まず厚さ２０００人のＴｉＷ膜と厚さ１μのＡｕ膜
からなる２層膜を形成し、この上にさらにシリコン膜５
００人を堆積し３層膜とする。次に通常のフォトリング
ラフィ工程により上記の３層膜上の所望部分にフォトレ
ジストパターンを形成する。このフォトレジストパター
ンをマスクとし、イオンミリング法によってシリコン膜
、Ａｕ膜、ＴｉＷ膜を順次エツチングする。
い。まず厚さ２０００人のＴｉＷ膜と厚さ１μのＡｕ膜
からなる２層膜を形成し、この上にさらにシリコン膜５
００人を堆積し３層膜とする。次に通常のフォトリング
ラフィ工程により上記の３層膜上の所望部分にフォトレ
ジストパターンを形成する。このフォトレジストパター
ンをマスクとし、イオンミリング法によってシリコン膜
、Ａｕ膜、ＴｉＷ膜を順次エツチングする。
この方法により配線様に加工された３層膜をＮ２雰囲気
中で約３００℃１０分間の熱処理を行うことでＡｕ膜の
上面にＡｕとＳｉの共晶体が形成された構造が実現され
る。
中で約３００℃１０分間の熱処理を行うことでＡｕ膜の
上面にＡｕとＳｉの共晶体が形成された構造が実現され
る。
以上説明したように本発明によればＡｕ膜表面をＡｕと
Ｓｉの共晶体あるいは混合物とすることにより、絶縁膜
に対する高い接着性が容易に実現でき、高信頼金配線構
造を実現できる効果がある。
Ｓｉの共晶体あるいは混合物とすることにより、絶縁膜
に対する高い接着性が容易に実現でき、高信頼金配線構
造を実現できる効果がある。
当該金とシリコンの共晶体層は、絶縁膜との接着性を改
善するべく設けられるものであり、例えば配線パターン
の上面にのみに設けられても、側面にのみに設けられて
も、上面および側面に設けられても良く、さらに上面お
よび側面にモザイク様に設けられても良い。
善するべく設けられるものであり、例えば配線パターン
の上面にのみに設けられても、側面にのみに設けられて
も、上面および側面に設けられても良く、さらに上面お
よび側面にモザイク様に設けられても良い。
１０１．２０１・・・・・・Ｓｉ基板、１０２，２０２
・・・・・・シリコン酸化膜、１０３．２（）３・・・
・・・ＴｉＷ膜、１０４ 、２０４−Ａｕ膜、１０５，
２０５・・・・・・Ａｕ−８ｉ共晶体、１０６，２０６
・・・・・・絶縁膜。
・・・・・・シリコン酸化膜、１０３．２（）３・・・
・・・ＴｉＷ膜、１０４ 、２０４−Ａｕ膜、１０５，
２０５・・・・・・Ａｕ−８ｉ共晶体、１０６，２０６
・・・・・・絶縁膜。
Claims (1)
- 金を主成分とし、その表面の少くとも一部の領域が金
とシリコンの共晶体あるいは混合物で覆われた導電膜を
配線として有することを特徴とする半導体装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21186088A JPH0260128A (ja) | 1988-08-25 | 1988-08-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21186088A JPH0260128A (ja) | 1988-08-25 | 1988-08-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0260128A true JPH0260128A (ja) | 1990-02-28 |
Family
ID=16612802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21186088A Pending JPH0260128A (ja) | 1988-08-25 | 1988-08-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0260128A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0559182A2 (en) * | 1992-03-03 | 1993-09-08 | Sumitomo Electric Industries, Limited | Semiconductor device |
| JPH0684905A (ja) * | 1992-05-27 | 1994-03-25 | Nec Corp | 半導体集積回路装置の製造方法 |
-
1988
- 1988-08-25 JP JP21186088A patent/JPH0260128A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0559182A2 (en) * | 1992-03-03 | 1993-09-08 | Sumitomo Electric Industries, Limited | Semiconductor device |
| EP0559182A3 (ja) * | 1992-03-03 | 1995-05-10 | Sumitomo Electric Industries | |
| JPH0684905A (ja) * | 1992-05-27 | 1994-03-25 | Nec Corp | 半導体集積回路装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01235254A (ja) | 半導体装置及びその製造方法 | |
| JPS63142A (ja) | 半導体装置の製造方法 | |
| JPH0260128A (ja) | 半導体装置 | |
| JPH0629294A (ja) | 半導体装置の製造方法 | |
| JPH0258353A (ja) | 半導体装置 | |
| JP3498619B2 (ja) | 半導体装置とその製法 | |
| JPS6251242A (ja) | 多層配線の製造方法 | |
| JPS58110055A (ja) | 半導体装置 | |
| JPS6027187B2 (ja) | 半導体装置の製造方法 | |
| JPS62239551A (ja) | 半導体装置 | |
| JPH05152444A (ja) | 半導体装置の製造方法 | |
| JPH0194623A (ja) | 多層配線半導体装置の製造方法 | |
| JPS639662B2 (ja) | ||
| JPH01268150A (ja) | 半導体装置 | |
| JPH0235731A (ja) | 半導体装置の製造方法 | |
| JPS6193629A (ja) | 半導体装置の製造方法 | |
| JPH0334323A (ja) | 半導体装置の製造方法 | |
| JPH01136352A (ja) | 半導体装置の配線形成方法 | |
| JPH0290616A (ja) | 層間絶縁膜スルーホール形成方法 | |
| JPS61107749A (ja) | 半導体装置 | |
| JPS62177943A (ja) | 多層配線構造の製造方法 | |
| JPS6236842A (ja) | 半導体装置の製造方法 | |
| JPH03283622A (ja) | 半導体装置の多層配線構造 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPH01298740A (ja) | 半導体装置 |