JPS639662B2 - - Google Patents
Info
- Publication number
- JPS639662B2 JPS639662B2 JP55085322A JP8532280A JPS639662B2 JP S639662 B2 JPS639662 B2 JP S639662B2 JP 55085322 A JP55085322 A JP 55085322A JP 8532280 A JP8532280 A JP 8532280A JP S639662 B2 JPS639662 B2 JP S639662B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pad portion
- wiring body
- film
- nickel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 19
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 18
- 229910000679 solder Inorganic materials 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 238000004380 ashing Methods 0.000 claims description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims 1
- 229910001882 dioxygen Inorganic materials 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 24
- 239000010408 film Substances 0.000 description 19
- 239000010931 gold Substances 0.000 description 6
- 229910000480 nickel oxide Inorganic materials 0.000 description 4
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体素子の製造方法に係り、更に特
定すれば半導体素子表面の配線体とそのパツド部
の製造方法に関する。
定すれば半導体素子表面の配線体とそのパツド部
の製造方法に関する。
半導体素子を厚膜及び薄膜回路等の混成集積回
路基板或いは半導体装置のパツケージ基板等に取
りつけるため、第１図に示すごとく半導体基板１
表面に形成されたベース領域２、エミツタ領域３
等より導出されたアルミニウム（Al）等よりな
る配線体４，５のパツド部６にハンダ・バンプ７
を設けた構造がかねてより用いられている。
路基板或いは半導体装置のパツケージ基板等に取
りつけるため、第１図に示すごとく半導体基板１
表面に形成されたベース領域２、エミツタ領域３
等より導出されたアルミニウム（Al）等よりな
る配線体４，５のパツド部６にハンダ・バンプ７
を設けた構造がかねてより用いられている。
上記構造においてハンダ・バンプ７を形成する
際或いは該ハンダ・バンプ７を用いて回路基板に
半導体素子を取り付ける際に、ハンダにより配線
体間が短絡されるのを防止するため、上記配線体
４，５を形成した後、パツド部６を除く他の部分
を燐シリケートガラス（PSG）膜８で被覆し、
上記配線体４，５のパツド部６にクロム（Cr）
―銅（Cu）膜９を被着してからハンダ・バンプ
６を形成している。
際或いは該ハンダ・バンプ７を用いて回路基板に
半導体素子を取り付ける際に、ハンダにより配線
体間が短絡されるのを防止するため、上記配線体
４，５を形成した後、パツド部６を除く他の部分
を燐シリケートガラス（PSG）膜８で被覆し、
上記配線体４，５のパツド部６にクロム（Cr）
―銅（Cu）膜９を被着してからハンダ・バンプ
６を形成している。
上記配線体４，５の被膜としてはPSG層８に
代えてポリイミド樹脂層やハンダがつかない金属
層等を用いる場合もあるが、いずれにしても従来
構造ではこの被覆膜及びパツド部を形成するに際
し煩雑な工程を必要としていた。
代えてポリイミド樹脂層やハンダがつかない金属
層等を用いる場合もあるが、いずれにしても従来
構造ではこの被覆膜及びパツド部を形成するに際
し煩雑な工程を必要としていた。
本発明の目的は上記問題点を解消して半導体素
子におけるハンダ・バンプを設けられた配線体の
製作容易な製造方法を提供することにある。
子におけるハンダ・バンプを設けられた配線体の
製作容易な製造方法を提供することにある。
以下本発明の半導体素子における配線体パツド
部の製造方法の実施例を図面により説明する。
部の製造方法の実施例を図面により説明する。
第２図は本発明の一実施例をその製造工程と共
に示す要部断面図であつて、１はシリコン基板、
２はベース領域、３はエミツタ領域、１０は二酸
化シリコンSiO2膜である。
に示す要部断面図であつて、１はシリコン基板、
２はベース領域、３はエミツタ領域、１０は二酸
化シリコンSiO2膜である。
先ず同図ａに示すようにシリコン基板１表面の
電極コンタクト部１１，１１′よりSiO2膜１０上
に導出された配線体１２を形成する。該配線体１
２は例えばシリコン基板１及びSiO2膜１０とよ
く密着するチタンTiのような金属と、容易に酸
化されその酸化膜にハンダが付着しないニツケル
Niとを例えば蒸着法により積層して被着せしめ、
これをパターニングしてTi層１３及びNi層１４
を形成することにより得られる。
電極コンタクト部１１，１１′よりSiO2膜１０上
に導出された配線体１２を形成する。該配線体１
２は例えばシリコン基板１及びSiO2膜１０とよ
く密着するチタンTiのような金属と、容易に酸
化されその酸化膜にハンダが付着しないニツケル
Niとを例えば蒸着法により積層して被着せしめ、
これをパターニングしてTi層１３及びNi層１４
を形成することにより得られる。
上述のごとく配線体１２の構成は、配線体の下
地との密着性及び酸化され易さと、更には電気伝
導度を考慮して選択することが重要である。従つ
て配線体は二層構成に限らず、一層であつても或
いは三層以上の構成としても良い。
地との密着性及び酸化され易さと、更には電気伝
導度を考慮して選択することが重要である。従つ
て配線体は二層構成に限らず、一層であつても或
いは三層以上の構成としても良い。
次いで同図ｂに示すように、パツド部６を開口
部とするホトレジスト膜１５を形成し、金Auの
ような酸化されない金属を蒸着法等により被着し
て金Au層１６，１６′を形成する。
部とするホトレジスト膜１５を形成し、金Auの
ような酸化されない金属を蒸着法等により被着し
て金Au層１６，１６′を形成する。
次いで同図ｃに示すように、圧力１〜５
〔Torr〕程の酸素O2ガスを用いたプラズマアツシ
ヤ法により上記ホトレジスト膜１５を除去する。
この工程により上記ホトレジスト膜１５と共にそ
の上に被着せる金Au層も除去され、更にプラズ
マにより加熱されて200〔℃〕程度の温度に達する
ので上記Ni層１４の表面が酸化されて酸化ニツ
ケル膜１７が生成される。
〔Torr〕程の酸素O2ガスを用いたプラズマアツシ
ヤ法により上記ホトレジスト膜１５を除去する。
この工程により上記ホトレジスト膜１５と共にそ
の上に被着せる金Au層も除去され、更にプラズ
マにより加熱されて200〔℃〕程度の温度に達する
ので上記Ni層１４の表面が酸化されて酸化ニツ
ケル膜１７が生成される。
このようにすることにより、金属１６の表面は
酸化されないのでハンダがつくが、配線体は酸化
ニツケル膜１７に被覆されるのでハンダが付着し
ない状態となる。従つて金Au層１６上にハンダ
を置いて加熱する方法、或いは溶融ハンダ中に基
板を浸漬する等の方法により、同図ｄに示すよう
な金Au層１６上にハンダ・バンプ１８が形成さ
れた半導体素子が得られる。
酸化されないのでハンダがつくが、配線体は酸化
ニツケル膜１７に被覆されるのでハンダが付着し
ない状態となる。従つて金Au層１６上にハンダ
を置いて加熱する方法、或いは溶融ハンダ中に基
板を浸漬する等の方法により、同図ｄに示すよう
な金Au層１６上にハンダ・バンプ１８が形成さ
れた半導体素子が得られる。
上述の説明で明らかな如く、本実施例によれば
ハンダの付着防止のための被覆膜はパツド部を形
成する工程で同時に形成されるので工程が簡略化
される。
ハンダの付着防止のための被覆膜はパツド部を形
成する工程で同時に形成されるので工程が簡略化
される。
次に本発明の他の実施例として集積回路装置に
おいて多層（図では二層）配線を構成した例につ
いて第３図の要部断面図を用いて説明する。
おいて多層（図では二層）配線を構成した例につ
いて第３図の要部断面図を用いて説明する。
同図において１９はアルミニウムAlよりなる
第１層配線体、２０は第１層配線と第２層配線間
を絶縁するためのPSG膜である。
第１層配線体、２０は第１層配線と第２層配線間
を絶縁するためのPSG膜である。
本実施例では、第１層配線体１９及びPSG膜
２０を形成し、該PSG膜２０を上記第１層配線
１９上の所定の位置において開口し、以後の工程
は前述の一実施例と同様に進めてTi層及びNi層
よりなる第２層配線体１２とその表面に酸化ニツ
ケル膜１７及びパツド部に金属１６とその上にハ
ンダ・パツド１８とを形成した。
２０を形成し、該PSG膜２０を上記第１層配線
１９上の所定の位置において開口し、以後の工程
は前述の一実施例と同様に進めてTi層及びNi層
よりなる第２層配線体１２とその表面に酸化ニツ
ケル膜１７及びパツド部に金属１６とその上にハ
ンダ・パツド１８とを形成した。
本実施例によつて得られた集積回路素子におい
ても、前記一実施例におけると同様にパツド部以
外にはハンダが付着しないので、ハンダ・バンプ
形成時或いはこの素子を回路基板に装着する際
に、配線体間をハンダで短絡する恐れがない。
ても、前記一実施例におけると同様にパツド部以
外にはハンダが付着しないので、ハンダ・バンプ
形成時或いはこの素子を回路基板に装着する際
に、配線体間をハンダで短絡する恐れがない。
また本実施例においても工程が簡略化されたこ
とは既に明らかであろう。
とは既に明らかであろう。
上記２つの実施例はいずれもバイポーラ型半導
体素子を掲げて説明したが、これに限定されるこ
とはなくMIS型半導体素子であつても、またトラ
ンジスタに限定されることなくダイオードその他
いかなる素子であつても本発明を実施し得る。
体素子を掲げて説明したが、これに限定されるこ
とはなくMIS型半導体素子であつても、またトラ
ンジスタに限定されることなくダイオードその他
いかなる素子であつても本発明を実施し得る。
また本発明の半導体素子を製造する工程は前記
実施例示した工程に限定する必要はなく、他のい
かなる工程を用いて製造しても差支えない。
実施例示した工程に限定する必要はなく、他のい
かなる工程を用いて製造しても差支えない。
以上説明したごとく本発明の製造方法によれ
ば、表面にハンダ付着防止用皮膜が形成され、且
つパツド部にハンダ・バンプが設けられた配線体
を具備する半導体素子における該パツド部の製作
工程を簡略化にでき、安価な半導体素子の提供が
可能になる。
ば、表面にハンダ付着防止用皮膜が形成され、且
つパツド部にハンダ・バンプが設けられた配線体
を具備する半導体素子における該パツド部の製作
工程を簡略化にでき、安価な半導体素子の提供が
可能になる。
第１図は従来の半導体素子の説明のための要部
断面図、第２図及び第３図は本発明の一実施例及
び他の実施例を示す要部断面図である。図中、１
は半導体基板、６はパツド部、１２は配線体、１
３はチタン層、１４はニツケル層、１６は金層、
１７は酸化ニツケル膜、１８はハンダ・バンプを
示す。
断面図、第２図及び第３図は本発明の一実施例及
び他の実施例を示す要部断面図である。図中、１
は半導体基板、６はパツド部、１２は配線体、１
３はチタン層、１４はニツケル層、１６は金層、
１７は酸化ニツケル膜、１８はハンダ・バンプを
示す。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板表面に金属配線体と該金属配線体
のパツド部にハンダ・バンプとを具備する半導体
素子において、 前記配線体の最上層をニツケルで形成した後、
該ニツケル層上に前記パツド部を開口部とするホ
トレジスト膜を形成し、 次に該ホトレジスト膜上および前記開口部を介
して前記ニツケル層上の前記パツド部に非酸化性
金属層を被着し、 その後前記ホトレジスト膜を酸素ガスを用いた
プラズマアツシヤ法により除去すると同時に、前
記パツド部を除く残りの部分の前記ニツケル層の
表面をニツケルのプラズマ酸化膜の生成により被
覆してなることを特徴とする半導体素子における
配線体パツド部の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8532280A JPS5710947A (en) | 1980-06-24 | 1980-06-24 | Semiconductor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8532280A JPS5710947A (en) | 1980-06-24 | 1980-06-24 | Semiconductor element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5710947A JPS5710947A (en) | 1982-01-20 |
| JPS639662B2 true JPS639662B2 (ja) | 1988-03-01 |
Family
ID=13855377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8532280A Granted JPS5710947A (en) | 1980-06-24 | 1980-06-24 | Semiconductor element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5710947A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8399912B2 (en) | 2010-02-16 | 2013-03-19 | International Rectifier Corporation | III-nitride power device with solderable front metal |
| JP5664392B2 (ja) * | 2011-03-23 | 2015-02-04 | ソニー株式会社 | 半導体装置、半導体装置の製造方法、及び配線基板の製造方法 |
| JP5983006B2 (ja) * | 2012-05-08 | 2016-08-31 | 株式会社村田製作所 | セラミック電子部品及び電子装置 |
-
1980
- 1980-06-24 JP JP8532280A patent/JPS5710947A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5710947A (en) | 1982-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4486945A (en) | Method of manufacturing semiconductor device with plated bump | |
| JPS6149819B2 (ja) | ||
| JPS639662B2 (ja) | ||
| JP3259562B2 (ja) | バンプ付き半導体装置の製造方法 | |
| JPH0555228A (ja) | 半導体装置 | |
| JP2730492B2 (ja) | 半導体装置 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JPS6341238B2 (ja) | ||
| JPS5850421B2 (ja) | 薄膜回路 | |
| JPH0697663B2 (ja) | 半導体素子の製造方法 | |
| JP3259363B2 (ja) | 半導体装置のボンディングパッド構造の形成方法 | |
| JP3733077B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6348427B2 (ja) | ||
| JPS59145537A (ja) | 半導体装置 | |
| JPH01128545A (ja) | 半導体装置 | |
| JPH0715909B2 (ja) | 半導体装置の製造方法 | |
| JPS63305533A (ja) | 半導体装置の製造方法 | |
| JPS61251152A (ja) | バンプ形成方法 | |
| JPH03190240A (ja) | 半導体装置の製造方法 | |
| JP3802211B2 (ja) | 半導体装置の電極構造、および半導体装置における電極構造の製造方法 | |
| JPS61225839A (ja) | バンプ電極の形成方法 | |
| JPH09172019A (ja) | 下地電極の形成方法 | |
| JPS63252445A (ja) | 半導体装置の製造方法 | |
| JPS63308352A (ja) | 半導体装置の製造方法 | |
| JPH0430533A (ja) | 半導体装置の製造方法 |