JP3259363B2 - 半導体装置のボンディングパッド構造の形成方法 - Google Patents
半導体装置のボンディングパッド構造の形成方法Info
- Publication number
- JP3259363B2 JP3259363B2 JP28093492A JP28093492A JP3259363B2 JP 3259363 B2 JP3259363 B2 JP 3259363B2 JP 28093492 A JP28093492 A JP 28093492A JP 28093492 A JP28093492 A JP 28093492A JP 3259363 B2 JP3259363 B2 JP 3259363B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- bonding pad
- insulating film
- film
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05073—Single internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置のボンディ
ングパッド構造の形成方法に関するものである。
ングパッド構造の形成方法に関するものである。
【０００２】
【従来の技術】半導体装置の高集積化にともない、配線
間隔が狭くなっている。ところが、配線層の膜厚は薄く
なっていないので、配線を覆う状態に形成するオーバコ
ート膜のカバリッジ性が低下している。そこでカバリッ
ジ性をよくするために、オーバコート膜を形成する前
に、成膜表面の平坦化が行われている。通常、ＳＯＧ
（Spin on glass ）を塗布することにより、平坦化膜
を形成している。
間隔が狭くなっている。ところが、配線層の膜厚は薄く
なっていないので、配線を覆う状態に形成するオーバコ
ート膜のカバリッジ性が低下している。そこでカバリッ
ジ性をよくするために、オーバコート膜を形成する前
に、成膜表面の平坦化が行われている。通常、ＳＯＧ
（Spin on glass ）を塗布することにより、平坦化膜
を形成している。
【０００３】
【発明が解決しようとする課題】しかしながら、上記方
法によって平坦化膜を形成した場合には、図６に示すよ
うに、層間絶縁膜８１上に形成されているボンディング
パッド８２を覆う状態に平坦化膜８３とオーバコート膜
８４とが成膜されている。上記ボンディングパッド８２
上の平坦化膜８３とオーバコート膜８４とには開口８５
が形成されている。このように形成されている開口８５
では、平坦化膜８３が露出する。通常、平坦化膜８３
は、耐湿性が比較的良くないＳＯＧ（Spin on glass
）で形成されるので、露出している平坦化膜８３が水
分を吸収する。このため、ボンディングパッド８２が腐
食を起こして配線信頼性を低下させる。
法によって平坦化膜を形成した場合には、図６に示すよ
うに、層間絶縁膜８１上に形成されているボンディング
パッド８２を覆う状態に平坦化膜８３とオーバコート膜
８４とが成膜されている。上記ボンディングパッド８２
上の平坦化膜８３とオーバコート膜８４とには開口８５
が形成されている。このように形成されている開口８５
では、平坦化膜８３が露出する。通常、平坦化膜８３
は、耐湿性が比較的良くないＳＯＧ（Spin on glass
）で形成されるので、露出している平坦化膜８３が水
分を吸収する。このため、ボンディングパッド８２が腐
食を起こして配線信頼性を低下させる。
【０００４】そこで図７に示すように、ボンディングパ
ッド８２が露出するまで平坦化膜８３をエッチバックし
た場合には、ボンディングパッド８２が素子形成領域９
１に形成されている配線９２よりも低く形成されている
ために、配線９２も露出する。このため、平坦化膜８３
は素子形成領域９１の表面を平坦化するという機能を果
たさなくなる。したがって、オーバコート膜（図示せ
ず）を成膜した場合には、そのカバリッジ性が低下す
る。
ッド８２が露出するまで平坦化膜８３をエッチバックし
た場合には、ボンディングパッド８２が素子形成領域９
１に形成されている配線９２よりも低く形成されている
ために、配線９２も露出する。このため、平坦化膜８３
は素子形成領域９１の表面を平坦化するという機能を果
たさなくなる。したがって、オーバコート膜（図示せ
ず）を成膜した場合には、そのカバリッジ性が低下す
る。
【０００５】本発明は、配線信頼性に優れているととも
にオーバコート膜のカバリッジ性が高い半導体装置のボ
ンディングパッド構造の形成方法を提供することを目的
とする。
にオーバコート膜のカバリッジ性が高い半導体装置のボ
ンディングパッド構造の形成方法を提供することを目的
とする。
【０００６】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされた半導体装置のボンディングパッド
構造の形成方法である。
成するためになされた半導体装置のボンディングパッド
構造の形成方法である。
【０００７】ボンディングパッド構造の形成方法は、半
導体装置のボンディングパッド形成領域に、素子形成領
域に設けた素子の高さよりも高い状態の下地パターンを
形成する第１の工程と、前記下地パターンと当該素子形
成領域とを覆う状態に層間絶縁膜を形成する第２の工程
と、前記素子形成領域の前記層間絶縁膜上に配線を形成
するとともに、ボンディングパッド形成領域の層間絶縁
膜上に当該配線と同等もしくはそれ以上の高さのボンデ
ィングパッドを形成する第３の工程と、前記層間絶縁膜
上に前記配線および前記ボンディングパッドを覆う塗布
絶縁膜を形成した後、前記塗布絶縁膜をエッチバックす
ることにより前記ボンディングパッドの上面を露出させ
るとともに塗布絶縁膜表面を平坦化する第４の工程を行
う方法である。
導体装置のボンディングパッド形成領域に、素子形成領
域に設けた素子の高さよりも高い状態の下地パターンを
形成する第１の工程と、前記下地パターンと当該素子形
成領域とを覆う状態に層間絶縁膜を形成する第２の工程
と、前記素子形成領域の前記層間絶縁膜上に配線を形成
するとともに、ボンディングパッド形成領域の層間絶縁
膜上に当該配線と同等もしくはそれ以上の高さのボンデ
ィングパッドを形成する第３の工程と、前記層間絶縁膜
上に前記配線および前記ボンディングパッドを覆う塗布
絶縁膜を形成した後、前記塗布絶縁膜をエッチバックす
ることにより前記ボンディングパッドの上面を露出させ
るとともに塗布絶縁膜表面を平坦化する第４の工程を行
う方法である。
【０００８】
【作用】上記構成の半導体装置のボンディングパッド構
造の形成方法では、素子形成領域に形成する配線の高さ
と同等もしくはそれ以上の高さにボンディングパッドを
形成した後、塗布絶縁膜を形成し、次いで塗布絶縁膜を
エッチバックすることから、容易にボンディングパッド
の上部を露出させることが可能になる。また素子形成領
域に形成した配線を覆うとともにボンディングパッドの
上面を露出する状態にして平坦化膜を形成することか
ら、その後オーバコート膜を形成した場合に、耐湿性に
劣る平坦化膜を露出させることなくボンディングパッド
の上面のみを露出させることが可能になる。
造の形成方法では、素子形成領域に形成する配線の高さ
と同等もしくはそれ以上の高さにボンディングパッドを
形成した後、塗布絶縁膜を形成し、次いで塗布絶縁膜を
エッチバックすることから、容易にボンディングパッド
の上部を露出させることが可能になる。また素子形成領
域に形成した配線を覆うとともにボンディングパッドの
上面を露出する状態にして平坦化膜を形成することか
ら、その後オーバコート膜を形成した場合に、耐湿性に
劣る平坦化膜を露出させることなくボンディングパッド
の上面のみを露出させることが可能になる。
【０００９】
【実施例】本発明は図１の概略構成断面図に示す構成の
半導体装置を形成することを特徴としている。まず、装
置構成を図１により説明する。図１に示すように、半導
体基板１１の素子形成領域１２には、半導体装置１０を
構成する素子２１〜２３等が形成されている。これらの
素子２１〜２３は、例えばＭＯＳトランジスタ，薄膜ト
ランジスタ，キャパシタ，抵抗等よりなる。また半導体
基板１１のボンディングパッド形成領域１３には、素子
形成領域１２の素子２１〜２３を形成するために成膜し
たｐｏｌｙ−Ｓｉ膜３１〜３４や絶縁膜３５〜３７をパ
ターニングして形成した下地パターン３８が、例えばＬ
ＯＣＯＳ酸化膜３９上に形成されている。
半導体装置を形成することを特徴としている。まず、装
置構成を図１により説明する。図１に示すように、半導
体基板１１の素子形成領域１２には、半導体装置１０を
構成する素子２１〜２３等が形成されている。これらの
素子２１〜２３は、例えばＭＯＳトランジスタ，薄膜ト
ランジスタ，キャパシタ，抵抗等よりなる。また半導体
基板１１のボンディングパッド形成領域１３には、素子
形成領域１２の素子２１〜２３を形成するために成膜し
たｐｏｌｙ−Ｓｉ膜３１〜３４や絶縁膜３５〜３７をパ
ターニングして形成した下地パターン３８が、例えばＬ
ＯＣＯＳ酸化膜３９上に形成されている。
【００１０】さらに素子形成領域１２に形成した素子２
１〜２３や上記下地パターン３８を覆う状態に層間絶縁
膜１４が形成されている。この層間絶縁膜１４上の素子
形成領域１２には、配線１５が形成されている。また層
間絶縁膜１４上のボンディングパッド形成領域１３に
は、ボンディングパッド１６が形成されている。このボ
ンディングパッド１６は、配線１５の高さと同等もしく
はそれ以上の高さに形成されている。
１〜２３や上記下地パターン３８を覆う状態に層間絶縁
膜１４が形成されている。この層間絶縁膜１４上の素子
形成領域１２には、配線１５が形成されている。また層
間絶縁膜１４上のボンディングパッド形成領域１３に
は、ボンディングパッド１６が形成されている。このボ
ンディングパッド１６は、配線１５の高さと同等もしく
はそれ以上の高さに形成されている。
【００１１】次に本発明に係る第１の実施例の形成方法
を、図２乃至図４の形成工程図により説明する。図２の
（１）に示す第１の工程を行う。この工程では、素子形
成領域１２に素子２１〜２３を形成するのに用いたｐｏ
ｌｙ−Ｓｉ膜３１〜３４や絶縁膜３５〜３７を、ボンデ
ィングパッド形成領域１３に残すことにより下地パター
ン３８を形成する。この下地パターン３８は、素子形成
領域１２の最上層のｐｏｌｙ−Ｓｉ膜３４よりも高く形
成される。
を、図２乃至図４の形成工程図により説明する。図２の
（１）に示す第１の工程を行う。この工程では、素子形
成領域１２に素子２１〜２３を形成するのに用いたｐｏ
ｌｙ−Ｓｉ膜３１〜３４や絶縁膜３５〜３７を、ボンデ
ィングパッド形成領域１３に残すことにより下地パター
ン３８を形成する。この下地パターン３８は、素子形成
領域１２の最上層のｐｏｌｙ−Ｓｉ膜３４よりも高く形
成される。
【００１２】続いて図２の（２）に示す第２の工程を行
う。この工程では、例えば化学的気相成長法によって、
素子形成領域１２とボンディングパッド形成領域１３と
を覆う状態に層間絶縁膜１４を成膜する。
う。この工程では、例えば化学的気相成長法によって、
素子形成領域１２とボンディングパッド形成領域１３と
を覆う状態に層間絶縁膜１４を成膜する。
【００１３】その後図２の（３）に示す第３の工程を行
う。この工程では、例えばスパッタ法によって、上記層
間絶縁膜１４の上面に配線形成膜５１を成膜する。続い
て通常のホトリソグラフィー技術とエッチングとによっ
て、上記配線形成膜５１の２点鎖線で示す部分を除去し
て、当該配線形成膜（５１）で、素子形成領域１２の層
間絶縁膜１４上に配線１５を形成するとともに、ボンデ
ィングパッド形成領域１３の層間絶縁膜１４上に当該配
線１５と同等もしくはそれ以上の高さにボンディングパ
ッド１６を形成する。
う。この工程では、例えばスパッタ法によって、上記層
間絶縁膜１４の上面に配線形成膜５１を成膜する。続い
て通常のホトリソグラフィー技術とエッチングとによっ
て、上記配線形成膜５１の２点鎖線で示す部分を除去し
て、当該配線形成膜（５１）で、素子形成領域１２の層
間絶縁膜１４上に配線１５を形成するとともに、ボンデ
ィングパッド形成領域１３の層間絶縁膜１４上に当該配
線１５と同等もしくはそれ以上の高さにボンディングパ
ッド１６を形成する。
【００１４】なお、図３の（１）に示すように、素子形
成領域１２の高さよりもボンディングパッド形成領域１
３の高さの方が低い場合には、例えば化学的気相成長法
によって、例えば絶縁膜（４０）を成膜した後、通常の
ホトリソグラフィー技術とエッチングとによって、ボン
ディングパッド形成領域１３のみに上記絶縁膜（４０）
で絶縁膜パターン４１を形成し、下地パターン３８の高
さを積み増す。そしてボンディングパッド形成領域１３
の高さを素子形成領域１２の高さと同等もしくはそれ以
上の高さにする。なお上記絶縁膜（４０）の代わりに、
例えばｐｏｌｙ−Ｓｉ膜または他の膜を形成することも
可能である。
成領域１２の高さよりもボンディングパッド形成領域１
３の高さの方が低い場合には、例えば化学的気相成長法
によって、例えば絶縁膜（４０）を成膜した後、通常の
ホトリソグラフィー技術とエッチングとによって、ボン
ディングパッド形成領域１３のみに上記絶縁膜（４０）
で絶縁膜パターン４１を形成し、下地パターン３８の高
さを積み増す。そしてボンディングパッド形成領域１３
の高さを素子形成領域１２の高さと同等もしくはそれ以
上の高さにする。なお上記絶縁膜（４０）の代わりに、
例えばｐｏｌｙ−Ｓｉ膜または他の膜を形成することも
可能である。
【００１５】その後、上記図２の（２），（３）で説明
したと同様にして、図３の（２）に示すように、層間絶
縁膜１４を形成した後、素子形成領域１２に配線１５を
形成するとともに、ボンディングパッド形成領域１３に
ボンディングパッド１６を形成する。また上記絶縁膜パ
ターン４１は、層間絶縁膜１４を成膜した後に形成する
ことも可能である。この場合には、ボンディングパッド
１６は絶縁膜パターン４１の上面に形成される。
したと同様にして、図３の（２）に示すように、層間絶
縁膜１４を形成した後、素子形成領域１２に配線１５を
形成するとともに、ボンディングパッド形成領域１３に
ボンディングパッド１６を形成する。また上記絶縁膜パ
ターン４１は、層間絶縁膜１４を成膜した後に形成する
ことも可能である。この場合には、ボンディングパッド
１６は絶縁膜パターン４１の上面に形成される。
【００１６】次に、図４の概略構成断面図に示すよう
に、第４の工程を行う。この工程では、例えば通常の塗
布技術によって、配線１５とボンディングパッド１６と
を覆う状態に、かつ上面が平坦になるように、塗布絶縁
膜として例えばＳＯＧ（Spinon glass ）膜１８を形成
する。
に、第４の工程を行う。この工程では、例えば通常の塗
布技術によって、配線１５とボンディングパッド１６と
を覆う状態に、かつ上面が平坦になるように、塗布絶縁
膜として例えばＳＯＧ（Spinon glass ）膜１８を形成
する。
【００１７】続いてエッチバックを行って、ボンディン
グパッド１６の上部が露出するまで上記ＳＯＧ膜１８の
上層（２点鎖線で示す部分）を除去する。その結果、ボ
ンデ ィングパッド１６の上部を露出させたＳＯＧ膜（１
８）よりなる平坦化膜１７が形成される。
グパッド１６の上部が露出するまで上記ＳＯＧ膜１８の
上層（２点鎖線で示す部分）を除去する。その結果、ボ
ンデ ィングパッド１６の上部を露出させたＳＯＧ膜（１
８）よりなる平坦化膜１７が形成される。
【００１８】次に第２の実施例の形成方法を、図５の形
成工程図により説明する。前記図２で説明した第１の工
程ないし第３の工程および図４に示す第４の工程を行
う。
成工程図により説明する。前記図２で説明した第１の工
程ないし第３の工程および図４に示す第４の工程を行
う。
【００１９】すなわち、図５の（１）に示すように、通
常の塗布技術によって、配線１５とボンディングパッド
１６とを覆う状態に、かつ上面が平坦になるように、例
えばＳＯＧ（Spin on glass ）膜１８を形成する。続
いてエッチバックを行って、ボンディングパッド１６の
上部が露出するまで上記ＳＯＧ膜１８の上層（２点鎖線
で示す部分）を除去する。そしてＳＯＧ膜（１８）より
なる平坦化膜１７を形成する。
常の塗布技術によって、配線１５とボンディングパッド
１６とを覆う状態に、かつ上面が平坦になるように、例
えばＳＯＧ（Spin on glass ）膜１８を形成する。続
いてエッチバックを行って、ボンディングパッド１６の
上部が露出するまで上記ＳＯＧ膜１８の上層（２点鎖線
で示す部分）を除去する。そしてＳＯＧ膜（１８）より
なる平坦化膜１７を形成する。
【００２０】次いでオーバコート膜を形成する。図５の
（２）に示すように、まず例えば化学的気相成長法によ
って、上記ボンディングパッド１６を覆う状態にして上
記平坦化膜１７上に酸化シリコン膜６１を成膜する。さ
らに例えばプラズマを利用した化学的気相成長法（プラ
ズマＣＶＤ法）によって、上記酸化シリコン膜６１の上
面にオーバコート膜になるプラズマ窒化シリコン（Ｓｉ
Ｎ）膜６２を成膜する。その後、ホトリソグラフィー技
術とエッチングとによって、上記ボンディングパッド１
６上の酸化シリコン膜６１と窒化シリコン膜６２にワイ
ヤボンディング用の開口６３を形成する。
（２）に示すように、まず例えば化学的気相成長法によ
って、上記ボンディングパッド１６を覆う状態にして上
記平坦化膜１７上に酸化シリコン膜６１を成膜する。さ
らに例えばプラズマを利用した化学的気相成長法（プラ
ズマＣＶＤ法）によって、上記酸化シリコン膜６１の上
面にオーバコート膜になるプラズマ窒化シリコン（Ｓｉ
Ｎ）膜６２を成膜する。その後、ホトリソグラフィー技
術とエッチングとによって、上記ボンディングパッド１
６上の酸化シリコン膜６１と窒化シリコン膜６２にワイ
ヤボンディング用の開口６３を形成する。
【００２１】上記形成方法では、素子形成領域１２に形
成する配線１５の高さと同等もしくはそれ以上の高さに
ボンディングパッド１６を形成したことにより、成膜と
エッチバックとによって、ボンディングパッド１６の上
部のみを露出させた状態に平坦化膜１７が容易に形成さ
れる。また素子形成領域１２に形成した配線１５を覆う
とともにボンディングパッド１６の上面を露出する状態
にして平坦化膜１７を形成することにより、その後オー
バコート膜になる窒化シリコン膜６２を成膜して、開口
６３を形成した場合に、耐湿性に劣る平坦化膜１７が露
出することなくボンディングパッド１６上面のみが露出
する。
成する配線１５の高さと同等もしくはそれ以上の高さに
ボンディングパッド１６を形成したことにより、成膜と
エッチバックとによって、ボンディングパッド１６の上
部のみを露出させた状態に平坦化膜１７が容易に形成さ
れる。また素子形成領域１２に形成した配線１５を覆う
とともにボンディングパッド１６の上面を露出する状態
にして平坦化膜１７を形成することにより、その後オー
バコート膜になる窒化シリコン膜６２を成膜して、開口
６３を形成した場合に、耐湿性に劣る平坦化膜１７が露
出することなくボンディングパッド１６上面のみが露出
する。
【００２２】
【発明の効果】以上、説明したように本発明によれば、
素子形成領域に形成する配線の高さと同等もしくはそれ
以上の高さにボンディングパッドを形成したので、成膜
とエッチバックとによって、ボンディングパッドの上部
のみを露出させた状態に平坦化膜を容易に形成すること
が可能になる。したがって、オーバコート膜を形成した
場合に、オーバコート膜のカバリッジ性が向上する。ま
たオーバコート膜を形成して、ボンディングパッド上の
オーバコート膜に開口を設けた場合に、耐湿性に劣る平
坦化膜が露出することなくボンディングパッドが露出さ
れるので、ボンディングパッドにおける配線信頼性の向
上を図ることができる。
素子形成領域に形成する配線の高さと同等もしくはそれ
以上の高さにボンディングパッドを形成したので、成膜
とエッチバックとによって、ボンディングパッドの上部
のみを露出させた状態に平坦化膜を容易に形成すること
が可能になる。したがって、オーバコート膜を形成した
場合に、オーバコート膜のカバリッジ性が向上する。ま
たオーバコート膜を形成して、ボンディングパッド上の
オーバコート膜に開口を設けた場合に、耐湿性に劣る平
坦化膜が露出することなくボンディングパッドが露出さ
れるので、ボンディングパッドにおける配線信頼性の向
上を図ることができる。
【図１】第１の実施例の概略構成断面図である。
【図２】第１の実施例の形成工程図である。
【図３】第１の実施例の別の形成工程図である。
【図４】第１の実施例の概略構成断面図である。
【図５】第２の実施例の形成工程図である。
【図６】課題の説明図である。
【図７】別の課題の説明図である。
１０ 半導体装置 １２ 素子形成領域 １３ ボンディングパッド形成領域 １４ 層間絶縁膜 １５ 配線 １６ ボンディングパッド １７ 平坦化膜 ３８ 下地パターン
Claims (2)
- 【請求項１】 半導体装置のボンディングパッド形成領
域に、素子形成領域に設けた素子の高さよりも高い状態
の下地パターンを形成する第１の工程と、 前記下地パターンと当該素子形成領域とを覆う状態に層
間絶縁膜を形成する第２の工程と、 前記素子形成領域の前記層間絶縁膜上に配線を形成する
とともに、ボンディングパッド形成領域の層間絶縁膜上
に当該配線と同等もしくはそれ以上の高さのボンディン
グパッドを形成する第３の工程と、 前記層間絶縁膜上に前記配線および前記ボンディングパ
ッドを覆う塗布絶縁膜を形成した後、前記塗布絶縁膜を
エッチバックすることにより前記ボンディングパッドの
上面を露出させるとともに塗布絶縁膜表面を平坦化する
第４の工程を行うことを特徴とする半導体装置のボンデ
ィングパッド構造の形成方法。 - 【請求項２】 前記第４の工程を行った後、 前記平坦化した塗布絶縁膜上に耐湿性に劣る前記塗布絶
縁膜を覆うオーバコート膜を形成する工程と、 前記オーバコート膜に、前記塗布絶縁膜が露出しないよ
うに前記ボンディングパッド上面のみを露出させるワイ
ヤボンディング用の開口を形成する工程とを行うことを
特徴とする請求項１記載の半導体装置のボンディングパ
ッド構造の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28093492A JP3259363B2 (ja) | 1992-09-25 | 1992-09-25 | 半導体装置のボンディングパッド構造の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28093492A JP3259363B2 (ja) | 1992-09-25 | 1992-09-25 | 半導体装置のボンディングパッド構造の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06112265A JPH06112265A (ja) | 1994-04-22 |
| JP3259363B2 true JP3259363B2 (ja) | 2002-02-25 |
Family
ID=17631963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28093492A Expired - Fee Related JP3259363B2 (ja) | 1992-09-25 | 1992-09-25 | 半導体装置のボンディングパッド構造の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3259363B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3305211B2 (ja) | 1996-09-10 | 2002-07-22 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| JP3354424B2 (ja) * | 1997-02-27 | 2002-12-09 | 三洋電機株式会社 | 半導体装置および半導体装置の製造方法 |
| KR100295240B1 (ko) * | 1997-04-24 | 2001-11-30 | 마찌다 가쯔히꼬 | 반도체장치 |
-
1992
- 1992-09-25 JP JP28093492A patent/JP3259363B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06112265A (ja) | 1994-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0574958A (ja) | 半導体装置およびその製造方法 | |
| JP3259363B2 (ja) | 半導体装置のボンディングパッド構造の形成方法 | |
| JPH0555199A (ja) | 半導体装置 | |
| JP2808674B2 (ja) | 半導体装置の製造方法 | |
| JPH05121727A (ja) | 半導体装置及びその製造方法 | |
| JPH05347360A (ja) | 多層配線構造およびその製造方法 | |
| JP3498619B2 (ja) | 半導体装置とその製法 | |
| JPH0661227A (ja) | 半導体装置の製造方法 | |
| JP4047419B2 (ja) | 半導体装置およびその製造方法 | |
| JP2839007B2 (ja) | 半導体装置及びその製造方法 | |
| JP3087702B2 (ja) | 半導体装置およびその製造方法 | |
| JP3949311B2 (ja) | 半導体装置の製造方法 | |
| KR100241521B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100203305B1 (ko) | 반도체 소자의 패시베이션 방법 | |
| JPH05251573A (ja) | 半導体装置 | |
| JPH01268150A (ja) | 半導体装置 | |
| JPH11214513A (ja) | 集積回路の配線構造と配線形成法 | |
| JP2755263B2 (ja) | 半導体装置の製造方法 | |
| JPH098137A (ja) | 半導体装置及びその製造方法 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0529375A (ja) | 半導体装置 | |
| JPH05136198A (ja) | 半導体装置 | |
| JPH05152444A (ja) | 半導体装置の製造方法 | |
| JPH04255252A (ja) | 半導体装置の製造方法 | |
| JPS6054468A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071214 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081214 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091214 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |