JPH0555199A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0555199A JPH0555199A JP21493391A JP21493391A JPH0555199A JP H0555199 A JPH0555199 A JP H0555199A JP 21493391 A JP21493391 A JP 21493391A JP 21493391 A JP21493391 A JP 21493391A JP H0555199 A JPH0555199 A JP H0555199A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- plasma
- nitride film
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【構成】ＣＶＤ ＰＳＧ膜４，第１のプラズマ窒化シリ
コン膜５，ＳＯＧ膜６，第２のプラズマ窒化シリコン膜
７を順次に堆積してパッシベーション膜とする。 【効果】凹凸が少なくクラックが発生し難い。高信頼性
の半導体装置が得られる。
コン膜５，ＳＯＧ膜６，第２のプラズマ窒化シリコン膜
７を順次に堆積してパッシベーション膜とする。 【効果】凹凸が少なくクラックが発生し難い。高信頼性
の半導体装置が得られる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
半導体装置を保護するパッシベーション膜の構造に関す
る。
半導体装置を保護するパッシベーション膜の構造に関す
る。
【０００２】
【従来の技術】従来の半導体装置ではその保護膜は図２
に示す様に層間絶縁膜２上に形成されたアルミニウム配
線３を厚さ１〜１．５μｍの４モル％程度のリン濃度の
ＣＶＤ法によるＰＳＧ膜（リンシリケートガラス膜）で
覆った構造となっていた。近年素子の微細化が進み、ア
ルミニウム配線の幅、間隔が小さくなっているがこの従
来例では、ＣＶＤ法によるＰＳＧ膜をパッシベーション
膜に用いているため段差部での被覆性が悪く、パッシベ
ーション膜の形状が非常に悪くなりパッシベーション膜
にクラックが入りやすく装置の信頼性を下げていた。そ
こで、段差被覆性のよいプラズマＣＶＤ法により被着し
た窒化シリコン膜（以下プラズマ窒化シリコン膜とい
う）によるパッシベーション膜や図３に示す様なＣＶＤ
法によるＰＳＧ膜４とプラズマ窒化シリコン膜５の２層
構造が提案されているが、なお段差部に強度の小さい部
分が依然として残っており信頼性は十分に改善されな
い。
に示す様に層間絶縁膜２上に形成されたアルミニウム配
線３を厚さ１〜１．５μｍの４モル％程度のリン濃度の
ＣＶＤ法によるＰＳＧ膜（リンシリケートガラス膜）で
覆った構造となっていた。近年素子の微細化が進み、ア
ルミニウム配線の幅、間隔が小さくなっているがこの従
来例では、ＣＶＤ法によるＰＳＧ膜をパッシベーション
膜に用いているため段差部での被覆性が悪く、パッシベ
ーション膜の形状が非常に悪くなりパッシベーション膜
にクラックが入りやすく装置の信頼性を下げていた。そ
こで、段差被覆性のよいプラズマＣＶＤ法により被着し
た窒化シリコン膜（以下プラズマ窒化シリコン膜とい
う）によるパッシベーション膜や図３に示す様なＣＶＤ
法によるＰＳＧ膜４とプラズマ窒化シリコン膜５の２層
構造が提案されているが、なお段差部に強度の小さい部
分が依然として残っており信頼性は十分に改善されな
い。
【０００３】
【発明が解決しようとする課題】以上に述べた様に従来
のパッシベーション膜構造ではアルミニウム配線層の段
差部に強度の小さい部分が必ず残るためパッシベーショ
ン膜にクラックがはいりやすくクラックのはいった部分
から水分や汚染物質が内部に侵入してゆき素子を破壊し
たり、特性を変動させてしまい、半導体装置の信頼性を
低下させてしまうという問題点があった。
のパッシベーション膜構造ではアルミニウム配線層の段
差部に強度の小さい部分が必ず残るためパッシベーショ
ン膜にクラックがはいりやすくクラックのはいった部分
から水分や汚染物質が内部に侵入してゆき素子を破壊し
たり、特性を変動させてしまい、半導体装置の信頼性を
低下させてしまうという問題点があった。
【０００４】
【課題を解決するための手段】本発明の半導体装置は、
素子を保護するためのパッシベーション膜としてＣＶＤ
法により形成されたＰＳＧ膜と、このＰＳＧ膜上に形成
されたプラズマＣＶＤ法による第１の絶縁膜と、第１の
絶縁膜上に塗布されたリンを含有するＳＯＧ膜と、ＳＯ
Ｇ膜上にプラズマＣＶＤ法により被着された第２の絶縁
膜とを備えている。
素子を保護するためのパッシベーション膜としてＣＶＤ
法により形成されたＰＳＧ膜と、このＰＳＧ膜上に形成
されたプラズマＣＶＤ法による第１の絶縁膜と、第１の
絶縁膜上に塗布されたリンを含有するＳＯＧ膜と、ＳＯ
Ｇ膜上にプラズマＣＶＤ法により被着された第２の絶縁
膜とを備えている。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の一実施例の半導体チップの
断面図である。
断面図である。
【０００７】まず半導体シリコン基板１に図示しないト
ランジスタや多結晶シリコン配線等を形成し、次いで層
間絶縁膜２として酸化シリコン膜，リンガラス膜等を形
成し、コンタクト孔を開孔し、アルミニウム配線３を形
成する。次にＣＶＤ法を用いてＰＳＧ膜４を厚さ２００
ｎｍ程度被着し、さらに第１のプラズマ窒化シリコン膜
５を厚さ３００ｎｍ程度被着する。次に、リンを含有す
るＳＯＧ膜６を形成することにより段差部を埋めて平坦
化し、続いて厚さ５００ｎｍの第２のプラズマ窒化シリ
コン膜７を被着し装置を完成させる。
ランジスタや多結晶シリコン配線等を形成し、次いで層
間絶縁膜２として酸化シリコン膜，リンガラス膜等を形
成し、コンタクト孔を開孔し、アルミニウム配線３を形
成する。次にＣＶＤ法を用いてＰＳＧ膜４を厚さ２００
ｎｍ程度被着し、さらに第１のプラズマ窒化シリコン膜
５を厚さ３００ｎｍ程度被着する。次に、リンを含有す
るＳＯＧ膜６を形成することにより段差部を埋めて平坦
化し、続いて厚さ５００ｎｍの第２のプラズマ窒化シリ
コン膜７を被着し装置を完成させる。
【０００８】この様にすればアルミニウム配線の段差部
をＳＯＧ膜により緩和させて、なだらかな形状としてい
るため第２のプラズマ窒化シリコン膜には強度の小さい
部分がほとんどなく、非常にクラックがはいりにくくな
るので外部から水分や汚染物質が侵入しても素子内部ま
で到達せず、素子の破壊や特性変動が起こらないため、
信頼性を向上させることができる。本発明においてＳＯ
Ｇ膜の下に第１のプラズマ窒化シリコン膜を配置してい
るのはＣＶＤ法によるＰＳＧ膜は段差部に強度の小さい
部分があり膜質も粗であるため、このＰＳＧ膜上にＳＯ
Ｇ膜を直接塗布するとＳＯＧ中のリン及び水分がＰＳＧ
中へ拡散してゆきアルミニウム配線を都かしてしまうた
めである。
をＳＯＧ膜により緩和させて、なだらかな形状としてい
るため第２のプラズマ窒化シリコン膜には強度の小さい
部分がほとんどなく、非常にクラックがはいりにくくな
るので外部から水分や汚染物質が侵入しても素子内部ま
で到達せず、素子の破壊や特性変動が起こらないため、
信頼性を向上させることができる。本発明においてＳＯ
Ｇ膜の下に第１のプラズマ窒化シリコン膜を配置してい
るのはＣＶＤ法によるＰＳＧ膜は段差部に強度の小さい
部分があり膜質も粗であるため、このＰＳＧ膜上にＳＯ
Ｇ膜を直接塗布するとＳＯＧ中のリン及び水分がＰＳＧ
中へ拡散してゆきアルミニウム配線を都かしてしまうた
めである。
【０００９】なお、一実施例の第１，第２のプラズマ窒
化シリコン膜の代りに、プラズマＣＶＤ法で堆積したオ
キシナイトライド膜を用いてもよい。この様な構造にす
れば、プラズマＣＶＤ法で堆積したオキシナイトライド
膜は応力が非常に小さいためＳＯＧ膜形成時の熱処理等
で発生するストレスマイグレーションを抑えることがで
きる利点がある。
化シリコン膜の代りに、プラズマＣＶＤ法で堆積したオ
キシナイトライド膜を用いてもよい。この様な構造にす
れば、プラズマＣＶＤ法で堆積したオキシナイトライド
膜は応力が非常に小さいためＳＯＧ膜形成時の熱処理等
で発生するストレスマイグレーションを抑えることがで
きる利点がある。
【００１０】
【発明の効果】以上説明したように本発明は、ＳＯＧ膜
により平坦化した上にプラズマＣＶＤ法による絶縁膜を
形成したパッシベーション膜を有しているため、パッシ
ベーションクラックが起きにくく高信頼性を有する半導
体装置を提供できるという効果がある。
により平坦化した上にプラズマＣＶＤ法による絶縁膜を
形成したパッシベーション膜を有しているため、パッシ
ベーションクラックが起きにくく高信頼性を有する半導
体装置を提供できるという効果がある。
【図１】本発明の一実施例による半導体チップの断面図
である。
である。
【図２】従来の技術による半導体チップの断面図であ
る。
る。
【図３】従来の技術による半導体チップの断面図であ
る。
る。
１ 半導体シリコン基板 ２ 層間絶縁膜 ３ アルミニウム配線 ４ ＣＶＤ ＰＳＧ膜 ５ 第１のプラズマ窒化シリコン膜 ６ ＳＯＧ膜 ７ 第２のプラズマ窒化シリコン膜
Claims (3)
- 【請求項１】 素子を保護するためのパッシベーション
膜として、気相化学成長法により形成されたリンガラス
膜と、前記リンガラス膜上に形成されたプラズマ気相化
学成長法により形成された第１の絶縁膜と、前記プラズ
マ気相化学成長法により形成された第１の絶縁膜上に塗
布されたリンを含有するＳＯＧ膜と、前記ＳＯＧ膜上に
形成されたプラズマ気相化学成長法により形成された第
２の絶縁膜とを備えた事を特徴とする半導体装置。 - 【請求項２】 第１の絶縁膜および第２の絶縁膜は窒化
シリコン膜である請求項１記載の半導体装置。 - 【請求項３】 第１の絶縁膜および第２の絶縁膜はオキ
シナイトライド膜である請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21493391A JPH0555199A (ja) | 1991-08-27 | 1991-08-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21493391A JPH0555199A (ja) | 1991-08-27 | 1991-08-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555199A true JPH0555199A (ja) | 1993-03-05 |
Family
ID=16663980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21493391A Pending JPH0555199A (ja) | 1991-08-27 | 1991-08-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555199A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07201848A (ja) * | 1993-11-30 | 1995-08-04 | Sgs Thomson Microelettronica Spa | 集積回路不活性化のための自己平面化方法 |
| US5733797A (en) * | 1992-12-16 | 1998-03-31 | Yamaha Corporation | Method of making a semiconductor device with moisture impervious film |
| US5793110A (en) * | 1995-02-17 | 1998-08-11 | Yamaha Corporation | MOS transistor with good hot carrier resistance and low interface state density |
| KR19990039100A (ko) * | 1997-11-10 | 1999-06-05 | 윤종용 | Sog를 이용한 반도체 장치의 절연막 제조방법 |
| DE102006060770A1 (de) * | 2006-12-21 | 2008-07-03 | Qimonda Ag | Herstellungsverfahren für eine integrierte Halbleiterstruktur und entsprechende Halbleiterstruktur |
| TWI414020B (zh) * | 2007-05-23 | 2013-11-01 | Renesas Electronics Corp | 包含阻障金屬及包覆膜之半導體裝置及其製造方法 |
-
1991
- 1991-08-27 JP JP21493391A patent/JPH0555199A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5733797A (en) * | 1992-12-16 | 1998-03-31 | Yamaha Corporation | Method of making a semiconductor device with moisture impervious film |
| JPH07201848A (ja) * | 1993-11-30 | 1995-08-04 | Sgs Thomson Microelettronica Spa | 集積回路不活性化のための自己平面化方法 |
| US5793110A (en) * | 1995-02-17 | 1998-08-11 | Yamaha Corporation | MOS transistor with good hot carrier resistance and low interface state density |
| KR19990039100A (ko) * | 1997-11-10 | 1999-06-05 | 윤종용 | Sog를 이용한 반도체 장치의 절연막 제조방법 |
| DE102006060770A1 (de) * | 2006-12-21 | 2008-07-03 | Qimonda Ag | Herstellungsverfahren für eine integrierte Halbleiterstruktur und entsprechende Halbleiterstruktur |
| TWI414020B (zh) * | 2007-05-23 | 2013-11-01 | Renesas Electronics Corp | 包含阻障金屬及包覆膜之半導體裝置及其製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5672543A (en) | Volcano defect-free tungsten plug | |
| JPH0555199A (ja) | 半導体装置 | |
| JPH07115130A (ja) | 半導体装置の製造方法 | |
| US5990541A (en) | Semiconductor device and method of fabricating the same | |
| JPH03179778A (ja) | 薄膜半導体形成用絶縁基板 | |
| JP3534269B2 (ja) | 半導体装置及びその製造方法 | |
| JP2695324B2 (ja) | 半導体装置の製造方法 | |
| JPH05234991A (ja) | 半導体装置 | |
| JP3259363B2 (ja) | 半導体装置のボンディングパッド構造の形成方法 | |
| JPH0419707B2 (ja) | ||
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| KR100203305B1 (ko) | 반도체 소자의 패시베이션 방법 | |
| JPH0786284A (ja) | 半導体装置及びその製造方法 | |
| KR0168163B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP3149169B2 (ja) | 半導体装置の製造方法 | |
| JPH098137A (ja) | 半導体装置及びその製造方法 | |
| JPH0555455A (ja) | 半導体装置の製造方法 | |
| JP2674654B2 (ja) | 半導体装置の製造方法 | |
| KR950007960B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP3087702B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0121626B2 (ja) | ||
| JPH07183375A (ja) | 層間絶縁膜の形成方法 | |
| JPH01286444A (ja) | 半導体装置 | |
| JPH01207931A (ja) | 半導体装置の製造方法 | |
| JPH07153840A (ja) | 半導体装置およびその製造方法 |