JPH07115130A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07115130A JPH07115130A JP5280619A JP28061993A JPH07115130A JP H07115130 A JPH07115130 A JP H07115130A JP 5280619 A JP5280619 A JP 5280619A JP 28061993 A JP28061993 A JP 28061993A JP H07115130 A JPH07115130 A JP H07115130A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- contact hole
- insulating film
- semiconductor substrate
- halogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/017—Clean surfaces
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 コンタクト孔以外には、タングステン等のプ
ラグ材料が堆積し難く、また、高温で堆積しても選択性
の良いプラグの埋込み方法を備えた半導体装置の製造方
法を提供する。 【構成】 シリコン半導体基板１の上に絶縁膜７を介し
てポリシリコンなどの第１の配線８が形成されている。
絶縁膜７の上には、第１の配線８を被覆するように平坦
化され、コンタクト孔１０が形成された層間絶縁膜９が
形成されている。コンタクト孔１０の内底面に露出して
いる第１の配線８の表面は、自然酸化膜１１が形成され
るので、ハロゲンガスなどでプラズマエッチング除去す
る。その後、Ｆ2 などのハロゲンを含むガスに大体室温
から４００℃程度の温度で１０〜５０秒程度晒す。ハロ
ゲンがこの処理によってコンタクト孔内や絶縁膜表面に
付着するので、この後工程において実施されるコンタク
ト孔内へ選択成長されるプラグ材料が絶縁膜９の上に付
着することがなくなる。
ラグ材料が堆積し難く、また、高温で堆積しても選択性
の良いプラグの埋込み方法を備えた半導体装置の製造方
法を提供する。 【構成】 シリコン半導体基板１の上に絶縁膜７を介し
てポリシリコンなどの第１の配線８が形成されている。
絶縁膜７の上には、第１の配線８を被覆するように平坦
化され、コンタクト孔１０が形成された層間絶縁膜９が
形成されている。コンタクト孔１０の内底面に露出して
いる第１の配線８の表面は、自然酸化膜１１が形成され
るので、ハロゲンガスなどでプラズマエッチング除去す
る。その後、Ｆ2 などのハロゲンを含むガスに大体室温
から４００℃程度の温度で１０〜５０秒程度晒す。ハロ
ゲンがこの処理によってコンタクト孔内や絶縁膜表面に
付着するので、この後工程において実施されるコンタク
ト孔内へ選択成長されるプラグ材料が絶縁膜９の上に付
着することがなくなる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に用いる配
線間を接続する絶縁膜に形成したコンタクト孔に埋め込
まれるコンタクトプラグの埋込み方法に関するものであ
る。
線間を接続する絶縁膜に形成したコンタクト孔に埋め込
まれるコンタクトプラグの埋込み方法に関するものであ
る。
【０００２】
【従来の技術】ＩＣ、ＬＳＩなどの半導体装置の高集積
化、微細化が進むにつれて、その配線構造は、多層化へ
の傾向を強めている。多層配線においては、配線相互間
の接続のために幾つかの技術が実現しているが、配線間
に形成された層間絶縁膜にコンタクト孔を形成し、この
中にタングステンなどのプラグといわれる導電材料をＣ
ＶＤ(Chemical Vapour Deposition)により選択的に埋め
込んで両配線を電気的に接続する方法が知られている。
この導電材料をコンタクト孔内のみに選択的に成長させ
る方法（以下選択ＣＶＤという）は、プラグをコンタク
ト孔の底部から埋め込むために金属膜の平坦化では優れ
ているのでよく利用されている。このように半導体基板
上に形成された第１の配線と第２の配線とを接続するた
めに層間絶縁膜に形成したコンタクト孔へプラグを埋め
込む場合、前処理としてコンタクト孔内に露出する第１
の配線上に発生する自然酸化膜を取除かなければならな
い。そのために、例えば、ＢＣｌ3 のようなハロゲンガ
スを含むガスを用いてプラズマエッチングを行う事によ
り自然酸化膜を除去し、その後層間絶縁膜上にはプラグ
材料を析出させることなく、コンタクト孔にのみタング
ステンなどのプラグを埋め込む。
化、微細化が進むにつれて、その配線構造は、多層化へ
の傾向を強めている。多層配線においては、配線相互間
の接続のために幾つかの技術が実現しているが、配線間
に形成された層間絶縁膜にコンタクト孔を形成し、この
中にタングステンなどのプラグといわれる導電材料をＣ
ＶＤ(Chemical Vapour Deposition)により選択的に埋め
込んで両配線を電気的に接続する方法が知られている。
この導電材料をコンタクト孔内のみに選択的に成長させ
る方法（以下選択ＣＶＤという）は、プラグをコンタク
ト孔の底部から埋め込むために金属膜の平坦化では優れ
ているのでよく利用されている。このように半導体基板
上に形成された第１の配線と第２の配線とを接続するた
めに層間絶縁膜に形成したコンタクト孔へプラグを埋め
込む場合、前処理としてコンタクト孔内に露出する第１
の配線上に発生する自然酸化膜を取除かなければならな
い。そのために、例えば、ＢＣｌ3 のようなハロゲンガ
スを含むガスを用いてプラズマエッチングを行う事によ
り自然酸化膜を除去し、その後層間絶縁膜上にはプラグ
材料を析出させることなく、コンタクト孔にのみタング
ステンなどのプラグを埋め込む。
【０００３】しかし、この方法では、選択成長時に半導
体基板の温度が高かったり、タングステン（Ｗ）などの
プラグ材料析出のための核となりうるものが層間絶縁膜
の表面に存在したりすると、コンタクト孔にのみでな
く、この絶縁膜上にもプラグ材料が析出してしまう。例
えば、ＷＦ6 をＳｉＨ4 によって還元する場合に、Ｗが
このこのコンタクト孔内に埋め込むと同時に絶縁膜のコ
ンタクト孔周辺にも堆積する。図８を参照して従来の半
導体装置の配線構造について説明する。半導体基板に
は、例えば、Ｐ型シリコン半導体基板１を用い、半導体
基板１は、その表面にフィールド酸化膜２が素子分離領
域として形成されている。素子分離領域内には、例え
ば、Ｎウエル３が形成され、その中にトランジスタを構
成するＰ型ソース／ドレイン領域４が形成されている。
半導体基板１のソース／ドレイン領域間の上にゲート酸
化膜５を介してポリシリコンゲート６が形成されてお
り、その上にＢＰＳＧ(Borophosphosilicate Glass) 膜
や有機オキシシランの熱分解によるＴＥＯＳ膜などから
なる平坦化された第１の層間絶縁膜２０が被覆されてい
る。この層間絶縁膜２０上にはＡｌなどからなる第１の
金属配線２１が形成されており、前記ポリシリコンゲー
ト６とは適宜電気的に接続されている。第１の金属配線
２１は、ＢＰＳＧなどの第２の層間絶縁膜２２によって
被覆されている。
体基板の温度が高かったり、タングステン（Ｗ）などの
プラグ材料析出のための核となりうるものが層間絶縁膜
の表面に存在したりすると、コンタクト孔にのみでな
く、この絶縁膜上にもプラグ材料が析出してしまう。例
えば、ＷＦ6 をＳｉＨ4 によって還元する場合に、Ｗが
このこのコンタクト孔内に埋め込むと同時に絶縁膜のコ
ンタクト孔周辺にも堆積する。図８を参照して従来の半
導体装置の配線構造について説明する。半導体基板に
は、例えば、Ｐ型シリコン半導体基板１を用い、半導体
基板１は、その表面にフィールド酸化膜２が素子分離領
域として形成されている。素子分離領域内には、例え
ば、Ｎウエル３が形成され、その中にトランジスタを構
成するＰ型ソース／ドレイン領域４が形成されている。
半導体基板１のソース／ドレイン領域間の上にゲート酸
化膜５を介してポリシリコンゲート６が形成されてお
り、その上にＢＰＳＧ(Borophosphosilicate Glass) 膜
や有機オキシシランの熱分解によるＴＥＯＳ膜などから
なる平坦化された第１の層間絶縁膜２０が被覆されてい
る。この層間絶縁膜２０上にはＡｌなどからなる第１の
金属配線２１が形成されており、前記ポリシリコンゲー
ト６とは適宜電気的に接続されている。第１の金属配線
２１は、ＢＰＳＧなどの第２の層間絶縁膜２２によって
被覆されている。
【０００４】第２の層間絶縁膜２２は、平坦化され、そ
の上にＡｌなどからなる第２の金属配線２３が形成され
ている。第２の金属配線２３は、保護絶縁膜２４によっ
て被覆保護されている。ここで、第１の配線２１を第２
の配線２３に電気的に接続するのは第２の層間絶縁膜２
２に設けられたコンタクト孔に埋め込まれたタングステ
ンなどのコンタクトプラグ２５である。このタングステ
ンなどのプラグ材は、前述した選択ＣＶＤで形成する。
また、ポリシリコンゲート６は、第１の層間絶縁膜２０
に設けられたコンタクト孔に埋め込まれたタングステン
などのコンタクトプラグ２５を介して前記第１の金属配
線２１と電気的に接続する。次に、プラグの埋込み工程
を図９及び図１０を参照して説明する。図は、図８に示
した領域Ａの部分の製造工程断面図及び完成断面図であ
り、Ｐ型シリコン半導体基板１上に形成された第１のＡ
ｌ配線２１と、その上に第２のＡｌ配線２３が形成され
る前記第２の層間絶縁膜２２を示す断面図である。半導
体基板上に第１のＡｌ配線２１をパターニングし、つづ
いて、この配線を被覆するように第２の層間絶縁膜２２
を形成する。層間絶縁膜２２にはＲＩＥなどの異方性エ
ッチングによってコンタクト孔２６を形成してこの絶縁
膜２２に被覆されている第１のＡｌ配線２１表面をコン
タクト孔２６内に露出させる。
の上にＡｌなどからなる第２の金属配線２３が形成され
ている。第２の金属配線２３は、保護絶縁膜２４によっ
て被覆保護されている。ここで、第１の配線２１を第２
の配線２３に電気的に接続するのは第２の層間絶縁膜２
２に設けられたコンタクト孔に埋め込まれたタングステ
ンなどのコンタクトプラグ２５である。このタングステ
ンなどのプラグ材は、前述した選択ＣＶＤで形成する。
また、ポリシリコンゲート６は、第１の層間絶縁膜２０
に設けられたコンタクト孔に埋め込まれたタングステン
などのコンタクトプラグ２５を介して前記第１の金属配
線２１と電気的に接続する。次に、プラグの埋込み工程
を図９及び図１０を参照して説明する。図は、図８に示
した領域Ａの部分の製造工程断面図及び完成断面図であ
り、Ｐ型シリコン半導体基板１上に形成された第１のＡ
ｌ配線２１と、その上に第２のＡｌ配線２３が形成され
る前記第２の層間絶縁膜２２を示す断面図である。半導
体基板上に第１のＡｌ配線２１をパターニングし、つづ
いて、この配線を被覆するように第２の層間絶縁膜２２
を形成する。層間絶縁膜２２にはＲＩＥなどの異方性エ
ッチングによってコンタクト孔２６を形成してこの絶縁
膜２２に被覆されている第１のＡｌ配線２１表面をコン
タクト孔２６内に露出させる。
【０００５】露出した部分の表面には自然酸化膜２７が
形成される（図９（ａ））。第１のＡｌ配線上の自然酸
化膜２７はＢＣｌ3 などのハロゲンを含むガスを用いた
プラズマエッチングを行って除去される（図９
（ｂ））。この処理が終わってから、例えば、ＷＦ6 の
還元反応によってタングステン２５を自然酸化膜を取去
ったＡｌ配線２１上に成長させる（図９（ｃ））。この
選択ＣＶＤはその選択性が堆積する部分の材質の違いに
よって生ずるものであり、基板表面の材質が異なると、
ＷＦ6 などのタングステンのハロゲン化物の還元速度が
著しく異なるために生ずるものである。一般には、導電
体にはタングステンなどのコンタクトプラグは堆積する
が、絶縁体の上には殆ど堆積しない。しかし、絶縁膜の
表面に不純物が存在したり、半導体基板の温度が高温に
なると絶縁膜２２の表面にタングステンの核２８が形成
され、その結果、その選択性が保てなくなる。このタン
グステンの核（パーティクル）を十分取り去ってから、
第２の層間絶縁膜２２の上に第２のＡｌ配線２３を形成
して前記プラグを介して第１のＡｌ配線２１と第２のＡ
ｌ配線２３とを電気的に接続する。次に、半導体基板上
に第２のＡｌ配線２３を被覆するように層間絶縁膜かも
しくは保護絶縁膜２４を施す（図１０）。
形成される（図９（ａ））。第１のＡｌ配線上の自然酸
化膜２７はＢＣｌ3 などのハロゲンを含むガスを用いた
プラズマエッチングを行って除去される（図９
（ｂ））。この処理が終わってから、例えば、ＷＦ6 の
還元反応によってタングステン２５を自然酸化膜を取去
ったＡｌ配線２１上に成長させる（図９（ｃ））。この
選択ＣＶＤはその選択性が堆積する部分の材質の違いに
よって生ずるものであり、基板表面の材質が異なると、
ＷＦ6 などのタングステンのハロゲン化物の還元速度が
著しく異なるために生ずるものである。一般には、導電
体にはタングステンなどのコンタクトプラグは堆積する
が、絶縁体の上には殆ど堆積しない。しかし、絶縁膜の
表面に不純物が存在したり、半導体基板の温度が高温に
なると絶縁膜２２の表面にタングステンの核２８が形成
され、その結果、その選択性が保てなくなる。このタン
グステンの核（パーティクル）を十分取り去ってから、
第２の層間絶縁膜２２の上に第２のＡｌ配線２３を形成
して前記プラグを介して第１のＡｌ配線２１と第２のＡ
ｌ配線２３とを電気的に接続する。次に、半導体基板上
に第２のＡｌ配線２３を被覆するように層間絶縁膜かも
しくは保護絶縁膜２４を施す（図１０）。
【０００６】
【発明が解決しようとする課題】現在、選択ＣＶＤ法で
コンタクト孔へコンタクトプラグを埋め込む方法として
は、前述のように導電体上と絶縁体上におけるコンタク
トプラグの析出速度の差を利用しているが、図３に示す
ようにコンタクトプラグを２００〜４００℃程度の高温
で堆積する場合には絶縁体上にもかなり堆積するように
なる。つまり、コンタクト孔が形成された絶縁膜が高温
になった場合に前記選択性が劣化するのにその対策は何
等なされていない。そのために、絶縁膜上には、タング
ステンなどの微粒子が析出し易く、配線形成に悪影響を
及ぼす。本発明は、このような事情によりなされたもの
であり、コンタクト孔内以外には、タングステンなどの
プラグ材料が堆積し難く、高温で堆積しても選択性の良
好なプラグの埋込み方法を備えた半導体装置の製造方法
を提供することを目的にしている。
コンタクト孔へコンタクトプラグを埋め込む方法として
は、前述のように導電体上と絶縁体上におけるコンタク
トプラグの析出速度の差を利用しているが、図３に示す
ようにコンタクトプラグを２００〜４００℃程度の高温
で堆積する場合には絶縁体上にもかなり堆積するように
なる。つまり、コンタクト孔が形成された絶縁膜が高温
になった場合に前記選択性が劣化するのにその対策は何
等なされていない。そのために、絶縁膜上には、タング
ステンなどの微粒子が析出し易く、配線形成に悪影響を
及ぼす。本発明は、このような事情によりなされたもの
であり、コンタクト孔内以外には、タングステンなどの
プラグ材料が堆積し難く、高温で堆積しても選択性の良
好なプラグの埋込み方法を備えた半導体装置の製造方法
を提供することを目的にしている。
【０００７】
【課題を解決するための手段】本発明は、絶縁膜に形成
したコンタクト孔にプラグを埋込む工程の前処理工程と
して、絶縁膜の表面をハロゲンを含むガス雰囲気中に晒
すことを特徴としている。即ち、本発明の半導体装置の
製造方法は、半導体基板上に第１の配線を形成する工程
と、前記半導体基板上に絶縁膜を形成して前記第１の配
線を被覆する工程と、前記絶縁膜を選択的にエッチング
してコンタクト孔を形成し、このコンタクト孔内に前記
第１の配線を露出させる工程と、前記半導体基板をハロ
ゲンを含むガス雰囲気中にさらす工程と、前記ハロゲン
を含むガス雰囲気中にさらされた半導体基板上に、高融
点金属の化合物の還元反応によって生成される高融点金
属からなるコンタクトプラグを選択的に前記コンタクト
孔内に露出している第１の配線上に堆積してコンタクト
孔内に埋め込む工程と、前記第１の絶縁膜上に第２の配
線を形成し、前記第１の配線と前記第２の配線とを前記
コンタクトプラグによって電気的に接続する工程とを備
えていることを特徴としている。
したコンタクト孔にプラグを埋込む工程の前処理工程と
して、絶縁膜の表面をハロゲンを含むガス雰囲気中に晒
すことを特徴としている。即ち、本発明の半導体装置の
製造方法は、半導体基板上に第１の配線を形成する工程
と、前記半導体基板上に絶縁膜を形成して前記第１の配
線を被覆する工程と、前記絶縁膜を選択的にエッチング
してコンタクト孔を形成し、このコンタクト孔内に前記
第１の配線を露出させる工程と、前記半導体基板をハロ
ゲンを含むガス雰囲気中にさらす工程と、前記ハロゲン
を含むガス雰囲気中にさらされた半導体基板上に、高融
点金属の化合物の還元反応によって生成される高融点金
属からなるコンタクトプラグを選択的に前記コンタクト
孔内に露出している第１の配線上に堆積してコンタクト
孔内に埋め込む工程と、前記第１の絶縁膜上に第２の配
線を形成し、前記第１の配線と前記第２の配線とを前記
コンタクトプラグによって電気的に接続する工程とを備
えていることを特徴としている。
【０００８】前記半導体基板をハロゲンを含むガス雰囲
気中にさらす工程の前処理工程において、前記コンタク
ト孔内に露出している前記第１の配線の表面に形成され
た自然酸化膜をハロゲンガスを用いたプラズマエッチン
グによって除去する工程をさらに備えていることを特徴
としている。前記ハロゲンを含むガス雰囲気中にさらさ
れた半導体基板上に、高融点金属の化合物の還元反応に
よって生成される高融点金属からなるコンタクトプラグ
を選択的に前記コンタクト孔内に露出している第１の配
線上に堆積してコンタクト孔内に埋め込む工程におい
て、前記還元反応の温度を２００〜４００℃にすること
を特徴としている。
気中にさらす工程の前処理工程において、前記コンタク
ト孔内に露出している前記第１の配線の表面に形成され
た自然酸化膜をハロゲンガスを用いたプラズマエッチン
グによって除去する工程をさらに備えていることを特徴
としている。前記ハロゲンを含むガス雰囲気中にさらさ
れた半導体基板上に、高融点金属の化合物の還元反応に
よって生成される高融点金属からなるコンタクトプラグ
を選択的に前記コンタクト孔内に露出している第１の配
線上に堆積してコンタクト孔内に埋め込む工程におい
て、前記還元反応の温度を２００〜４００℃にすること
を特徴としている。
【０００９】
【作用】ハロゲンを含むガス雰囲気中にプラグが埋め込
まれる絶縁膜を晒すことによって、コンタクト孔周辺の
絶縁膜表面は、純化されてプラグ材料の核が生成するよ
うな表面状態では無くなる。
まれる絶縁膜を晒すことによって、コンタクト孔周辺の
絶縁膜表面は、純化されてプラグ材料の核が生成するよ
うな表面状態では無くなる。
【００１０】
【実施例】以下図面を参照して本発明の実施例を説明す
る。まず、図１乃至図４を参照して第１の実施例を説明
する。図１及び図２は、この実施例に係る半導体装置の
製造工程断面図である。シリコン半導体基板１上にＳｉ
Ｏ2 などの絶縁膜７を介してポリシリコンなどの第１の
配線８が形成されている。半導体基板１の表面にある絶
縁膜７の上には、第１の配線８を被覆するようにＢＰＳ
Ｇなどの平坦化された厚さ０．１〜１μｍ程度の厚さの
層間絶縁膜９が形成されている。ＢＰＳＧなどのリンガ
ラス膜は、リンのドープ量によって熱処理により流動の
状態が変化するので、その平坦化が容易である。この層
間絶縁膜９には、ＲＩＥ(Reactive Ion Etching)などの
異方性エッチングによってコンタクト孔１０を形成する
（図１（ａ））。コンタクト孔１０を形成することによ
って、層間絶縁膜９に被覆された第１の配線８は、その
コンタクト孔１０の底部に露出する。露出した表面は、
従来例で説明したように自然酸化膜１１が形成されるの
で、これを取り除かなければならない。そこで、ハロゲ
ン、例えば、ＢＣｌ3 を含むガスを用いてプラズマエッ
チングを行って、自然酸化膜１１を除去する。自然酸化
膜１１を取り除いてから半導体基板１を、例えば、Ｆ2
のハロゲンを含むガス雰囲気中に晒す（図１（ｂ））。
る。まず、図１乃至図４を参照して第１の実施例を説明
する。図１及び図２は、この実施例に係る半導体装置の
製造工程断面図である。シリコン半導体基板１上にＳｉ
Ｏ2 などの絶縁膜７を介してポリシリコンなどの第１の
配線８が形成されている。半導体基板１の表面にある絶
縁膜７の上には、第１の配線８を被覆するようにＢＰＳ
Ｇなどの平坦化された厚さ０．１〜１μｍ程度の厚さの
層間絶縁膜９が形成されている。ＢＰＳＧなどのリンガ
ラス膜は、リンのドープ量によって熱処理により流動の
状態が変化するので、その平坦化が容易である。この層
間絶縁膜９には、ＲＩＥ(Reactive Ion Etching)などの
異方性エッチングによってコンタクト孔１０を形成する
（図１（ａ））。コンタクト孔１０を形成することによ
って、層間絶縁膜９に被覆された第１の配線８は、その
コンタクト孔１０の底部に露出する。露出した表面は、
従来例で説明したように自然酸化膜１１が形成されるの
で、これを取り除かなければならない。そこで、ハロゲ
ン、例えば、ＢＣｌ3 を含むガスを用いてプラズマエッ
チングを行って、自然酸化膜１１を除去する。自然酸化
膜１１を取り除いてから半導体基板１を、例えば、Ｆ2
のハロゲンを含むガス雰囲気中に晒す（図１（ｂ））。
【００１１】ハロゲンを含むガス雰囲気中に晒す際の半
導体基板１の温度は、大体室温から４００℃程度の間の
任意の温度に設定することができ、どの温度で処理を行
っても半導体基板表面の特性は大体同じである。ハロゲ
ンを含むガス雰囲気中の晒す条件は、不活性ガスをキャ
リアガスとして、５％のハロゲンガスを１００〜８００
ｓｃｃｍ程度処理すべき半導体基板表面に１０〜５０ｓ
ｅｃ程度吹付ける。例えば、この実施例では、ＢＰＳＧ
膜にコンタクト孔を形成し、この表面をＦ2 ガスで処理
するが、Ｈｅガスをキャリアガスとして、５％のＦ2 ガ
スを２００ｓｃｃｍで処理すべき半導体基板表面に約３
００℃で３０秒間程度晒す。このようにハロゲンガスで
層間絶縁膜９の表面を処理改質してから、例えば、ＷＦ
6 とＳｉＨ4 との反応のようなＷＦ6 もしくはＷの還元
反応によってタングステン１２を自然酸化膜１１を取去
ったポリシリコンの第１の配線８上に選択的に成長させ
る（図２（ａ））。この選択ＣＶＤは、その選択性が堆
積する部分の材質の違いによって生ずるものであり、基
板表面の材質が異なるとＷＦ6 などのタングステンのハ
ロゲン化物の還元速度が著しく異なるために生ずるもの
である。このハロゲンガスによる処理によって層間絶縁
膜９の表面には殆どタングステンが付着しなくなる。
導体基板１の温度は、大体室温から４００℃程度の間の
任意の温度に設定することができ、どの温度で処理を行
っても半導体基板表面の特性は大体同じである。ハロゲ
ンを含むガス雰囲気中の晒す条件は、不活性ガスをキャ
リアガスとして、５％のハロゲンガスを１００〜８００
ｓｃｃｍ程度処理すべき半導体基板表面に１０〜５０ｓ
ｅｃ程度吹付ける。例えば、この実施例では、ＢＰＳＧ
膜にコンタクト孔を形成し、この表面をＦ2 ガスで処理
するが、Ｈｅガスをキャリアガスとして、５％のＦ2 ガ
スを２００ｓｃｃｍで処理すべき半導体基板表面に約３
００℃で３０秒間程度晒す。このようにハロゲンガスで
層間絶縁膜９の表面を処理改質してから、例えば、ＷＦ
6 とＳｉＨ4 との反応のようなＷＦ6 もしくはＷの還元
反応によってタングステン１２を自然酸化膜１１を取去
ったポリシリコンの第１の配線８上に選択的に成長させ
る（図２（ａ））。この選択ＣＶＤは、その選択性が堆
積する部分の材質の違いによって生ずるものであり、基
板表面の材質が異なるとＷＦ6 などのタングステンのハ
ロゲン化物の還元速度が著しく異なるために生ずるもの
である。このハロゲンガスによる処理によって層間絶縁
膜９の表面には殆どタングステンが付着しなくなる。
【００１２】本発明においては、層間絶縁膜９はＢＰＳ
Ｇ膜のみに限らない。例えば、ＰＳＧ(Phosphosilicate
Glass) 膜、ＴＥＯＳ膜やＣＶＤ−ＳｉＯ2 膜などが用
いられる。次に、層間絶縁膜９の上に、例えば、Ａｌの
ような金属を堆積し、パターニングして第２の配線１３
を形成し、このタングステンプラグ１２を介して第１の
配線８と電気的に接続する（図２（ｂ））。次に、図３
及び図４を参照して層間絶縁膜のコンタクト孔周辺のパ
ーティクルの付着状況について説明する。図３は、この
実施例にしたがって、ハロゲンガスによる処理を行った
半導体基板試料の層間絶縁膜への成膜温度のパーティク
ル依存性を示す特性図である。横軸は、選択ＣＶＤにお
ける成膜温度を示しており、縦軸は、成膜時に層間絶縁
膜のコンタクト孔周辺に付着したパーティクル数（個／
ウェーハ）を示す。この測定に用いたウェーハは、直径
６インチ（１５．２４ｃｍ）である。パーティクルは、
直径が０．３μｍ以上のタングステン粒子である。ハロ
ゲンガスによる処理を行わない従来の方法によってタン
グステンプラグを形成する場合、点線Ｂに示したように
プラグを成膜するする成膜温度が室温程度の低温の時に
は、層間絶縁膜のコンタクト孔周辺には余りパーティク
ルは付着しないが成膜温度が大体２００℃を越えると急
激にパーティクルの付着数が増大してくるので選択成長
おける選択性が保てなくなっている。
Ｇ膜のみに限らない。例えば、ＰＳＧ(Phosphosilicate
Glass) 膜、ＴＥＯＳ膜やＣＶＤ−ＳｉＯ2 膜などが用
いられる。次に、層間絶縁膜９の上に、例えば、Ａｌの
ような金属を堆積し、パターニングして第２の配線１３
を形成し、このタングステンプラグ１２を介して第１の
配線８と電気的に接続する（図２（ｂ））。次に、図３
及び図４を参照して層間絶縁膜のコンタクト孔周辺のパ
ーティクルの付着状況について説明する。図３は、この
実施例にしたがって、ハロゲンガスによる処理を行った
半導体基板試料の層間絶縁膜への成膜温度のパーティク
ル依存性を示す特性図である。横軸は、選択ＣＶＤにお
ける成膜温度を示しており、縦軸は、成膜時に層間絶縁
膜のコンタクト孔周辺に付着したパーティクル数（個／
ウェーハ）を示す。この測定に用いたウェーハは、直径
６インチ（１５．２４ｃｍ）である。パーティクルは、
直径が０．３μｍ以上のタングステン粒子である。ハロ
ゲンガスによる処理を行わない従来の方法によってタン
グステンプラグを形成する場合、点線Ｂに示したように
プラグを成膜するする成膜温度が室温程度の低温の時に
は、層間絶縁膜のコンタクト孔周辺には余りパーティク
ルは付着しないが成膜温度が大体２００℃を越えると急
激にパーティクルの付着数が増大してくるので選択成長
おける選択性が保てなくなっている。
【００１３】実際は、成膜温度が高いほど成膜速度が早
く、均一に成膜できるという製造工程上の有利な点があ
るので、このように高温で特性が劣化するのは不利な条
件である。これに対し、実線Ａに示したように本発明の
方法でタングステンプラグを形成すると４００℃程度ま
で選択性良く実行することができる。図４は、Ｆ2 ガス
による処理を行った半導体基板試料の層間絶縁膜の表面
に付着したＦ量（ｐｐｍ）のパーティクル数依存性を示
す特性図である。層間絶縁膜には、ＳｉＯ2 からなる基
板を用いる。横軸は、Ｆ2 ガスによる処理後のＳｉＯ2
基板表面のＦ量を示し、また、縦軸は、成膜時に基板の
コンタクト孔周辺に付着したパーティクル数（個／ウェ
ーハ）を示す。パーティクルは、直径が０．３μｍ以上
のタングステン粒子である。ＳｉＯ2 からなる基板の表
面に付着したＦ量が多くなればそれに従って付着するパ
ーティクル数が減少するが、タングステン粒子の付着量
が大体８０ｐｐｍを越えるとその減少は殆ど認められな
くなる。
く、均一に成膜できるという製造工程上の有利な点があ
るので、このように高温で特性が劣化するのは不利な条
件である。これに対し、実線Ａに示したように本発明の
方法でタングステンプラグを形成すると４００℃程度ま
で選択性良く実行することができる。図４は、Ｆ2 ガス
による処理を行った半導体基板試料の層間絶縁膜の表面
に付着したＦ量（ｐｐｍ）のパーティクル数依存性を示
す特性図である。層間絶縁膜には、ＳｉＯ2 からなる基
板を用いる。横軸は、Ｆ2 ガスによる処理後のＳｉＯ2
基板表面のＦ量を示し、また、縦軸は、成膜時に基板の
コンタクト孔周辺に付着したパーティクル数（個／ウェ
ーハ）を示す。パーティクルは、直径が０．３μｍ以上
のタングステン粒子である。ＳｉＯ2 からなる基板の表
面に付着したＦ量が多くなればそれに従って付着するパ
ーティクル数が減少するが、タングステン粒子の付着量
が大体８０ｐｐｍを越えるとその減少は殆ど認められな
くなる。
【００１４】ハロゲンガス処理に用いるハロゲンガスに
は、前述の実施例に用いたＦ2 ガスの他に、ＷＦ6 、Ｂ
Ｃｌ3 、ＣｌＦ4 、Ｃｌ2 などが用いられる。層間絶縁
膜のコンタクト孔内に埋設されるコンタクトプラグ材料
としては、タングステン、アルミニウム、金、モリブデ
ン、銅などが用いられる。上層に形成された第２のＡｌ
配線に接続される第１の配線としては、実施例に用いた
ポリシリコン配線の他にＴｉＳｉ2 やＷＳｉ2 などのシ
リサイド配線があり、さらに、Ａｌ配線を用いることも
できる。
は、前述の実施例に用いたＦ2 ガスの他に、ＷＦ6 、Ｂ
Ｃｌ3 、ＣｌＦ4 、Ｃｌ2 などが用いられる。層間絶縁
膜のコンタクト孔内に埋設されるコンタクトプラグ材料
としては、タングステン、アルミニウム、金、モリブデ
ン、銅などが用いられる。上層に形成された第２のＡｌ
配線に接続される第１の配線としては、実施例に用いた
ポリシリコン配線の他にＴｉＳｉ2 やＷＳｉ2 などのシ
リサイド配線があり、さらに、Ａｌ配線を用いることも
できる。
【００１５】次に、図５乃至図７を参照して第２の実施
例を説明する。図５は、ＮＭＯＳトランジスタ及びＰＭ
ＯＳトランジスタが形成されたＣＭＯＳ構造の半導体装
置の断面図を示し、図６及び図７は、この半導体装置の
製造工程を説明する製造工程断面図である。図５におい
て、Ｐ型シリコン半導体基板１のフィールド酸化膜２が
形成された素子分離領域内に形成されたＮウエル３及び
Ｐウエル１４にそれぞれＰ型ソース／ドレイン領域４及
びＮ型ソース／ドレイン領域１５が形成され、ソース／
ドレイン領域４、１５上には、ゲート酸化膜５を介して
ポリシリコンゲート６が形成されている。ポリシリコン
ゲート６の上には、例えば、ＢＰＳＧなどの平坦化され
た絶縁膜７を介してアルミニウムやチタンを含む積層配
線などの第１の金属配線８が形成されている。第１の金
属配線８の上には、ＢＰＳＧなどの平坦化された層間絶
縁膜９を介してアルミニウムなどの第２の金属配線１３
が形成されている。第２の金属配線１３は、ＰＳＧなど
からなる保護絶縁膜１６によって被覆保護されている。
ソース／ドレイン領域３、１５などの半導体基板１の拡
散領域と第１の金属配線８などの金属配線との間、ポリ
シリコンゲート６と前記金属配線との間、及び第１及び
第２の金属配線８、１３との間などは、適宜電気的に接
続される。
例を説明する。図５は、ＮＭＯＳトランジスタ及びＰＭ
ＯＳトランジスタが形成されたＣＭＯＳ構造の半導体装
置の断面図を示し、図６及び図７は、この半導体装置の
製造工程を説明する製造工程断面図である。図５におい
て、Ｐ型シリコン半導体基板１のフィールド酸化膜２が
形成された素子分離領域内に形成されたＮウエル３及び
Ｐウエル１４にそれぞれＰ型ソース／ドレイン領域４及
びＮ型ソース／ドレイン領域１５が形成され、ソース／
ドレイン領域４、１５上には、ゲート酸化膜５を介して
ポリシリコンゲート６が形成されている。ポリシリコン
ゲート６の上には、例えば、ＢＰＳＧなどの平坦化され
た絶縁膜７を介してアルミニウムやチタンを含む積層配
線などの第１の金属配線８が形成されている。第１の金
属配線８の上には、ＢＰＳＧなどの平坦化された層間絶
縁膜９を介してアルミニウムなどの第２の金属配線１３
が形成されている。第２の金属配線１３は、ＰＳＧなど
からなる保護絶縁膜１６によって被覆保護されている。
ソース／ドレイン領域３、１５などの半導体基板１の拡
散領域と第１の金属配線８などの金属配線との間、ポリ
シリコンゲート６と前記金属配線との間、及び第１及び
第２の金属配線８、１３との間などは、適宜電気的に接
続される。
【００１６】この実施例では、選択成長によって形成さ
れたタングステンのコンタクトプラグ１２によってこれ
らの間を電気的に接続しているが、このプラグ１２を形
成するには、事前にコンタクト孔及びこの周辺の絶縁膜
７、９の表面には、Ｆ2 ガスによるハロゲンガス処理が
施される。次に、この半導体装置の配線構造において、
ソース／ドレイン領域と第１の配線とを接続する方法に
ついて図６及び図７を参照して説明する。Ｐ型シリコン
半導体基板１の所定の位置に、トランジスタやダイオー
ドなどの半導体素子形成のためのゲート電極６や拡散領
域を形成し、次に、半導体基板１上にＢＰＳＧ絶縁膜７
を形成する。図６では、拡散領域は、Ｐウエル１４に形
成されたＮ型ソース／ドレイン領域１５である。絶縁膜
７は、平坦化され、コンタクト孔開口予定部をフォトレ
ジストでパターニングし、例えば、ＲＩＥなどの異法性
イオンエッチング法によりＢＰＳＧ絶縁膜７を選択的に
エッチングしてコンタクト孔１７を形成する。コンタク
ト孔１７の内底には半導体基板１表面の拡散領域のソー
ス／ドレイン領域１５が露出している。そして、露出し
ている拡散領域の表面には自然酸化膜１８が形成される
ので、この部分をハロゲンのプラズマエッチングで表面
処理する（図６（ａ））。
れたタングステンのコンタクトプラグ１２によってこれ
らの間を電気的に接続しているが、このプラグ１２を形
成するには、事前にコンタクト孔及びこの周辺の絶縁膜
７、９の表面には、Ｆ2 ガスによるハロゲンガス処理が
施される。次に、この半導体装置の配線構造において、
ソース／ドレイン領域と第１の配線とを接続する方法に
ついて図６及び図７を参照して説明する。Ｐ型シリコン
半導体基板１の所定の位置に、トランジスタやダイオー
ドなどの半導体素子形成のためのゲート電極６や拡散領
域を形成し、次に、半導体基板１上にＢＰＳＧ絶縁膜７
を形成する。図６では、拡散領域は、Ｐウエル１４に形
成されたＮ型ソース／ドレイン領域１５である。絶縁膜
７は、平坦化され、コンタクト孔開口予定部をフォトレ
ジストでパターニングし、例えば、ＲＩＥなどの異法性
イオンエッチング法によりＢＰＳＧ絶縁膜７を選択的に
エッチングしてコンタクト孔１７を形成する。コンタク
ト孔１７の内底には半導体基板１表面の拡散領域のソー
ス／ドレイン領域１５が露出している。そして、露出し
ている拡散領域の表面には自然酸化膜１８が形成される
ので、この部分をハロゲンのプラズマエッチングで表面
処理する（図６（ａ））。
【００１７】次に、この表面処理工程が終わってから、
この表面をＡｒガスをキャリアガスとして約１０体積％
のＦ2 又はＷＦ6 ガスを用いて約２００℃で約１０秒間
処理する。この処理につづいてＷＦ6 とＳｉＨ4 との反
応によってＷＦ6 を還元し、タングステン１２をコンタ
クト孔１７の拡散領域上に選択的に成長させる（図６
（ｂ））。次に、半導体基板１表面にＴｉ層８１、Ｔｉ
Ｎ層８２及びＡｌ−Ｓｉ−Ｃｕ層８３をスパッタリング
法により順次堆積する。つづいて、フォトレジストを用
い、配線パターンに従ってこの積層体をパターニングし
てＡｌ−Ｓｉ−Ｃｕ層／ＴｉＮ層／Ｔｉ層からなる第１
の配線８を形成する。この第１のＡｌ配線８は、層間絶
縁膜かもしくは保護絶縁膜１６で被覆保護する。これ以
降の工程は前実施例と同じである。
この表面をＡｒガスをキャリアガスとして約１０体積％
のＦ2 又はＷＦ6 ガスを用いて約２００℃で約１０秒間
処理する。この処理につづいてＷＦ6 とＳｉＨ4 との反
応によってＷＦ6 を還元し、タングステン１２をコンタ
クト孔１７の拡散領域上に選択的に成長させる（図６
（ｂ））。次に、半導体基板１表面にＴｉ層８１、Ｔｉ
Ｎ層８２及びＡｌ−Ｓｉ−Ｃｕ層８３をスパッタリング
法により順次堆積する。つづいて、フォトレジストを用
い、配線パターンに従ってこの積層体をパターニングし
てＡｌ−Ｓｉ−Ｃｕ層／ＴｉＮ層／Ｔｉ層からなる第１
の配線８を形成する。この第１のＡｌ配線８は、層間絶
縁膜かもしくは保護絶縁膜１６で被覆保護する。これ以
降の工程は前実施例と同じである。
【００１８】
【発明の効果】選択ＣＶＤ法でコンタクト孔へのコンタ
クトプラグの埋込みを行う際に、コンタクト孔底部の配
線上に存在する自然酸化物を除去してからハロゲンを含
むガス雰囲気中に晒すことによって、コンタクトプラグ
材料が絶縁膜に付着せずコンタクト孔中の配線上にのみ
成長するように、その選択性が向上する。さらに、選択
ＣＶＤでは、とくに、成長温度が高くなるほどこの選択
性が低下してくるが、本発明によれば、成長温度に殆ど
関係なく選択性を維持することができる。
クトプラグの埋込みを行う際に、コンタクト孔底部の配
線上に存在する自然酸化物を除去してからハロゲンを含
むガス雰囲気中に晒すことによって、コンタクトプラグ
材料が絶縁膜に付着せずコンタクト孔中の配線上にのみ
成長するように、その選択性が向上する。さらに、選択
ＣＶＤでは、とくに、成長温度が高くなるほどこの選択
性が低下してくるが、本発明によれば、成長温度に殆ど
関係なく選択性を維持することができる。
【図１】本発明の第１の実施例の半導体装置の製造工程
断面図。
断面図。
【図２】第１の実施例の半導体装置の製造工程断面図。
【図３】本発明の選択ＣＶＤの成長温度のパーティクル
依存性を示す特性図。
依存性を示す特性図。
【図４】本発明の絶縁膜へのハロゲン付着量のパーティ
クル依存性を示す特性図。
クル依存性を示す特性図。
【図５】第２の実施例の半導体装置の断面図。
【図６】第２の実施例の半導体装置の製造工程断面図。
【図７】第２の実施例の半導体装置の製造工程断面図。
【図８】従来の半導体装置の断面図。
【図９】従来の半導体装置の製造工程断面図。
【図１０】従来の半導体装置の製造工程断面図。
１ 半導体基板 ２ フィールド酸化膜 ３ Ｎウエル ４ Ｐ型ソース／ドレイン領域 ５ ゲート酸化膜 ６ ポリシリコンゲート ７、９ 絶縁膜 ８ 第１の金属配線 １０、１７ コンタクト孔 １１、１８ 自然酸化膜 １２ コンタクトプラグ １３ 第２の金属配線 １４ Ｐウエル １５ Ｎ型ソース／ドレイン領域 １６ 保護絶縁膜 ８１ Ｔｉ層 ８２ ＴｉＮ層 ８３ Ａｌ−Ｓｉ−Ｃｕ層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森 重哉 神奈川県川崎市幸区堀川町72番地 株式会 社東芝堀川町工場内
Claims (3)
- 【請求項１】 半導体基板上に第１の配線を形成する工
程と、 前記半導体基板上に絶縁膜を形成して前記第１の配線を
被覆する工程と、 前記絶縁膜を選択的にエッチングしてコンタクト孔を形
成し、このコンタクト孔内に前記第１の配線を露出させ
る工程と、 前記半導体基板をハロゲンを含むガス雰囲気中にさらす
工程と、 前記ハロゲンを含むガス雰囲気中にさらされた半導体基
板上に、高融点金属の化合物の還元反応によって生成さ
れる高融点金属からなるコンタクトプラグを選択的に前
記コンタクト孔内に露出している第１の配線上に堆積し
てコンタクト孔内に埋め込む工程と、 前記第１の絶縁膜上に第２の配線を形成し、前記第１の
配線と前記第２の配線とを前記コンタクトプラグによっ
て電気的に接続する工程とを備えていることを特徴とす
る半導体装置の製造方法。 - 【請求項２】 前記半導体基板をハロゲンを含むガス雰
囲気中にさらす工程の前処理工程において、前記コンタ
クト孔内に露出している前記第１の配線の表面に形成さ
れた自然酸化膜をハロゲンガスを用いたプラズマエッチ
ングによって除去する工程をさらに備えていることを特
徴とする請求項１に記載の半導体装置の製造方法。 - 【請求項３】 前記ハロゲンを含むガス雰囲気中にさら
された半導体基板上に、高融点金属の化合物の還元反応
によって生成される高融点金属からなるコンタクトプラ
グを選択的に前記コンタクト孔内に露出している第１の
配線上に堆積してコンタクト孔内に埋め込む工程におい
て、前記還元反応の温度を２００〜４００℃にすること
を特徴とする請求項１又は請求項２に記載の半導体装置
の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5280619A JPH07115130A (ja) | 1993-10-14 | 1993-10-14 | 半導体装置の製造方法 |
| US08/526,543 US5607878A (en) | 1993-10-14 | 1995-09-12 | Contact plug forming method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5280619A JPH07115130A (ja) | 1993-10-14 | 1993-10-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07115130A true JPH07115130A (ja) | 1995-05-02 |
Family
ID=17627577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5280619A Pending JPH07115130A (ja) | 1993-10-14 | 1993-10-14 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5607878A (ja) |
| JP (1) | JPH07115130A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100338941B1 (ko) * | 1999-11-26 | 2002-05-31 | 박종섭 | 반도체소자의 컨택 형성방법 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0922896A (ja) * | 1995-07-07 | 1997-01-21 | Toshiba Corp | 金属膜の選択的形成方法 |
| JP3120750B2 (ja) * | 1997-03-14 | 2000-12-25 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US5970340A (en) * | 1997-06-24 | 1999-10-19 | Micron Technology, Inc. | Method for making semiconductor device incorporating an electrical contact to an internal conductive layer |
| TW408433B (en) * | 1997-06-30 | 2000-10-11 | Hitachi Ltd | Method for fabricating semiconductor integrated circuit |
| US6797558B2 (en) * | 2001-04-24 | 2004-09-28 | Micron Technology, Inc. | Methods of forming a capacitor with substantially selective deposite of polysilicon on a substantially crystalline capacitor dielectric layer |
| US6159852A (en) | 1998-02-13 | 2000-12-12 | Micron Technology, Inc. | Method of depositing polysilicon, method of fabricating a field effect transistor, method of forming a contact to a substrate, method of forming a capacitor |
| US6346489B1 (en) * | 1999-09-02 | 2002-02-12 | Applied Materials, Inc. | Precleaning process for metal plug that minimizes damage to low-κ dielectric |
| US6559047B1 (en) * | 2002-01-24 | 2003-05-06 | National Semiconductor Corporation | Method of forming a metal interconnect that substantially reduces the formation of intermetallic residue regions |
| JP2005149767A (ja) * | 2003-11-11 | 2005-06-09 | Pioneer Electronic Corp | 薄膜形成方法 |
| US9024411B2 (en) * | 2013-08-12 | 2015-05-05 | International Business Machines Corporation | Conductor with sub-lithographic self-aligned 3D confinement |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0770502B2 (ja) * | 1985-04-26 | 1995-07-31 | 株式会社東芝 | 半導体装置の製造方法 |
| JPS62216224A (ja) * | 1986-03-17 | 1987-09-22 | Fujitsu Ltd | タングステンの選択成長方法 |
| US4902645A (en) * | 1987-08-24 | 1990-02-20 | Fujitsu Limited | Method of selectively forming a silicon-containing metal layer |
| US5037775A (en) * | 1988-11-30 | 1991-08-06 | Mcnc | Method for selectively depositing single elemental semiconductor material on substrates |
| US4985372A (en) * | 1989-02-17 | 1991-01-15 | Tokyo Electron Limited | Method of forming conductive layer including removal of native oxide |
| US5043299B1 (en) * | 1989-12-01 | 1997-02-25 | Applied Materials Inc | Process for selective deposition of tungsten on semiconductor wafer |
| US5201995A (en) * | 1992-03-16 | 1993-04-13 | Mcnc | Alternating cyclic pressure modulation process for selective area deposition |
-
1993
- 1993-10-14 JP JP5280619A patent/JPH07115130A/ja active Pending
-
1995
- 1995-09-12 US US08/526,543 patent/US5607878A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100338941B1 (ko) * | 1999-11-26 | 2002-05-31 | 박종섭 | 반도체소자의 컨택 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5607878A (en) | 1997-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001319928A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH11135459A (ja) | 半導体の開口に選択的に金属を蒸着する方法 | |
| US5641710A (en) | Post tungsten etch back anneal, to improve aluminum step coverage | |
| JPH10308360A (ja) | 半導体装置の製造方法 | |
| JPH07115130A (ja) | 半導体装置の製造方法 | |
| US5801096A (en) | Self-aligned tungsen etch back process to minimize seams in tungsten plugs | |
| JP2000228372A (ja) | 半導体装置の製造方法 | |
| JP2000306997A (ja) | バリアメタル層を有する半導体装置及びその製造方法 | |
| JP3602024B2 (ja) | 半導体装置及びその製造方法 | |
| JP2008227532A (ja) | タングステン形成プロセス | |
| US5700726A (en) | Multi-layered tungsten depositions for contact hole filling | |
| JP2000049162A (ja) | 半導体装置の製造方法 | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05129231A (ja) | 電極配線 | |
| JPH0831932A (ja) | 半導体集積回路装置の製造方法 | |
| JPH07135188A (ja) | 半導体装置の製造方法 | |
| JPH11312734A (ja) | 半導体ウエハの絶縁層バイア内の銅層への接点を形成する方法及び構造 | |
| JP3534269B2 (ja) | 半導体装置及びその製造方法 | |
| US20040224501A1 (en) | Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena | |
| JPS60111421A (ja) | 半導体装置の製造方法 | |
| JPH0555199A (ja) | 半導体装置 | |
| JPH10209280A (ja) | 半導体装置の製造方法 | |
| JPH0945770A (ja) | 半導体装置及びその製造方法 | |
| JPH04296041A (ja) | 半導体装置及びその製造方法 | |
| JP2727574B2 (ja) | 半導体装置の製造方法 |