JP3534269B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3534269B2 JP3534269B2 JP11445395A JP11445395A JP3534269B2 JP 3534269 B2 JP3534269 B2 JP 3534269B2 JP 11445395 A JP11445395 A JP 11445395A JP 11445395 A JP11445395 A JP 11445395A JP 3534269 B2 JP3534269 B2 JP 3534269B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- metal
- metal wiring
- wiring layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Dicing (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法、特にシリコン基板上に複数個形成される半導体
装置本体間の分離領域（スクライブレーン）と半導体装
置本体領域との境界部分の発明に関するものである。
造方法、特にシリコン基板上に複数個形成される半導体
装置本体間の分離領域（スクライブレーン）と半導体装
置本体領域との境界部分の発明に関するものである。
【０００２】
【従来の技術】従来、シリコン半導体装置の製造におい
ては、図２４に示すように、シリコン基板１上に複数個
の半導体装置本体２を形成する。図２４の一部を拡大し
たものを図２５に示す。スクライブレーン領域３と呼ば
れる分離領域をスクライブすることにより、個々の半導
体装置に分けられる。
ては、図２４に示すように、シリコン基板１上に複数個
の半導体装置本体２を形成する。図２４の一部を拡大し
たものを図２５に示す。スクライブレーン領域３と呼ば
れる分離領域をスクライブすることにより、個々の半導
体装置に分けられる。
【０００３】この半導体装置本体２とスクライブレーン
領域３との境界領域４の形成方法の一従来例を図２６〜
２９の断面図に示す。シリコン基板５上に、半導体装置
本体領域６（図２９）の端部となるフィールド酸化膜７
および層間絶縁膜８を被着する。層間絶縁膜８をエッチ
ングするためのマスク９を形成したところを図２６に示
す。マスク９は半導体装置形成過程のメタル配線と下層
導電層とのコンタクトを形成するためのものである。層
間絶縁膜８をエッチングして層間絶縁膜１０を形成した
後、マスク９を除去したところを図２７に示す。次に全
面にメタル配線材料を被着し、半導体装置の外周部（ス
クライブレーン領域１１と境界領域１２）の電位を固定
するために、メタル配線層１３をフォトマスクとエッチ
ングにより形成した段階を図２８に示す。図２７から図
２８の過程において下地シリコン基板５は侵食されず、
良好な電位固定のための配線層１３と基板５とのコンタ
クトが得られる。次いで、半導体装置の保護として窒化
シリコン膜を被着しフォトマスクとエッチングにより最
終保護膜１４を形成し、図２９に示すごとき半導体装置
領域６とスクライブレーン領域１１との境界領域１２を
形成する。
領域３との境界領域４の形成方法の一従来例を図２６〜
２９の断面図に示す。シリコン基板５上に、半導体装置
本体領域６（図２９）の端部となるフィールド酸化膜７
および層間絶縁膜８を被着する。層間絶縁膜８をエッチ
ングするためのマスク９を形成したところを図２６に示
す。マスク９は半導体装置形成過程のメタル配線と下層
導電層とのコンタクトを形成するためのものである。層
間絶縁膜８をエッチングして層間絶縁膜１０を形成した
後、マスク９を除去したところを図２７に示す。次に全
面にメタル配線材料を被着し、半導体装置の外周部（ス
クライブレーン領域１１と境界領域１２）の電位を固定
するために、メタル配線層１３をフォトマスクとエッチ
ングにより形成した段階を図２８に示す。図２７から図
２８の過程において下地シリコン基板５は侵食されず、
良好な電位固定のための配線層１３と基板５とのコンタ
クトが得られる。次いで、半導体装置の保護として窒化
シリコン膜を被着しフォトマスクとエッチングにより最
終保護膜１４を形成し、図２９に示すごとき半導体装置
領域６とスクライブレーン領域１１との境界領域１２を
形成する。
【０００４】このような従来の構造によれば、境界領域
１２の端部において、外部と接触するものが最終保護膜
１４とシリコン基板５であるため、水分や汚染金属等の
半導体装置本体６への浸入を理論的には完全に防止でき
る
１２の端部において、外部と接触するものが最終保護膜
１４とシリコン基板５であるため、水分や汚染金属等の
半導体装置本体６への浸入を理論的には完全に防止でき
る
【０００５】
【発明が解決しようとする課題】ところで、シリコン基
板１が露出したスクライブレーン領域１１では、ダイシ
ング装置でスクライブする場合に、“チッピング”と呼
ばれるシリコン基板切断時のシリコン欠片が発生する。
さらに、ハーフミクロンルールデバイスに代表されるよ
うな微細化が進み、半導体装置形成過程のメタル配線と
下層導電層とのコンタクトの形成に、タングステン
（Ｗ）の埋込み等の技術が適用されるようになってきた
ため、上記従来の技術では対応できなくなってきた。図
３０〜３３を用いてＷ埋込み技術を用いた場合の問題を
説明する。
板１が露出したスクライブレーン領域１１では、ダイシ
ング装置でスクライブする場合に、“チッピング”と呼
ばれるシリコン基板切断時のシリコン欠片が発生する。
さらに、ハーフミクロンルールデバイスに代表されるよ
うな微細化が進み、半導体装置形成過程のメタル配線と
下層導電層とのコンタクトの形成に、タングステン
（Ｗ）の埋込み等の技術が適用されるようになってきた
ため、上記従来の技術では対応できなくなってきた。図
３０〜３３を用いてＷ埋込み技術を用いた場合の問題を
説明する。
【０００６】図２７で説明した層間絶縁膜１０を形成し
た後、コンタクト埋込み用のタングステン（Ｗ）１５を
被着したところを図３０に示す。コンタクト部にタング
ステン（Ｗ）１５を埋め込む技術として、全面にタング
ステン（Ｗ）を被着した後にコンタクト部のみにタング
ステン（Ｗ）１５を残すように全面をエッチバックする
方法がある。図３０に示した構造から全面エッチバック
を開始し、被着膜厚分をエッチングしたところを図３１
に示す。これによって層間絶縁膜１０の側壁にのみタン
グステン（Ｗ）１６が残存する。このとき、スクライブ
レーン領域１１はシリコン基板５が露出する。この時点
でエッチバックを停止すれば従来技術を適用することが
可能であるが、半導体装置領域は下地段差の影響で表面
凹凸があるため相当量のタングステン（Ｗ）１６のオー
バーエッチングが必要となる。被着膜厚の１００％分の
オーバーエッチングを実施したときの断面を図３２に示
す。タングステン（Ｗ）１５をドライエッチする場合
は、一般に、絶縁膜１０に対する選択比は数十以上あ
り、絶縁膜１０はほとんどエッチングされない。シリコ
ンの場合、タングステン（Ｗ）１５のエッチング速度よ
りもシリコン５のエッチング速度のほうが大きく、しか
もシリコン５のエッチングはほぼ等方的に進行する。こ
のため、酸化膜１６（図３１）の下部領域のシリコンま
でエッチングされてしまい、図３２に示すシリコン基板
１７のような形状となる。この後、基板の電位を固定す
るためのメタル配線材料１８を被着したところを図３３
に示す。この場合、半導体装置領域のフィールド酸化膜
７の上の層間絶縁膜１０上のメタル１８とシリコン基板
５上のメタル１８´とが導通せず、基板の電位を固定す
ることができない状態となる。
た後、コンタクト埋込み用のタングステン（Ｗ）１５を
被着したところを図３０に示す。コンタクト部にタング
ステン（Ｗ）１５を埋め込む技術として、全面にタング
ステン（Ｗ）を被着した後にコンタクト部のみにタング
ステン（Ｗ）１５を残すように全面をエッチバックする
方法がある。図３０に示した構造から全面エッチバック
を開始し、被着膜厚分をエッチングしたところを図３１
に示す。これによって層間絶縁膜１０の側壁にのみタン
グステン（Ｗ）１６が残存する。このとき、スクライブ
レーン領域１１はシリコン基板５が露出する。この時点
でエッチバックを停止すれば従来技術を適用することが
可能であるが、半導体装置領域は下地段差の影響で表面
凹凸があるため相当量のタングステン（Ｗ）１６のオー
バーエッチングが必要となる。被着膜厚の１００％分の
オーバーエッチングを実施したときの断面を図３２に示
す。タングステン（Ｗ）１５をドライエッチする場合
は、一般に、絶縁膜１０に対する選択比は数十以上あ
り、絶縁膜１０はほとんどエッチングされない。シリコ
ンの場合、タングステン（Ｗ）１５のエッチング速度よ
りもシリコン５のエッチング速度のほうが大きく、しか
もシリコン５のエッチングはほぼ等方的に進行する。こ
のため、酸化膜１６（図３１）の下部領域のシリコンま
でエッチングされてしまい、図３２に示すシリコン基板
１７のような形状となる。この後、基板の電位を固定す
るためのメタル配線材料１８を被着したところを図３３
に示す。この場合、半導体装置領域のフィールド酸化膜
７の上の層間絶縁膜１０上のメタル１８とシリコン基板
５上のメタル１８´とが導通せず、基板の電位を固定す
ることができない状態となる。
【０００７】本発明は、前記従来の問題を解決するた
め、チッピングのないスクライブを可能とし、タングス
テン（Ｗ）埋込み時のタングステンのエッチングにおい
てシリコン基板をエッチングせず、かつ基板の電位固定
が容易な半導体装置及びその製造方法を提供する。
め、チッピングのないスクライブを可能とし、タングス
テン（Ｗ）埋込み時のタングステンのエッチングにおい
てシリコン基板をエッチングせず、かつ基板の電位固定
が容易な半導体装置及びその製造方法を提供する。
【０００８】
【課題を解決するための手段】前記目的を達成するため
に本発明の半導体装置は、シリコン基板上の半導体装置
本体領域と分離領域（スクライブレーン領域）と前記２
領域の間の境界領域とを含む半導体装置であって、前記
分離領域の前記シリコン基板上に形成された層間絶縁膜
と、前記境界領域に形成された前記層間絶縁膜に、前記
シリコン基板に到達するように形成された溝部と、前記
溝部内のみに金属を埋め込んで形成された金属コンタク
ト部と、前記層間絶縁膜上に、前記金属コンタクト部に
導通するように形成されたメタル配線層と、前記メタル
配線層を覆うように形成された電気絶縁被膜とを備え、
前記金属コンタクト部は、前記半導体装置本体の外周を
包囲するように形成されていることを特徴とする。
に本発明の半導体装置は、シリコン基板上の半導体装置
本体領域と分離領域（スクライブレーン領域）と前記２
領域の間の境界領域とを含む半導体装置であって、前記
分離領域の前記シリコン基板上に形成された層間絶縁膜
と、前記境界領域に形成された前記層間絶縁膜に、前記
シリコン基板に到達するように形成された溝部と、前記
溝部内のみに金属を埋め込んで形成された金属コンタク
ト部と、前記層間絶縁膜上に、前記金属コンタクト部に
導通するように形成されたメタル配線層と、前記メタル
配線層を覆うように形成された電気絶縁被膜とを備え、
前記金属コンタクト部は、前記半導体装置本体の外周を
包囲するように形成されていることを特徴とする。
【０００９】前記構成においては、金属コンタクト部
が、タングステン及びタングステンを含む合金から選ば
れる少なくとも一つの金属で形成されていることが好ま
しい。また金属コンタクト部の下地にあらかじめタング
ステン、チタン、チタンを含む合金から選ばれる下地層
を形成してもよい。シリコン基板を痛めないためであ
る。
が、タングステン及びタングステンを含む合金から選ば
れる少なくとも一つの金属で形成されていることが好ま
しい。また金属コンタクト部の下地にあらかじめタング
ステン、チタン、チタンを含む合金から選ばれる下地層
を形成してもよい。シリコン基板を痛めないためであ
る。
【００１０】また前記構成においては、金属コンタクト
部が前記半導体装置本体の外周を包囲する位置に存在す
ることが好ましい。量産性に優れるからである。また前
記構成においては、金属コンタクト部の幅が、０．０１
μｍ以上１μｍ以下の範囲であることが好ましい。信頼
性の高い導通を取るためである。
部が前記半導体装置本体の外周を包囲する位置に存在す
ることが好ましい。量産性に優れるからである。また前
記構成においては、金属コンタクト部の幅が、０．０１
μｍ以上１μｍ以下の範囲であることが好ましい。信頼
性の高い導通を取るためである。
【００１１】また前記構成においては、半導体装置本体
の外周を包囲する金属コンタクト部が２列であることが
好ましい。金属コンタクト部が２列の場合は外部から浸
入した不純物の影響で一方の金属コンタクト部が侵食さ
れたとしても、他方の金属コンタクト部で安定に基板電
位を確保できる。
の外周を包囲する金属コンタクト部が２列であることが
好ましい。金属コンタクト部が２列の場合は外部から浸
入した不純物の影響で一方の金属コンタクト部が侵食さ
れたとしても、他方の金属コンタクト部で安定に基板電
位を確保できる。
【００１２】また前記構成においては、メタル配線層
が、第一のメタル配線層及びその表面の第二のメタル配
線層からなり、かつ前記第一のメタル配線層と第二のメ
タル配線層とは導通していることが好ましい。信頼性の
高い装置とするためである。
が、第一のメタル配線層及びその表面の第二のメタル配
線層からなり、かつ前記第一のメタル配線層と第二のメ
タル配線層とは導通していることが好ましい。信頼性の
高い装置とするためである。
【００１３】また前記構成においては、シリコン基板と
層間絶縁膜との間に酸化シリコン膜を存在させたことが
好ましい。耐久性の向上のためである。また前記構成に
おいては、層間絶縁膜が、酸化シリコンを主成分とする
膜であることが好ましい。耐久性の向上のためである。
層間絶縁膜との間に酸化シリコン膜を存在させたことが
好ましい。耐久性の向上のためである。また前記構成に
おいては、層間絶縁膜が、酸化シリコンを主成分とする
膜であることが好ましい。耐久性の向上のためである。
【００１４】また前記構成においては、層間絶縁膜の厚
さが０．１μｍ〜１．０μｍの範囲であることが好まし
い。また前記構成においては、メタル配線層を覆う電気
絶縁被膜が、窒化シリコン膜であることが好ましい。
さが０．１μｍ〜１．０μｍの範囲であることが好まし
い。また前記構成においては、メタル配線層を覆う電気
絶縁被膜が、窒化シリコン膜であることが好ましい。
【００１５】次に本発明の半導体装置の製造方法は、シ
リコン基板上の半導体装置本体領域と分離領域（スクラ
イブレーン領域）と前記２領域の間の境界領域とを含む
半導体装置の製造方法であって、前記シリコン基板の表
面に化学気相成長(chemical vapor deposit)法により層
間絶縁膜を形成する工程（ａ）と、前記境界領域の前記
層間絶縁膜に、エッチング法により前記シリコン基板に
到達する溝部を形成する工程（ｂ）と、前記溝部内のみ
に金属を埋め込んで金属コンタクト部を形成する工程
（ｃ）と、前記工程（ｃ）の後に、前記基板上に配線材
料を形成した後、前記配線材料をエッチングして前記金
属コンタクト部に導通するメタル配線層を形成する工程
（ｄ）と、前記工程（ｄ）の後に、基板上に前記メタル
配線層の表面を覆う電気絶縁被膜を形成する工程（ｅ）
とを備え、前記工程（ｂ）では、前記半導体装置本体の
外周を包囲するように前記溝部を形成し、前記工程
（ｃ）では、前記金属コンタクト部が前記半導体装置本
体の外周を包囲するように形成することを特徴とする。
リコン基板上の半導体装置本体領域と分離領域（スクラ
イブレーン領域）と前記２領域の間の境界領域とを含む
半導体装置の製造方法であって、前記シリコン基板の表
面に化学気相成長(chemical vapor deposit)法により層
間絶縁膜を形成する工程（ａ）と、前記境界領域の前記
層間絶縁膜に、エッチング法により前記シリコン基板に
到達する溝部を形成する工程（ｂ）と、前記溝部内のみ
に金属を埋め込んで金属コンタクト部を形成する工程
（ｃ）と、前記工程（ｃ）の後に、前記基板上に配線材
料を形成した後、前記配線材料をエッチングして前記金
属コンタクト部に導通するメタル配線層を形成する工程
（ｄ）と、前記工程（ｄ）の後に、基板上に前記メタル
配線層の表面を覆う電気絶縁被膜を形成する工程（ｅ）
とを備え、前記工程（ｂ）では、前記半導体装置本体の
外周を包囲するように前記溝部を形成し、前記工程
（ｃ）では、前記金属コンタクト部が前記半導体装置本
体の外周を包囲するように形成することを特徴とする。
【００１６】前記構成においては、金属コンタクト部
を、タングステン及びタングステンを含む合金から選ば
れる少なくとも一つの金属で形成することが好ましい。
また金属コンタクト部の下地にあらかじめスパッタ法で
タングステン、チタン、チタンを含む合金から選ばれる
下地層を形成してもよい。シリコン基板を痛めないため
である。
を、タングステン及びタングステンを含む合金から選ば
れる少なくとも一つの金属で形成することが好ましい。
また金属コンタクト部の下地にあらかじめスパッタ法で
タングステン、チタン、チタンを含む合金から選ばれる
下地層を形成してもよい。シリコン基板を痛めないため
である。
【００１７】また前記構成においては、金属コンタクト
部を前記半導体装置本体の外周を包囲する位置に形成す
ることが好ましい。また前記構成においては、金属コン
タクト部の幅を、０．０１μｍ以上１μｍ以下の範囲に
形成することが好ましい。
部を前記半導体装置本体の外周を包囲する位置に形成す
ることが好ましい。また前記構成においては、金属コン
タクト部の幅を、０．０１μｍ以上１μｍ以下の範囲に
形成することが好ましい。
【００１８】また前記構成においては、半導体装置本体
の外周を包囲する金属コンタクト部を２列に形成するこ
とが好ましい。また前記構成においては、前記工程
（ｅ）の後に、前記電気絶縁被膜にエッチング法を用い
てメタル配線層まで到達する溝部を形成した後、前記溝
部内に第二のメタル配線層を形成することが好ましい。
の外周を包囲する金属コンタクト部を２列に形成するこ
とが好ましい。また前記構成においては、前記工程
（ｅ）の後に、前記電気絶縁被膜にエッチング法を用い
てメタル配線層まで到達する溝部を形成した後、前記溝
部内に第二のメタル配線層を形成することが好ましい。
【００１９】また前記構成においては、前記工程（ａ）
の前に、前記分離領域の前記シリコン基板上にシリコン
酸化膜を形成する工程を有し、前記工程（ａ）では、前
記シリコン酸化膜上に前記層間絶縁膜を形成することが
好ましい。
の前に、前記分離領域の前記シリコン基板上にシリコン
酸化膜を形成する工程を有し、前記工程（ａ）では、前
記シリコン酸化膜上に前記層間絶縁膜を形成することが
好ましい。
【００２０】また前記構成においては、層間絶縁膜を、
酸化シリコンを主成分とする膜で形成することが好まし
い。酸化シリコンを主成分とする膜は、酸化シリコンだ
けでもよいし、酸化シリコンにボロンをたとえば１〜６
重量％程度、またはリンを４８重量％を添加してもよ
い。もちろん他の成分を添加しても良い。
酸化シリコンを主成分とする膜で形成することが好まし
い。酸化シリコンを主成分とする膜は、酸化シリコンだ
けでもよいし、酸化シリコンにボロンをたとえば１〜６
重量％程度、またはリンを４８重量％を添加してもよ
い。もちろん他の成分を添加しても良い。
【００２１】また前記構成においては、層間絶縁膜の厚
さを０．１μｍ〜１．０μｍの範囲に形成することが好
ましい。また前記構成においては、メタル配線層を覆う
電気絶縁被膜を、窒化シリコン膜で形成することが好ま
しい。
さを０．１μｍ〜１．０μｍの範囲に形成することが好
ましい。また前記構成においては、メタル配線層を覆う
電気絶縁被膜を、窒化シリコン膜で形成することが好ま
しい。
【００２２】
【作用】前記した本発明の構成によれば、シリコン基板
上の半導体装置本体領域と分離領域（スクライブレーン
領域）と前記２領域の間の境界領域とを含む半導体装置
であって、前記分離領域の前記シリコン基板より上層に
層間絶縁膜を存在させるとともに、前記境界領域に、前
記シリコン基板と導通する少なくとも１列の金属コンタ
クト部を備え、前記金属コンタクト部はメタル配線層と
導通しており、かつ前記メタル配線層は電気絶縁被膜で
覆われていることにより、チッピングのないスクライブ
ができ、シリコン基板を損傷せず、かつ基板の電位固定
が容易な半導体装置を実現できる。たとえば、金属コン
タクト部としてタングステン（Ｗ）を用いた場合、チッ
ピングのないスクライブが可能となり、タングステン
（Ｗ）埋込み時のタングステン（Ｗ）のエッチングにお
いてシリコン基板がエッチングされず、かつ基板の電位
固定が容易で確実となる。また、外部からの不純物浸入
を完全に防止するため、タングステン（Ｗ）埋込み技術
を用いるハーフミクロンデバイスといわれる微細化・高
集積化された半導体の高信頼性化・高性能化が達成でき
る。
上の半導体装置本体領域と分離領域（スクライブレーン
領域）と前記２領域の間の境界領域とを含む半導体装置
であって、前記分離領域の前記シリコン基板より上層に
層間絶縁膜を存在させるとともに、前記境界領域に、前
記シリコン基板と導通する少なくとも１列の金属コンタ
クト部を備え、前記金属コンタクト部はメタル配線層と
導通しており、かつ前記メタル配線層は電気絶縁被膜で
覆われていることにより、チッピングのないスクライブ
ができ、シリコン基板を損傷せず、かつ基板の電位固定
が容易な半導体装置を実現できる。たとえば、金属コン
タクト部としてタングステン（Ｗ）を用いた場合、チッ
ピングのないスクライブが可能となり、タングステン
（Ｗ）埋込み時のタングステン（Ｗ）のエッチングにお
いてシリコン基板がエッチングされず、かつ基板の電位
固定が容易で確実となる。また、外部からの不純物浸入
を完全に防止するため、タングステン（Ｗ）埋込み技術
を用いるハーフミクロンデバイスといわれる微細化・高
集積化された半導体の高信頼性化・高性能化が達成でき
る。
【００２３】次に本発明の半導体装置の製造方法によれ
ば、前記本発明の半導体装置を効率良く合理的に製造す
ることができる。
ば、前記本発明の半導体装置を効率良く合理的に製造す
ることができる。
【００２４】
【実施例】以下実施例を用いて本発明をさらに具体的に
説明する。 （実施例１）図２は本発明の一実施例の半導体装置の平
面図を示すもので、シリコン基板５５上に半導体装置本
体領域６２と分離領域（スクライブレーン領域）５２と
前記２領域の間の境界領域６３とを示している。
説明する。 （実施例１）図２は本発明の一実施例の半導体装置の平
面図を示すもので、シリコン基板５５上に半導体装置本
体領域６２と分離領域（スクライブレーン領域）５２と
前記２領域の間の境界領域６３とを示している。
【００２５】図１は図２の半導体装置本体領域６２と分
離領域（スクライブレーン領域）５２と境界領域６３と
を含む部分の断面図である。図１において、層間絶縁膜
５１をスクライブレーン領域５２上に残存させ、かつタ
ングステン製の金属コンタクト部５３、５３’の幅を１
μｍ以下、たとえば幅が０．８μｍで深さが１．６μｍ
にすることにより、タングステン埋込み時のシリコン基
板５５のエッチングを防止することができる。１μｍを
越える幅では、タングステンの全面エッチング時にコン
タクト５６内のタングステンも除去されてしまいシリコ
ン基板５５のエッチングを完全には防止できなくなる。
離領域（スクライブレーン領域）５２と境界領域６３と
を含む部分の断面図である。図１において、層間絶縁膜
５１をスクライブレーン領域５２上に残存させ、かつタ
ングステン製の金属コンタクト部５３、５３’の幅を１
μｍ以下、たとえば幅が０．８μｍで深さが１．６μｍ
にすることにより、タングステン埋込み時のシリコン基
板５５のエッチングを防止することができる。１μｍを
越える幅では、タングステンの全面エッチング時にコン
タクト５６内のタングステンも除去されてしまいシリコ
ン基板５５のエッチングを完全には防止できなくなる。
【００２６】また、図１のスクライブレーン領域５２の
構造ではスクライブ後の端部において外部と接触する層
として、窒化シリコンからなる厚さ１．０μｍの最終保
護膜５７と、シリコン基板５５の表面に、厚さ０．４μ
ｍの酸化シリコン膜５８、５８´と、酸化シリコンにボ
ロン（Ｂ）３重量％とリン（Ｐ）を６重量％含む、厚さ
１．６μｍの層間絶縁膜５１、および酸化シリコン膜か
らなる厚さ１．０μｍの層間絶縁膜５９がある。このた
め、タングステンを埋め込んだ第一のメタル配線層６０
とシリコン基板５５との金属コンタクト部５３、５３´
と、アルミニウム製（幅１０μｍ、厚さ０．８μｍ）の
第一のメタル配線層６０と、アルミニウム製（幅６μ
ｍ、厚さ１．０μｍ）の第二のメタル配線層６１とのコ
ンタクト５６とで、半導体装置本体６２の外周を包囲す
ることによって、半導体装置内部への不純物の浸入を完
全に防止できる。さらに、タングステンを埋め込んだ金
属コンタクト部５３、５３´を、２列の構造にすること
により、外部から浸入した不純物の影響で一方のコンタ
クト５３が侵食されたとしても、他方の金属コンタクト
部５３´にて安定に基板電位を確保できる。また、コン
タクト５６を金属コンタクト部５３と同５３´との中間
に位置させることにより最小の面積で信頼性の高い構造
にすることができる。金属コンタクト部を２列の構造に
した場合の１列の幅は、前記したと同じ理由により１μ
ｍ以下が好ましい。
構造ではスクライブ後の端部において外部と接触する層
として、窒化シリコンからなる厚さ１．０μｍの最終保
護膜５７と、シリコン基板５５の表面に、厚さ０．４μ
ｍの酸化シリコン膜５８、５８´と、酸化シリコンにボ
ロン（Ｂ）３重量％とリン（Ｐ）を６重量％含む、厚さ
１．６μｍの層間絶縁膜５１、および酸化シリコン膜か
らなる厚さ１．０μｍの層間絶縁膜５９がある。このた
め、タングステンを埋め込んだ第一のメタル配線層６０
とシリコン基板５５との金属コンタクト部５３、５３´
と、アルミニウム製（幅１０μｍ、厚さ０．８μｍ）の
第一のメタル配線層６０と、アルミニウム製（幅６μ
ｍ、厚さ１．０μｍ）の第二のメタル配線層６１とのコ
ンタクト５６とで、半導体装置本体６２の外周を包囲す
ることによって、半導体装置内部への不純物の浸入を完
全に防止できる。さらに、タングステンを埋め込んだ金
属コンタクト部５３、５３´を、２列の構造にすること
により、外部から浸入した不純物の影響で一方のコンタ
クト５３が侵食されたとしても、他方の金属コンタクト
部５３´にて安定に基板電位を確保できる。また、コン
タクト５６を金属コンタクト部５３と同５３´との中間
に位置させることにより最小の面積で信頼性の高い構造
にすることができる。金属コンタクト部を２列の構造に
した場合の１列の幅は、前記したと同じ理由により１μ
ｍ以下が好ましい。
【００２７】一方、スクライブ時の“チッピング”に関
しては、層間絶縁膜５１をスクライブレーン上に残存さ
せることで、シリコン基板５５がむきだしになった構造
よりは耐性が向上する。シリコン基板５５を酸化して得
られる酸化シリコン膜５８、５８´を層間絶縁膜５１の
下に形成することで、シリコン基板５５との界面が連続
的に形成される。これによって、耐性をさらに向上させ
ることができ、スクライブ時の“チッピング”を防止で
きる。
しては、層間絶縁膜５１をスクライブレーン上に残存さ
せることで、シリコン基板５５がむきだしになった構造
よりは耐性が向上する。シリコン基板５５を酸化して得
られる酸化シリコン膜５８、５８´を層間絶縁膜５１の
下に形成することで、シリコン基板５５との界面が連続
的に形成される。これによって、耐性をさらに向上させ
ることができ、スクライブ時の“チッピング”を防止で
きる。
【００２８】（実施例２）本発明の第２の実施例につい
て、図３〜１０を用いて説明する。図３は、半導体装置
本体とスクライブレーン領域との境界部分の断面を示し
たものである。シリコン基板７１上に、半導体装置本体
領域の端部となるフィールド酸化膜７２をシリコン基板
７１の熱酸化により形成する。その後、所望の半導体形
成工程を経た後、層間絶縁膜７３を被着し、半導体形成
過程のメタル配線層と下地導電層とのコンタクトを形成
するためのフォトマスク７４を形成する（図３）。本実
施例では、シリコン基板７１を１０００℃で１００分間
熱酸化して厚さ５００ｎｍのフィールド酸化膜７２を形
成し、ＣＶＤ法にてボロン（３重量％）とリン（６重量
％）を含んだ酸化シリコン膜を形成して厚さ１．６μｍ
の層間絶縁膜７３とした。
て、図３〜１０を用いて説明する。図３は、半導体装置
本体とスクライブレーン領域との境界部分の断面を示し
たものである。シリコン基板７１上に、半導体装置本体
領域の端部となるフィールド酸化膜７２をシリコン基板
７１の熱酸化により形成する。その後、所望の半導体形
成工程を経た後、層間絶縁膜７３を被着し、半導体形成
過程のメタル配線層と下地導電層とのコンタクトを形成
するためのフォトマスク７４を形成する（図３）。本実
施例では、シリコン基板７１を１０００℃で１００分間
熱酸化して厚さ５００ｎｍのフィールド酸化膜７２を形
成し、ＣＶＤ法にてボロン（３重量％）とリン（６重量
％）を含んだ酸化シリコン膜を形成して厚さ１．６μｍ
の層間絶縁膜７３とした。
【００２９】次いで、公知のドライエッチング技術でフ
ォトマスク７４の開口部の酸化シリコン膜を除去した
後、マスク７４を除去したところを図４に示す。７５は
溝部である。本実施例では溝部７５の幅は０．８μｍで
深さが１．６μｍとし、半導体装置本体の外周を包囲す
る構造とした。溝部７５の幅が０．８μｍで深さが１．
６μｍであるため、従来のメタルスパッタ法ではコンタ
クト底部での被着率が低く、メタル配線層とシリコン基
板７１とのコンタクトを形成できにくい。このため、Ｃ
ＶＤ法で得られるタングステン膜を用いたコンタクト内
部の埋込み技術を適用した。
ォトマスク７４の開口部の酸化シリコン膜を除去した
後、マスク７４を除去したところを図４に示す。７５は
溝部である。本実施例では溝部７５の幅は０．８μｍで
深さが１．６μｍとし、半導体装置本体の外周を包囲す
る構造とした。溝部７５の幅が０．８μｍで深さが１．
６μｍであるため、従来のメタルスパッタ法ではコンタ
クト底部での被着率が低く、メタル配線層とシリコン基
板７１とのコンタクトを形成できにくい。このため、Ｃ
ＶＤ法で得られるタングステン膜を用いたコンタクト内
部の埋込み技術を適用した。
【００３０】図４に示した構造から全面にタングステン
７６を成長させたところを図５に示す。このとき、ＣＶ
Ｄ法によるタングステン７６のみでは、タングステン７
６の成長に用いるガスとシリコン基板７１とで生じる反
応を抑制できにくい。このため、下地にスパッタ法で形
成したタングステン７６をあらかじめ被着しておくこと
が好ましい。このスパッタ法で被着したタングステン７
６は、チタン（Ｔｉ）またはチタンを含む合金（たとえ
ばＴｉＮ，ＴｉＷ）の膜で代用することも可能である。
７６を成長させたところを図５に示す。このとき、ＣＶ
Ｄ法によるタングステン７６のみでは、タングステン７
６の成長に用いるガスとシリコン基板７１とで生じる反
応を抑制できにくい。このため、下地にスパッタ法で形
成したタングステン７６をあらかじめ被着しておくこと
が好ましい。このスパッタ法で被着したタングステン７
６は、チタン（Ｔｉ）またはチタンを含む合金（たとえ
ばＴｉＮ，ＴｉＷ）の膜で代用することも可能である。
【００３１】図５に示した構造から全面のタングステン
７６をエッチングしてコンタクト７５のみにタングステ
ン７６を残存させたところを図６に示す。このとき層間
絶縁膜７３があるために、半導体装置本体領域の段差部
のタングステン７６を除去するためのオーバーエッチン
グを行っても、従来例に示したようなシリコン基板７１
のえぐれは発生しない。図６に示すように半導体装置本
体の外周をタングステンで埋め込まれたコンタクトで包
囲する。
７６をエッチングしてコンタクト７５のみにタングステ
ン７６を残存させたところを図６に示す。このとき層間
絶縁膜７３があるために、半導体装置本体領域の段差部
のタングステン７６を除去するためのオーバーエッチン
グを行っても、従来例に示したようなシリコン基板７１
のえぐれは発生しない。図６に示すように半導体装置本
体の外周をタングステンで埋め込まれたコンタクトで包
囲する。
【００３２】次いで、全面に第一メタル配線を形成する
ための配線材料７７を被着する（図７）。次に配線層形
成のためのフォトマスク７８を形成する（図８）。次に
ドライエッチングによりマスク７８の開口部の配線材料
７７を除去して第一メタル配線層７９を形成したところ
を図９に示す。このようにすることで従来例に示したよ
うな配線層の断線は発生しない。本実施例では、第一メ
タル配線材料７７として厚さ０．８μｍ、幅１０μｍの
アルミニウムを用いた。
ための配線材料７７を被着する（図７）。次に配線層形
成のためのフォトマスク７８を形成する（図８）。次に
ドライエッチングによりマスク７８の開口部の配線材料
７７を除去して第一メタル配線層７９を形成したところ
を図９に示す。このようにすることで従来例に示したよ
うな配線層の断線は発生しない。本実施例では、第一メ
タル配線材料７７として厚さ０．８μｍ、幅１０μｍの
アルミニウムを用いた。
【００３３】次いで、最終保護膜として窒化シリコン膜
８０をプラズマＣＶＤ法により形成したところを図１０
に示す。窒化シリコン膜８０は耐水性に優れている。し
たがって、本実施例の構造を採ればコンタクト７６の部
分で水分の浸入を防止することが可能となる。
８０をプラズマＣＶＤ法により形成したところを図１０
に示す。窒化シリコン膜８０は耐水性に優れている。し
たがって、本実施例の構造を採ればコンタクト７６の部
分で水分の浸入を防止することが可能となる。
【００３４】（実施例３）図３から図１０ではメタル配
線として一層のみを用いた実施例を説明したが、次に図
１１から図１５を用いて二層メタル配線に用いた場合の
実施例について説明する。
線として一層のみを用いた実施例を説明したが、次に図
１１から図１５を用いて二層メタル配線に用いた場合の
実施例について説明する。
【００３５】図７〜９までの工程は一層メタル配線と同
様である。この後、第二層目のメタル配線を形成するた
めに、第一メタル配線層７９と第二メタル配線層との層
間絶縁膜８１を形成し、第一メタル配線層７９と第二メ
タル配線層とのコンタクトを形成するためのフォトマス
ク８２を形成したところを図１１に示す。本実施例で
は、層間絶縁膜８１としてプラズマＣＶＤ法で得られる
酸化シリコン膜を用いた。フォトマスク８２の開口部の
酸化シリコン膜８１をドライエッチングにより除去した
後、フォトマスク８２を除去した。こうして第一メタル
配線７９と第二メタル配線とのコンタクト窓８３を形成
したところを図１２に示す。
様である。この後、第二層目のメタル配線を形成するた
めに、第一メタル配線層７９と第二メタル配線層との層
間絶縁膜８１を形成し、第一メタル配線層７９と第二メ
タル配線層とのコンタクトを形成するためのフォトマス
ク８２を形成したところを図１１に示す。本実施例で
は、層間絶縁膜８１としてプラズマＣＶＤ法で得られる
酸化シリコン膜を用いた。フォトマスク８２の開口部の
酸化シリコン膜８１をドライエッチングにより除去した
後、フォトマスク８２を除去した。こうして第一メタル
配線７９と第二メタル配線とのコンタクト窓８３を形成
したところを図１２に示す。
【００３６】次いで、全面に第二メタル配線を形成する
ための配線材料８４を被着して第一メタル配線層７９と
第二メタル配線層とのコンタクト８５を形成する。この
後、配線層形成のためのフォトマスク８６を形成した
（図１３）。次にドライエッチングによりマスク８６の
開口部の配線材料８５を除去し、第二メタル配線層８７
を形成したところを図１４に示す。本実施例では、第二
メタル配線の配線材料８４として厚さ１．０μｍ、幅６
μｍのアルミニウムを用いた。
ための配線材料８４を被着して第一メタル配線層７９と
第二メタル配線層とのコンタクト８５を形成する。この
後、配線層形成のためのフォトマスク８６を形成した
（図１３）。次にドライエッチングによりマスク８６の
開口部の配線材料８５を除去し、第二メタル配線層８７
を形成したところを図１４に示す。本実施例では、第二
メタル配線の配線材料８４として厚さ１．０μｍ、幅６
μｍのアルミニウムを用いた。
【００３７】次いで、最終保護膜として窒化シリコン膜
８８をプラズマＣＶＤ法により形成したところを図１５
に示す。図１５は図１０の構造と比べて、層間絶縁膜８
１と第二メタル配線層８７とを付加した構造となってい
る。層間絶縁膜７３としてボロンとリンを含んだ酸化シ
リコン膜を用い、かつ層間絶縁膜８１としてプラズマＣ
ＶＤ法による酸化シリコン膜を用いている。このため、
スクライブ端からの水分の浸入に対しては、一層メタル
配線構造の場合よりも２層メタル配線構造のほうが耐性
が低いことになる。しかし、図１５に示す構造を採れば
金属コンタクト部７６およびコンタクト８５の部分で水
分の浸入を防止することが可能となる。
８８をプラズマＣＶＤ法により形成したところを図１５
に示す。図１５は図１０の構造と比べて、層間絶縁膜８
１と第二メタル配線層８７とを付加した構造となってい
る。層間絶縁膜７３としてボロンとリンを含んだ酸化シ
リコン膜を用い、かつ層間絶縁膜８１としてプラズマＣ
ＶＤ法による酸化シリコン膜を用いている。このため、
スクライブ端からの水分の浸入に対しては、一層メタル
配線構造の場合よりも２層メタル配線構造のほうが耐性
が低いことになる。しかし、図１５に示す構造を採れば
金属コンタクト部７６およびコンタクト８５の部分で水
分の浸入を防止することが可能となる。
【００３８】（実施例４）半導体装置が使用される環境
は一定ではなく、高温、高湿、高圧の場合があり、外部
からの水分等の不純物の影響を受けない構造でなければ
ならない。図１０と図１５に示した構造の場合には、層
間絶縁膜７３からの水分の浸入時に第一メタル配線層７
９が腐食し金属コンタクト部７６との導通が不安定にな
る可能性がある。そこで、本実施例では、図１６、１７
に示すように、第一メタル配線層と下層導電膜との金属
コンタクト部７６と同７６´とを２列にした。図１６は
一層メタル配線構造の場合である。また、図１７は２層
メタル配線構造の場合である。図１７に示したように、
第一メタル配線層７９と第二メタル配線層８７とのコン
タクト８５は、金属コンタクト部７６と同７６´との中
間に位置させてある。金属コンタクト部７６´（あるい
はコンタクト７６）上にコンタクト８５を形成した場合
の形状を図１８に示す。第二メタル配線層８７のカバレ
ージの悪さのために、最終保護膜８８がコンタクト８５
部分に被着されず、外部からの不純物が直接浸入してき
てしまう。このため、コンタクト８５は平坦な領域に形
成する必要があるが、金属コンタクト部７６よりも半導
体装置本体側に位置させると本体領域の面積が減少し、
金属コンタクト部７６´よりもスクライブレーン側では
チップ面積が増大する。以上のことより、図１７に示す
ように、第一メタル配線層７９と第二メタル配線層８７
とのコンタクト８５は、金属コンタクト部７６と同７６
´との中間に位置させる。本構造によれば、高温・高湿
・高圧条件の下で使用され、水分の浸入があった場合に
おいても、金属コンタクト部７６´の部分での反応にと
どまるため、金属コンタクト部で基板の電位を固定する
ことができ、半導体装置特性への影響を受けない構造と
なる。
は一定ではなく、高温、高湿、高圧の場合があり、外部
からの水分等の不純物の影響を受けない構造でなければ
ならない。図１０と図１５に示した構造の場合には、層
間絶縁膜７３からの水分の浸入時に第一メタル配線層７
９が腐食し金属コンタクト部７６との導通が不安定にな
る可能性がある。そこで、本実施例では、図１６、１７
に示すように、第一メタル配線層と下層導電膜との金属
コンタクト部７６と同７６´とを２列にした。図１６は
一層メタル配線構造の場合である。また、図１７は２層
メタル配線構造の場合である。図１７に示したように、
第一メタル配線層７９と第二メタル配線層８７とのコン
タクト８５は、金属コンタクト部７６と同７６´との中
間に位置させてある。金属コンタクト部７６´（あるい
はコンタクト７６）上にコンタクト８５を形成した場合
の形状を図１８に示す。第二メタル配線層８７のカバレ
ージの悪さのために、最終保護膜８８がコンタクト８５
部分に被着されず、外部からの不純物が直接浸入してき
てしまう。このため、コンタクト８５は平坦な領域に形
成する必要があるが、金属コンタクト部７６よりも半導
体装置本体側に位置させると本体領域の面積が減少し、
金属コンタクト部７６´よりもスクライブレーン側では
チップ面積が増大する。以上のことより、図１７に示す
ように、第一メタル配線層７９と第二メタル配線層８７
とのコンタクト８５は、金属コンタクト部７６と同７６
´との中間に位置させる。本構造によれば、高温・高湿
・高圧条件の下で使用され、水分の浸入があった場合に
おいても、金属コンタクト部７６´の部分での反応にと
どまるため、金属コンタクト部で基板の電位を固定する
ことができ、半導体装置特性への影響を受けない構造と
なる。
【００３９】（実施例５）一方、スクライブ時のチッピ
ング耐性の向上のための手法の一例について、図１９〜
２３を用いて説明する。
ング耐性の向上のための手法の一例について、図１９〜
２３を用いて説明する。
【００４０】図１９は、半導体装置本体とスクライブレ
ーン領域との境界部分の断面を示したものである。シリ
コン基板７１上に、半導体装置本体領域の端部となるフ
ィールド酸化膜７２をシリコン基板７１の熱酸化により
形成する場合に、スクライブレーン上にもフィールド酸
化膜７２´を形成している。本製造方法によれば、シリ
コン基板７１と絶縁膜との界面は連続した結晶構造とな
り、スクライブ時にチッピングが発生しなくなる。次い
で図３で説明した実施例と同様に層間絶縁膜７３を被着
し、半導体形成過程のメタル配線層とシリコン基板７１
とのコンタクトを形成するためのフォトマスク８９を形
成したところを図１９に示す。本実施例では、シリコン
基板７１を１０００℃下での熱酸化にて厚さ５００ｎｍ
のフィールド酸化膜７２および同７２´を形成し、ＣＶ
Ｄ法にて厚さ１．６μｍのボロンとリンを含んだ酸化シ
リコン膜を形成して層間絶縁膜７３とした。
ーン領域との境界部分の断面を示したものである。シリ
コン基板７１上に、半導体装置本体領域の端部となるフ
ィールド酸化膜７２をシリコン基板７１の熱酸化により
形成する場合に、スクライブレーン上にもフィールド酸
化膜７２´を形成している。本製造方法によれば、シリ
コン基板７１と絶縁膜との界面は連続した結晶構造とな
り、スクライブ時にチッピングが発生しなくなる。次い
で図３で説明した実施例と同様に層間絶縁膜７３を被着
し、半導体形成過程のメタル配線層とシリコン基板７１
とのコンタクトを形成するためのフォトマスク８９を形
成したところを図１９に示す。本実施例では、シリコン
基板７１を１０００℃下での熱酸化にて厚さ５００ｎｍ
のフィールド酸化膜７２および同７２´を形成し、ＣＶ
Ｄ法にて厚さ１．６μｍのボロンとリンを含んだ酸化シ
リコン膜を形成して層間絶縁膜７３とした。
【００４１】本製造方法により形成した半導体装置本体
とスクライブレーン領域との境界部分の断面構造を図２
０から図２３に示す。境界部分の第一メタル配線層７９
とシリコン基板７１とのコンタクトが金属コンタクト部
７６のみの一列である。一層メタル配線の場合が図２０
である。２層メタル配線の場合が図２１である。また、
境界部分の第一メタル配線層７９とシリコン基板７１と
のコンタクトが、金属コンタクト部７６と同７６´との
２列で、かつ一層メタル配線の場合を図２２に示す。２
層メタル配線の場合が図２３である。図２０から図２３
のいずれの構造でもスクライブ時のチッピングを防止で
きる。
とスクライブレーン領域との境界部分の断面構造を図２
０から図２３に示す。境界部分の第一メタル配線層７９
とシリコン基板７１とのコンタクトが金属コンタクト部
７６のみの一列である。一層メタル配線の場合が図２０
である。２層メタル配線の場合が図２１である。また、
境界部分の第一メタル配線層７９とシリコン基板７１と
のコンタクトが、金属コンタクト部７６と同７６´との
２列で、かつ一層メタル配線の場合を図２２に示す。２
層メタル配線の場合が図２３である。図２０から図２３
のいずれの構造でもスクライブ時のチッピングを防止で
きる。
【００４２】
【発明の効果】以上説明した通り本発明によれば、チッ
ピングのないスクライブが可能となり、タングステン埋
込み時のタングステンのエッチングにおいてシリコン基
板がエッチングされず、かつ基板の電位固定が容易で確
実となり、外部からの不純物浸入を完全に防止するた
め、タングステン埋込み技術を用いるハーフミクロンデ
バイスの高信頼性化・高性能化に寄与する。なおタング
ステン埋込み技術には種々の方法があるが、本発明はそ
の方法いかんによらず有効であり、さらにタングステン
等の埋込み技術を用いない場合でも有効であることは明
白である。
ピングのないスクライブが可能となり、タングステン埋
込み時のタングステンのエッチングにおいてシリコン基
板がエッチングされず、かつ基板の電位固定が容易で確
実となり、外部からの不純物浸入を完全に防止するた
め、タングステン埋込み技術を用いるハーフミクロンデ
バイスの高信頼性化・高性能化に寄与する。なおタング
ステン埋込み技術には種々の方法があるが、本発明はそ
の方法いかんによらず有効であり、さらにタングステン
等の埋込み技術を用いない場合でも有効であることは明
白である。
【００４３】次に本発明の半導体装置の製造方法によれ
ば、前記本発明の半導体装置を効率良く合理的に製造す
ることができる。
ば、前記本発明の半導体装置を効率良く合理的に製造す
ることができる。
【図１】 本発明の実施例１の半導体装置を示す断面図
【図２】 本発明の実施例１の半導体装置を示す平面図
【図３】 本発明の実施例２の半導体装置の製造方法を
示す断面図で、シリコン基板上に層間絶縁膜を形成しそ
の上にフォトマスクを配置した図
示す断面図で、シリコン基板上に層間絶縁膜を形成しそ
の上にフォトマスクを配置した図
【図４】 本発明の実施例２の半導体装置の製造方法を
示す断面図で、層間絶縁膜に溝を形成した図
示す断面図で、層間絶縁膜に溝を形成した図
【図５】 本発明の実施例２の半導体装置の製造方法を
示す断面図で、層間絶縁膜の上にタングステン膜を形成
した図
示す断面図で、層間絶縁膜の上にタングステン膜を形成
した図
【図６】 本発明の実施例２の半導体装置の製造方法を
示す断面図で、溝部分を残して層間絶縁膜の上のタング
ステン膜を除去した図
示す断面図で、溝部分を残して層間絶縁膜の上のタング
ステン膜を除去した図
【図７】 本発明の実施例２の半導体装置の製造方法を
示す断面図で、層間絶縁膜の上にメタル配線膜を形成し
た図
示す断面図で、層間絶縁膜の上にメタル配線膜を形成し
た図
【図８】 本発明の実施例２の半導体装置の製造方法を
示す断面図で、層間絶縁膜の上のメタル配線膜の上にフ
ォトマスクを配置した図
示す断面図で、層間絶縁膜の上のメタル配線膜の上にフ
ォトマスクを配置した図
【図９】 本発明の実施例２の半導体装置の製造方法を
示す断面図で、メタル配線部分を残して他のメタル配線
膜部分を除去した図。
示す断面図で、メタル配線部分を残して他のメタル配線
膜部分を除去した図。
【図１０】 本発明の実施例２の半導体装置の製造方法
を示す断面図で、メタル配線部分の表層に保護膜を形成
した図。
を示す断面図で、メタル配線部分の表層に保護膜を形成
した図。
【図１１】 本発明の実施例３の半導体装置の製造方法
を示す断面図で、保護膜層の上にフォトマスクを配置し
た図
を示す断面図で、保護膜層の上にフォトマスクを配置し
た図
【図１２】 本発明の実施例３の半導体装置の製造方法
を示す断面図で、保護膜層の上にコンタクト窓部を形成
した図
を示す断面図で、保護膜層の上にコンタクト窓部を形成
した図
【図１３】 本発明の実施例３の半導体装置の製造方法
を示す断面図で、保護膜層の上のコンタクト窓部を含む
部分に第二メタル配線層を形成し、その上にフォトマス
クを配置した図
を示す断面図で、保護膜層の上のコンタクト窓部を含む
部分に第二メタル配線層を形成し、その上にフォトマス
クを配置した図
【図１４】 本発明の実施例３の半導体装置の製造方法
を示す断面図で、第二メタル配線を形成した図
を示す断面図で、第二メタル配線を形成した図
【図１５】 本発明の実施例３の半導体装置の製造方法
を示す断面図で、第二メタル配線の表層に保護膜を形成
した図。
を示す断面図で、第二メタル配線の表層に保護膜を形成
した図。
【図１６】 本発明の実施例４の半導体装置の製造方法
を示す断面図で、第一メタル配線層と下層導電膜との金
属コンタクト部を２列にした例を示す図
を示す断面図で、第一メタル配線層と下層導電膜との金
属コンタクト部を２列にした例を示す図
【図１７】 本発明の実施例４の半導体装置の製造方法
を示す断面図で、第一メタル配線層の上に第二メタル配
線層を形成した図
を示す断面図で、第一メタル配線層の上に第二メタル配
線層を形成した図
【図１８】 本発明の実施例４の半導体装置の製造方法
を示す断面図で、金属コンタクト部上にコンタクト部を
形成した図
を示す断面図で、金属コンタクト部上にコンタクト部を
形成した図
【図１９】 本発明の実施例５の半導体装置の製造方法
を示す断面図で、層間絶縁膜を被着し、半導体形成過程
のメタル配線層とシリコン基板とのコンタクトを形成す
るためのフォトマスク配置した図。
を示す断面図で、層間絶縁膜を被着し、半導体形成過程
のメタル配線層とシリコン基板とのコンタクトを形成す
るためのフォトマスク配置した図。
【図２０】 本発明の実施例５の半導体装置の製造方法
を示す断面図で、金属コンタクト部が１列で１層のメタ
ル配線を形成した図。
を示す断面図で、金属コンタクト部が１列で１層のメタ
ル配線を形成した図。
【図２１】 本発明の実施例５の半導体装置の製造方法
を示す断面図で、金属コンタクト部が１列で２層のメタ
ル配線を形成した図。
を示す断面図で、金属コンタクト部が１列で２層のメタ
ル配線を形成した図。
【図２２】 本発明の実施例５の半導体装置の製造方法
を示す断面図で、金属コンタクト部が２列で１層のメタ
ル配線を形成した図。
を示す断面図で、金属コンタクト部が２列で１層のメタ
ル配線を形成した図。
【図２３】 本発明の実施例５の半導体装置の製造方法
を示す断面図で、金属コンタクト部が２列で２層のメタ
ル配線を形成した図。
を示す断面図で、金属コンタクト部が２列で２層のメタ
ル配線を形成した図。
【図２４】 従来技術の半導体装置を示す平面図
【図２５】 従来技術の半導体装置を示す断面図
【図２６】 従来例を説明するための工程断面図
【図２７】 従来例を説明するための工程断面図
【図２８】 従来例を説明するための工程断面図
【図２９】 従来例を説明するための工程断面図
【図３０】 従来例を説明するための工程断面図
【図３１】 従来例を説明するための工程断面図
【図３２】 従来例を説明するための工程断面図
【図３３】 従来例を説明するための工程断面図
１，５ シリコン基板
２ 半導体装置本体
３ スクライブレーン領域
４ 境界領域
６ 半導体装置本体領域
７ フィールド酸化膜
８ 層間絶縁膜
９ マスク
１０ 層間絶縁膜
１１ スクライブレーン領域
１２ 境界領域
１３ メタル配線層
１４ 最終保護膜
１５ コンタクト埋込み用のタングステン（Ｗ）
１６ タングステン（Ｗ）
１７ シリコン基板
１８，１８´ メタル配線材料
５１ 層間絶縁膜
５２ スクライブレーン領域
５３，５３´ 金属コンタクト部
５５，７１ シリコン基板
５６ コンタクト
５７ 最終保護膜
５８，５８´ 酸化シリコン膜
５９ 層間絶縁膜
６０ 第一メタル配線層
６１ 第二メタル配線層
６２ 半導体装置本体
６３ 境界領域
７２ フィールド酸化膜
７３ 層間絶縁膜
７４，７８，８２，８６，８９ フォトマスク
７５ 溝部
７６ タングステン
７７ 第一メタル配線用材料
７９ 第一メタル配線層
８０ 窒化シリコン最終保護膜
８１ 層間絶縁膜
８３ コンタクト窓
８４ 第二メタル配線材料
８５ コンタクト
８７ 第二メタル配線層
８８ 窒化シリコン最終保護膜
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平２−188942（ＪＰ，Ａ)
特開 平５−121726（ＪＰ，Ａ)
特開 平６−112328（ＪＰ，Ａ)
特開 平４−99358（ＪＰ，Ａ)
特開 昭64−81252（ＪＰ，Ａ)
特開 昭63−128733（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/41
H01L 21/301
H01L 21/3205
Claims (18)
- 【請求項１】 シリコン基板上の半導体装置本体領域と
分離領域（スクライブレーン領域）と前記２領域の間の
境界領域とを含む半導体装置であって、前記分離領域の前記シリコン基板上に形成された層間絶
縁膜と、 前記境界領域に形成された前記層間絶縁膜に、前記シリ
コン基板に到達するように形成された溝部と、 前記溝部内のみに金属を埋め込んで形成された金属コン
タクト部と、 前記層間絶縁膜上に、前記金属コンタクト部に導通する
ように形成されたメタル配線層と、 前記メタル配線層を覆うように形成された電気絶縁被膜
とを備え、 前記金属コンタクト部は、前記半導体装置本体の外周を
包囲するように形成されていること を特徴とする半導体
装置。 - 【請求項２】 前記金属コンタクト部が、タングステン
及びタングステンを含む合金から選ばれる少なくとも一
つの金属で形成されている請求項１に記載の半導体装
置。 - 【請求項３】 前記金属コンタクト部の幅が、０．０１
μｍ以上１μｍ以下の範囲である請求項１に記載の半導
体装置。 - 【請求項４】 前記境界領域に、前記金属コンタクト部
が２列で形成されている請求項１に記載の半導体装置。 - 【請求項５】 前記メタル配線層は、第一のメタル配線
層と第一のメタル配線層の上方に設けられた第二のメタ
ル配線層からなり、かつ前記第一のメタル配線層と前記
第二のメタル配線層とは導通している請求項１に記載の
半導体装置。 - 【請求項６】 前記分離領域の前記シリコン基板と前記
層間絶縁膜との間に酸化シリコン膜を存在させた請求項
１に記載の半導体装置。 - 【請求項７】 前記層間絶縁膜が、酸化シリコンを主成
分とする膜である請求項１に記載の半導体装置。 - 【請求項８】 前記層間絶縁膜の厚さが０．１μｍ〜１
０μｍの範囲である請求項１に記載の半導体装置。 - 【請求項９】 前記電気絶縁被膜が、窒化シリコン膜で
ある請求項１に記載の半導体装置。 - 【請求項１０】 シリコン基板上の半導体装置本体領域
と分離領域（スクライブレーン領域）と前記２領域の間
の境界領域とを含む半導体装置の製造方法であって、前記 シリコン基板の表面に化学気相成長(chemical vapo
r deposit)法により層間絶縁膜を形成する工程（ａ）
と、 前記境界領域の 前記層間絶縁膜に、エッチング法により
前記シリコン基板に到達する溝部を形成する工程（ｂ）
と、 前記溝部内のみに金属を埋め込んで金属コンタクト部を
形成する工程（ｃ）と、 前記工程（ｃ）の後に、前記基板上に配線材料を形成し
た後、前記配線材料をエッチングして 前記金属コンタク
ト部に導通するメタル配線層を形成する工程（ｄ）と、 前記工程（ｄ）の後に、 基板上に前記メタル配線層の表
面を覆う電気絶縁被膜を形成する工程（ｅ）とを備え、 前記工程（ｂ）では、前記半導体装置本体の外周を包囲
するように前記溝部を形成し、 前記工程（ｃ）では、前記金属コンタクト部が前記半導
体装置本体の外周を包囲するように形成する ことを特徴
とする半導体装置の製造方法。 - 【請求項１１】 前記金属コンタクト部を、タングステ
ン及びタングステンを含む合金から選ばれる少なくとも
一つの金属で形成する請求項１０に記載の半導体装置の
製造方法。 - 【請求項１２】 前記金属コンタクト部の幅を、０．０
１μｍ以上１μｍ以下の範囲に形成する請求項１０に記
載の半導体装置の製造方法。 - 【請求項１３】 前記境界領域に、前記金属コンタクト
部を２列で形成する請求項１０に記載の半導体装置の製
造方法。 - 【請求項１４】 前記工程（ｅ）の後に、前記電気絶縁
被膜にエッチング法を用いてメタル配線層まで到達する
溝部を形成した後、前記溝部内に第二のメタル配線層を
形成する請求項１０に記載の半導体装置の製造方法。 - 【請求項１５】 前記工程（ａ）の前に、前記分離領域
の前記シリコン基板上にシリコン酸化膜を形成する工程
を有し、 前記工程（ａ）では、前記シリコン酸化膜上に前記層間
絶縁膜を形成する請求項１０ に記載の半導体装置の製造
方法。 - 【請求項１６】 前記層間絶縁膜は、酸化シリコンを主
成分とする膜である請求項１０に記載の半導体装置の製
造方法。 - 【請求項１７】 前記層間絶縁膜の厚さを０．１μｍ〜
１０μｍの範囲に形成する請求項１０に記載の半導体装
置の製造方法。 - 【請求項１８】 前記電気絶縁被膜は、窒化シリコン膜
である請求項１０に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11445395A JP3534269B2 (ja) | 1994-05-16 | 1995-05-12 | 半導体装置及びその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10111294 | 1994-05-16 | ||
| JP6-101112 | 1994-05-16 | ||
| JP11445395A JP3534269B2 (ja) | 1994-05-16 | 1995-05-12 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0837289A JPH0837289A (ja) | 1996-02-06 |
| JP3534269B2 true JP3534269B2 (ja) | 2004-06-07 |
Family
ID=26442039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11445395A Expired - Lifetime JP3534269B2 (ja) | 1994-05-16 | 1995-05-12 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3534269B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6521975B1 (en) * | 1999-05-20 | 2003-02-18 | Texas Instruments Incorporated | Scribe street seals in semiconductor devices and method of fabrication |
| JP3348785B2 (ja) | 1999-11-25 | 2002-11-20 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP4855973B2 (ja) * | 2003-11-10 | 2012-01-18 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| US7453128B2 (en) | 2003-11-10 | 2008-11-18 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
| JP2009076782A (ja) * | 2007-09-21 | 2009-04-09 | Sharp Corp | 半導体基板、その製造方法、および半導体チップ |
| JP5532867B2 (ja) | 2009-11-30 | 2014-06-25 | ソニー株式会社 | 固体撮像装置及びその製造方法、並びに固体撮像素子の製造方法及び半導体装置 |
| JP6936027B2 (ja) | 2017-03-09 | 2021-09-15 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
1995
- 1995-05-12 JP JP11445395A patent/JP3534269B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0837289A (ja) | 1996-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3582841B2 (ja) | 半導体ダイの保護壁を形成する方法及び半導体ダイ | |
| EP0039174B1 (en) | Gold metallisation in semiconductor devices | |
| JP3955644B2 (ja) | 半導体接続構成体及び方法 | |
| JPH0645452A (ja) | バイア構造とこれを有する半導体デバイスを形成する方法 | |
| JP3271272B2 (ja) | 半導体装置の製造方法 | |
| JPH0817930A (ja) | エッチング・ストップ層を利用する半導体装置構造とその方法 | |
| JP3534269B2 (ja) | 半導体装置及びその製造方法 | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000243836A (ja) | 半導体素子の配線形成方法 | |
| JP3613768B2 (ja) | 半導体装置 | |
| KR0161774B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP3323264B2 (ja) | 半導体装置の製造方法 | |
| JPH05129281A (ja) | 半導体装置の製造方法 | |
| JPH10189590A (ja) | 半導体装置及びその製造方法 | |
| KR0147195B1 (ko) | 반도체 소자의 금속배선층 형성방법 | |
| JPH08511659A (ja) | 半導体本体表面に多層配線構造が設けられた半導体装置の製造方法 | |
| JP2998454B2 (ja) | 半導体装置の製造方法 | |
| KR0154190B1 (ko) | 반도체 소자의 텅스텐-플러그 형성방법 | |
| JP3063165B2 (ja) | 半導体装置及びその製造方法 | |
| EP0543254B1 (en) | A method of forming high-stability metallic contacts in an integrated circuit with one or more metallized layers | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JP2602574B2 (ja) | 半導体装置の製造方法 | |
| JPH07130732A (ja) | 半導体装置及びその製造方法 | |
| JP2647026B2 (ja) | 半導体装置の製造方法 | |
| JPH0831940A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040303 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040304 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080319 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |