JPH07130732A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH07130732A JPH07130732A JP27334193A JP27334193A JPH07130732A JP H07130732 A JPH07130732 A JP H07130732A JP 27334193 A JP27334193 A JP 27334193A JP 27334193 A JP27334193 A JP 27334193A JP H07130732 A JPH07130732 A JP H07130732A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring layer
- passivation film
- metal wiring
- passivation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【構成】第１のパッシベーション膜（４）を堆積した後
に、シリケートガラス膜５を形成しエッチバックを施し
て、アルミニウム配線層３上部に堆積された第１のパッ
シベーション膜の膜厚をその他の部分よりも薄くする。
これにより、第２１のパッシベーション膜表面の状態
は、アルミニウム配線層の段差が緩和され平坦性が向上
するので、第２のパッシベーション膜６は、良好な被覆
性をもって堆積される。一方、シリケートガラス膜は平
坦性を改善するために利用するが、形成工程で全面除去
しパッシベーション膜中に残さないので、シリケートガ
ラス膜に起因するクラックや剥がれは発生し得ない。 【効果】平坦性や断面形状の良好はパッシベーション膜
が得られ、半導体装置の信頼性が向上する。
に、シリケートガラス膜５を形成しエッチバックを施し
て、アルミニウム配線層３上部に堆積された第１のパッ
シベーション膜の膜厚をその他の部分よりも薄くする。
これにより、第２１のパッシベーション膜表面の状態
は、アルミニウム配線層の段差が緩和され平坦性が向上
するので、第２のパッシベーション膜６は、良好な被覆
性をもって堆積される。一方、シリケートガラス膜は平
坦性を改善するために利用するが、形成工程で全面除去
しパッシベーション膜中に残さないので、シリケートガ
ラス膜に起因するクラックや剥がれは発生し得ない。 【効果】平坦性や断面形状の良好はパッシベーション膜
が得られ、半導体装置の信頼性が向上する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に関し、特に、金属配線上のパッシベーション膜
の構造及びその形成方法に関する。
造方法に関し、特に、金属配線上のパッシベーション膜
の構造及びその形成方法に関する。
【０００２】
【従来の技術】従来この種の半導体装置は、図３の断面
図に示すように、シリコン基板１の上に二酸化シリコン
などの層間絶縁膜２を介して形成されたアルミニウム配
線層３と、そのアルミニウム配線層３の耐水性の向上の
ために形成されたカバー用パッシベーション膜８とを有
し、外部より浸透してくる水分により、シリコン基板上
に形成されたアルミニウム配線層３が腐食されにくい構
造としていた。
図に示すように、シリコン基板１の上に二酸化シリコン
などの層間絶縁膜２を介して形成されたアルミニウム配
線層３と、そのアルミニウム配線層３の耐水性の向上の
ために形成されたカバー用パッシベーション膜８とを有
し、外部より浸透してくる水分により、シリコン基板上
に形成されたアルミニウム配線層３が腐食されにくい構
造としていた。
【０００３】このとき、パッシベーション膜８の形状
は、アルミニウム配線層３上の膜厚に比較して、アルミ
ニウム配線層３側壁での膜厚が薄くなる傾向が有る。ま
た、アルミニウム配線層３による段差部付近においてパ
ッシベーション膜８に凹部８ａができ、この凹部８ａか
らアルミニウム配線層３の下部付近にかけて（図３中×
印で表示）、構造的に弱くなり水分などの浸入によりア
ルミニウム配線層が腐食されるという不都合が発生しや
すい。
は、アルミニウム配線層３上の膜厚に比較して、アルミ
ニウム配線層３側壁での膜厚が薄くなる傾向が有る。ま
た、アルミニウム配線層３による段差部付近においてパ
ッシベーション膜８に凹部８ａができ、この凹部８ａか
らアルミニウム配線層３の下部付近にかけて（図３中×
印で表示）、構造的に弱くなり水分などの浸入によりア
ルミニウム配線層が腐食されるという不都合が発生しや
すい。
【０００４】このため、アルミニウム配線層３側壁ある
いは、段差部に生ずる凹部８ａに十分な耐水性を持たせ
るためには、パッシベーション膜８の膜厚を過度に厚く
堆積する必要があり、パッシベーション膜表面の平坦性
や断面形状が著しく悪化し半導体装置の信頼性を損なう
と言う問題点があった。
いは、段差部に生ずる凹部８ａに十分な耐水性を持たせ
るためには、パッシベーション膜８の膜厚を過度に厚く
堆積する必要があり、パッシベーション膜表面の平坦性
や断面形状が著しく悪化し半導体装置の信頼性を損なう
と言う問題点があった。
【０００５】また、特開昭６１−２５６６４２号公報に
は、この凹部形状を改善するために、凹部分にシリカ膜
を形成し、パッシベーション膜表面の凹凸をシリケート
ガラス膜で平滑化し、その上に第２のパッシベーション
膜を形成する技術が提案されている。しかしなが、この
方法によると全体としてのパッシベーション膜に相当量
のシリカケートガラス膜が含有されるので、パッシベー
ション膜とシリカケートガラス膜との温度変化に対する
膨張率の違いにより、クラックや剥がれが発生すること
が確認されている。従って、この手法も前述した問題の
解決にはならない。
は、この凹部形状を改善するために、凹部分にシリカ膜
を形成し、パッシベーション膜表面の凹凸をシリケート
ガラス膜で平滑化し、その上に第２のパッシベーション
膜を形成する技術が提案されている。しかしなが、この
方法によると全体としてのパッシベーション膜に相当量
のシリカケートガラス膜が含有されるので、パッシベー
ション膜とシリカケートガラス膜との温度変化に対する
膨張率の違いにより、クラックや剥がれが発生すること
が確認されている。従って、この手法も前述した問題の
解決にはならない。
【０００６】
【発明が解決しようとする課題】本発明では、上述した
ように、パッシベーション膜がアルミニウム配線層側壁
で膜厚が薄くなること及びアルミニウム配線層段差部に
おいてパッシベーション膜の凹部が生じ、パッシベーシ
ョン膜表面の平坦性や断面形状が著しく悪化し半導体装
置の信頼性を損なうとう言う問題点がある。
ように、パッシベーション膜がアルミニウム配線層側壁
で膜厚が薄くなること及びアルミニウム配線層段差部に
おいてパッシベーション膜の凹部が生じ、パッシベーシ
ョン膜表面の平坦性や断面形状が著しく悪化し半導体装
置の信頼性を損なうとう言う問題点がある。
【０００７】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板上の絶縁膜を選択的に被覆する金属配線層
と、前記金属配線層の表面で膜厚が他の領域よりも薄い
第１のパッシベーション膜と、前記第１のパッシベーシ
ョン膜を被覆する第２のパッシベーション膜とを具備す
るというものである。ここで第１のパッシベーション膜
は金属配線層上にはなくてもよい。
半導体基板上の絶縁膜を選択的に被覆する金属配線層
と、前記金属配線層の表面で膜厚が他の領域よりも薄い
第１のパッシベーション膜と、前記第１のパッシベーシ
ョン膜を被覆する第２のパッシベーション膜とを具備す
るというものである。ここで第１のパッシベーション膜
は金属配線層上にはなくてもよい。
【０００８】また、本発明の半導体装置の製造方法は、
半導体基板上の絶縁膜を選択的に被覆する金属配線層を
形成する工程と、全面に第１のパシベーション膜を堆積
する工程と、塗布法を利用してシリケートガラス膜を形
成してエッチバックを行い、前記第１のパッシベーショ
ン膜の前記金属配線層表面での厚さを相対的に薄くする
工程と、全面に第２のパッシベーション膜を堆積する工
程とを含むというものである。
半導体基板上の絶縁膜を選択的に被覆する金属配線層を
形成する工程と、全面に第１のパシベーション膜を堆積
する工程と、塗布法を利用してシリケートガラス膜を形
成してエッチバックを行い、前記第１のパッシベーショ
ン膜の前記金属配線層表面での厚さを相対的に薄くする
工程と、全面に第２のパッシベーション膜を堆積する工
程とを含むというものである。
【０００９】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１０】図１（ａ）〜（ｅ）は、本発明の第１の実
施例についてその製造工程に沿って説明するための工程
断面図である。
施例についてその製造工程に沿って説明するための工程
断面図である。
【００１１】まず、図１（ａ）に示すように、シリコン
基板１の主表面上に、二酸化シリコン等の層間絶縁膜２
を形成し、その上に、厚さ０．８μｍのアルミニウム配
線層３を形成する。ここで層間絶縁膜２を形成するまで
に、シリコン基板には素子分離用絶縁膜（図示しない）
やトランジスタ（図示しない）などが形成されているも
のとする。またアルミニウム配線層３は純アルミニウム
膜とは限らず、Ａｌ−Ｓｉ−Ｃｕ合金膜などを代表して
いるものとする。
基板１の主表面上に、二酸化シリコン等の層間絶縁膜２
を形成し、その上に、厚さ０．８μｍのアルミニウム配
線層３を形成する。ここで層間絶縁膜２を形成するまで
に、シリコン基板には素子分離用絶縁膜（図示しない）
やトランジスタ（図示しない）などが形成されているも
のとする。またアルミニウム配線層３は純アルミニウム
膜とは限らず、Ａｌ−Ｓｉ−Ｃｕ合金膜などを代表して
いるものとする。
【００１２】次に、プラズマＣＶＤ法による第１の窒化
シリコン膜４（第１のパッシベーション膜）を０．８μ
ｍの膜厚で全面に成長させる。この膜厚は、アルミニウ
ム配線層３上以外の部分の膜厚が、アルミニウム配線層
３の膜厚の７０〜８０％になる様設定することが望まし
い。この膜厚が薄いと平坦性改善の効果が得られるず、
逆に厚くなると、エッチング工程でエッチングする膜厚
が厚くなりプロセス制御性が損なわれる。続いて、図１
（ｂ）に示すように、第１の窒化シリコン膜４表面に、
スピンオン法による塗布と焼成などによりシリケートガ
ラス膜５を形成する。このとき塗布されるシリケートガ
ラス膜前駆体は非常に流動性が大きいので、凸部には薄
く、凹部には厚くたまるように形成され、焼成後のシリ
ケートガラス膜５の表面は概ね平坦となる。
シリコン膜４（第１のパッシベーション膜）を０．８μ
ｍの膜厚で全面に成長させる。この膜厚は、アルミニウ
ム配線層３上以外の部分の膜厚が、アルミニウム配線層
３の膜厚の７０〜８０％になる様設定することが望まし
い。この膜厚が薄いと平坦性改善の効果が得られるず、
逆に厚くなると、エッチング工程でエッチングする膜厚
が厚くなりプロセス制御性が損なわれる。続いて、図１
（ｂ）に示すように、第１の窒化シリコン膜４表面に、
スピンオン法による塗布と焼成などによりシリケートガ
ラス膜５を形成する。このとき塗布されるシリケートガ
ラス膜前駆体は非常に流動性が大きいので、凸部には薄
く、凹部には厚くたまるように形成され、焼成後のシリ
ケートガラス膜５の表面は概ね平坦となる。
【００１３】次に、全面エッチバックして、図１（ｃ）
に示すように少なくともアルミニウム配線層３上に第１
の窒化シリコン膜４を０．１μｍ程度残す。なお、図
中、矢印でエッチバックを模式的に示す。ここで、アル
ミニウム配線層３上に第１の窒化シリコン膜を残す理由
は、エッチバック工程においてアルミニウム配線層３表
面がエッチバックにさらされて消失しやすくなるなどの
不都合を防止するためである。この階段で、シリケート
ガラス膜が残存していれば、窒化シリコン膜に対して選
択性のあるバッファードフッ酸などによるエッチングを
行ない図１（ｄ）に示すようにシリケートガラス膜を除
去する。
に示すように少なくともアルミニウム配線層３上に第１
の窒化シリコン膜４を０．１μｍ程度残す。なお、図
中、矢印でエッチバックを模式的に示す。ここで、アル
ミニウム配線層３上に第１の窒化シリコン膜を残す理由
は、エッチバック工程においてアルミニウム配線層３表
面がエッチバックにさらされて消失しやすくなるなどの
不都合を防止するためである。この階段で、シリケート
ガラス膜が残存していれば、窒化シリコン膜に対して選
択性のあるバッファードフッ酸などによるエッチングを
行ない図１（ｄ）に示すようにシリケートガラス膜を除
去する。
【００１４】第１の窒化シリコン膜４は、アルミニウム
配線層３表面上部で薄く、その他の部分で厚い構造とな
り、アルミニウム配線層３の段差が緩和された平面状態
を得ることができる。本実施例では、凸部と平坦部の段
差は、０．３μｍとなる。すなわち、凸部はアルミニウ
ム配線層３と第１の窒化シリコン膜３で０．９μｍ、平
坦部は、第１の窒化シリコン膜４のみで、０．６μｍと
なっている。
配線層３表面上部で薄く、その他の部分で厚い構造とな
り、アルミニウム配線層３の段差が緩和された平面状態
を得ることができる。本実施例では、凸部と平坦部の段
差は、０．３μｍとなる。すなわち、凸部はアルミニウ
ム配線層３と第１の窒化シリコン膜３で０．９μｍ、平
坦部は、第１の窒化シリコン膜４のみで、０．６μｍと
なっている。
【００１５】次に、図１（ｅ）に示すように、全面に第
２の窒化シリコン膜６（第２のパッシベーション膜）を
プラズマＣＶＤ法により０．６μｍ堆積する。表面の段
差が０．３μｍと緩和されているので、従来例のような
アルミニウム配線層による段差に起因する被覆性の悪化
はほとんどなく、良好なパッシベーション膜（本実施例
はカバー膜）を得ることができる。
２の窒化シリコン膜６（第２のパッシベーション膜）を
プラズマＣＶＤ法により０．６μｍ堆積する。表面の段
差が０．３μｍと緩和されているので、従来例のような
アルミニウム配線層による段差に起因する被覆性の悪化
はほとんどなく、良好なパッシベーション膜（本実施例
はカバー膜）を得ることができる。
【００１６】図２（ａ）〜（ｅ）は、本発明の第２の実
施例についてその製造工程に沿って説明するための工程
順断面図である。
施例についてその製造工程に沿って説明するための工程
順断面図である。
【００１７】図２（ａ）に示すように、シリコン基板１
の主表面上に、二酸化シリコン等の層間絶縁膜２を形成
し、その上に、アルミニウム配線層３を形成する。この
アルミニウム配線層３上には、５０ｎｍ程度の膜厚の窒
化チタニウム膜７が形成されている。この窒化チタニウ
ム膜７は、後工程のエッチバックでのストッパーの役割
を果たし、アルミニウム配線層３表面の保護膜となる。
本実施例でも、アルミニウム配線層３の膜厚を０．８μ
ｍとして説明を行う。次に、プラズマＣＶＤ法による第
１の窒化シリコン膜４を０．８μｍの膜厚で全面に成長
させる。続いて、図２（ｂ）に示すように、第１の窒化
シリコン膜４表面に、スピンオン法による塗布と焼成な
どによりシリケートガラス膜５を形成する。
の主表面上に、二酸化シリコン等の層間絶縁膜２を形成
し、その上に、アルミニウム配線層３を形成する。この
アルミニウム配線層３上には、５０ｎｍ程度の膜厚の窒
化チタニウム膜７が形成されている。この窒化チタニウ
ム膜７は、後工程のエッチバックでのストッパーの役割
を果たし、アルミニウム配線層３表面の保護膜となる。
本実施例でも、アルミニウム配線層３の膜厚を０．８μ
ｍとして説明を行う。次に、プラズマＣＶＤ法による第
１の窒化シリコン膜４を０．８μｍの膜厚で全面に成長
させる。続いて、図２（ｂ）に示すように、第１の窒化
シリコン膜４表面に、スピンオン法による塗布と焼成な
どによりシリケートガラス膜５を形成する。
【００１８】次に、全面エッチバックして、図２（ｃ）
に示すようにアルミニウム配線層３上の第１の窒化シリ
コン膜４を除去する。なお、図中、矢印でエッチバック
を模式的に示す。ここで、アルミニウム配線層３上に窒
化チタニウム膜７が形成されているので、アルミニウム
配線層３はエッチバック用のＣＦ4 ガスにさらされるこ
とはない。したがって、アルミニウム配線層３上の第１
の窒化シリコン膜およびシリケートガラス膜がなくなる
までエッチバックすることが可能である。すなわち、前
述のＣＦ4 ガスによりこの窒化チタニウム膜４はほとん
どエッチングされないのでエッチバックのストッパーと
して利用するのである。このことにより、第１の実施例
よりもプロセス安定性が向上し、アルミニウム配線層３
の消失の不具合の発生を一層確実に防止できる。また、
この窒化チタニウム膜はアルミニウム配線層のエレクト
ロマイグレーションの抑制にも役立つ。
に示すようにアルミニウム配線層３上の第１の窒化シリ
コン膜４を除去する。なお、図中、矢印でエッチバック
を模式的に示す。ここで、アルミニウム配線層３上に窒
化チタニウム膜７が形成されているので、アルミニウム
配線層３はエッチバック用のＣＦ4 ガスにさらされるこ
とはない。したがって、アルミニウム配線層３上の第１
の窒化シリコン膜およびシリケートガラス膜がなくなる
までエッチバックすることが可能である。すなわち、前
述のＣＦ4 ガスによりこの窒化チタニウム膜４はほとん
どエッチングされないのでエッチバックのストッパーと
して利用するのである。このことにより、第１の実施例
よりもプロセス安定性が向上し、アルミニウム配線層３
の消失の不具合の発生を一層確実に防止できる。また、
この窒化チタニウム膜はアルミニウム配線層のエレクト
ロマイグレーションの抑制にも役立つ。
【００１９】以下は、第１の実施例と同様に、図２
（ｅ）に示すように、全面に第２の窒化シコン窒化膜６
をプラズマＣＶＤ法により０．６μｍ堆積する。因み
に、本実施例の方面の段差は、０．２５μｍとさらに緩
和されている（凸部はアルミニウム配線層３と窒化チタ
ニウム膜７で０．８５μｍ、平坦部は、窒化シリコン膜
４のみで、０．６μｍ）。
（ｅ）に示すように、全面に第２の窒化シコン窒化膜６
をプラズマＣＶＤ法により０．６μｍ堆積する。因み
に、本実施例の方面の段差は、０．２５μｍとさらに緩
和されている（凸部はアルミニウム配線層３と窒化チタ
ニウム膜７で０．８５μｍ、平坦部は、窒化シリコン膜
４のみで、０．６μｍ）。
【００２０】
【発明の効果】上述したように本発明によれば、パッシ
ベーション膜形成工程において、第１のパッシベーショ
ン膜を堆積した後に、シリケートガラス膜（スピンオン
ガラス膜）を形成してエッチバックを施して、アルミニ
ウム配線層上部に堆積された第１のパッシベーション膜
の膜厚をその他の部分よりも薄くすることができる。そ
れで、第１のパッシベーション膜表面の状態は、アルミ
ニウム配線層の段差が緩和された形状となり、第２のパ
ッシベーション膜は、良好な被覆性をもって堆積され
る。これにより、従来例の様な凹部の形成は緩和され、
平坦性、形状の悪化を防止でき、耐水性の向上されたパ
ッシベーション膜を備えた半導体装置が実現できる。一
方、シリケートガラス膜は平坦性を改善するため途中工
程で利用するが、パッシベーション膜中に残さないの
で、シリケートガラス膜に起因するクラックや剥がれは
発生し得ない。
ベーション膜形成工程において、第１のパッシベーショ
ン膜を堆積した後に、シリケートガラス膜（スピンオン
ガラス膜）を形成してエッチバックを施して、アルミニ
ウム配線層上部に堆積された第１のパッシベーション膜
の膜厚をその他の部分よりも薄くすることができる。そ
れで、第１のパッシベーション膜表面の状態は、アルミ
ニウム配線層の段差が緩和された形状となり、第２のパ
ッシベーション膜は、良好な被覆性をもって堆積され
る。これにより、従来例の様な凹部の形成は緩和され、
平坦性、形状の悪化を防止でき、耐水性の向上されたパ
ッシベーション膜を備えた半導体装置が実現できる。一
方、シリケートガラス膜は平坦性を改善するため途中工
程で利用するが、パッシベーション膜中に残さないの
で、シリケートガラス膜に起因するクラックや剥がれは
発生し得ない。
【図１】本発明の第１の実施例についてその製造工程に
沿って説明するため（ａ）〜（ｅ）に分図して示す工程
断面図である。
沿って説明するため（ａ）〜（ｅ）に分図して示す工程
断面図である。
【図２】本発明の第２の実施例についてその製造工程に
沿って説明するため（ａ）〜（ｅ）に分図して示す工程
断面図である。
沿って説明するため（ａ）〜（ｅ）に分図して示す工程
断面図である。
【図３】従来例を示す断面図である。
１ シリコン基板 ２ 層間絶縁膜 ３ アルミニウム配線層 ４ 第１窒化シリコン膜 ５ シリケートガラス膜 ６ 第２の窒化シリコン膜 ７ 窒化チタニウム膜 ８ パッシベーション膜 ８ａ 凹部
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/3205
Claims (4)
- 【請求項１】 半導体基板上の絶縁膜を選択的に被覆す
る金属配線層と、前記金属配線層の表面で膜厚が他の領
域よりも薄い第１のパッシベーション膜と、前記第１の
パッシベーション膜を被覆する第２のパッシベーション
膜とを具備することを特徴とする半導体装置。 - 【請求項２】 半導体基板上の絶縁膜を選択的に被覆す
る金属配線層と、前記金属配線層の表面を除く側面と前
記絶縁膜に被着された第１のパッシベーション膜と、前
記第１のパッシベーション膜および前記金属配線層の表
面に被着された第２のパッシベーション膜とを具備する
ことを特徴とする半導体装置。 - 【請求項３】 半導体基板上の絶縁膜を選択的に被覆す
る金属配線層を形成する工程と、全面に第１のパシベー
ション膜を堆積する工程と、塗布法を利用してシリケー
トガラス膜を形成してエッチバックを行い、前記第１の
パッシベーション膜の前記金属配線層表面での厚さを相
対的に薄くする工程と、全面に第２のパッシベーション
膜を堆積する工程とを含むことを特徴とする半導体装置
の製造方法。 - 【請求項４】 前記エッチバック工程で金属配線上の第
１のパッシベーション膜を完全に除去する請求項３記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27334193A JPH07130732A (ja) | 1993-11-01 | 1993-11-01 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27334193A JPH07130732A (ja) | 1993-11-01 | 1993-11-01 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07130732A true JPH07130732A (ja) | 1995-05-19 |
Family
ID=17526548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27334193A Pending JPH07130732A (ja) | 1993-11-01 | 1993-11-01 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07130732A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001345319A (ja) * | 2000-05-31 | 2001-12-14 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| KR20150008851A (ko) | 2012-05-01 | 2015-01-23 | 소니 주식회사 | 고체 촬상 장치 및 그 제조 방법, 전자 기기 |
| CN115497842A (zh) * | 2022-11-17 | 2022-12-20 | 合肥新晶集成电路有限公司 | 半导体结构的制备方法及半导体结构 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04150031A (ja) * | 1990-10-15 | 1992-05-22 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPH04162530A (ja) * | 1990-10-25 | 1992-06-08 | Nec Corp | 半導体装置の製造方法 |
| JPH04245628A (ja) * | 1991-01-31 | 1992-09-02 | Hitachi Ltd | 絶縁膜の形成方法 |
-
1993
- 1993-11-01 JP JP27334193A patent/JPH07130732A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04150031A (ja) * | 1990-10-15 | 1992-05-22 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPH04162530A (ja) * | 1990-10-25 | 1992-06-08 | Nec Corp | 半導体装置の製造方法 |
| JPH04245628A (ja) * | 1991-01-31 | 1992-09-02 | Hitachi Ltd | 絶縁膜の形成方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001345319A (ja) * | 2000-05-31 | 2001-12-14 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| KR20150008851A (ko) | 2012-05-01 | 2015-01-23 | 소니 주식회사 | 고체 촬상 장치 및 그 제조 방법, 전자 기기 |
| US9293722B2 (en) | 2012-05-01 | 2016-03-22 | Sony Corporation | Solid-state image pickup device, method of manufacturing the same, and electronic apparatus |
| CN115497842A (zh) * | 2022-11-17 | 2022-12-20 | 合肥新晶集成电路有限公司 | 半导体结构的制备方法及半导体结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0817925A (ja) | 半導体装置とその製法 | |
| JP2001298022A (ja) | 半導体装置及びその製造方法 | |
| JPH07130732A (ja) | 半導体装置及びその製造方法 | |
| JP3534269B2 (ja) | 半導体装置及びその製造方法 | |
| JP2695324B2 (ja) | 半導体装置の製造方法 | |
| JPH1041389A (ja) | 半導体装置の製造方法 | |
| JPH05299581A (ja) | 容量素子の製造方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JPH10189590A (ja) | 半導体装置及びその製造方法 | |
| JPH0642481B2 (ja) | 半導体装置の製法 | |
| JP2819640B2 (ja) | 半導体装置 | |
| JPH0621218A (ja) | 半導体装置とその製造方法 | |
| JPH06151355A (ja) | 半導体装置及びその製造方法 | |
| JP2602574B2 (ja) | 半導体装置の製造方法 | |
| JP2998719B2 (ja) | 半導体装置 | |
| JP2709200B2 (ja) | 半導体装置の製造方法 | |
| KR100332131B1 (ko) | 반도체 소자의 금속층 형성 방법 | |
| JPH0817928A (ja) | 半導体装置の製造方法 | |
| JPH01207931A (ja) | 半導体装置の製造方法 | |
| JPH09199591A (ja) | 半導体装置の製造方法 | |
| JPH0638456B2 (ja) | 半導体装置の製造方法 | |
| JPH09102481A (ja) | 半導体装置の製造方法 | |
| JPH0521613A (ja) | コンタクトホール内のプラグの形成方法 | |
| JPH0831940A (ja) | 半導体装置およびその製造方法 | |
| JPS6251243A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19961210 |