JPH0817925A - 半導体装置とその製法 - Google Patents

半導体装置とその製法

Info

Publication number
JPH0817925A
JPH0817925A JP6167408A JP16740894A JPH0817925A JP H0817925 A JPH0817925 A JP H0817925A JP 6167408 A JP6167408 A JP 6167408A JP 16740894 A JP16740894 A JP 16740894A JP H0817925 A JPH0817925 A JP H0817925A
Authority
JP
Japan
Prior art keywords
layer
connection hole
adhesion
metal layer
cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6167408A
Other languages
English (en)
Other versions
JP3104534B2 (ja
Inventor
Satoshi Hibino
三十四 日比野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP06167408A priority Critical patent/JP3104534B2/ja
Priority to US08/494,265 priority patent/US5637924A/en
Publication of JPH0817925A publication Critical patent/JPH0817925A/ja
Priority to US08/757,501 priority patent/US5705426A/en
Application granted granted Critical
Publication of JP3104534B2 publication Critical patent/JP3104534B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 【目的】 Ｗ（タングステン）等の高融点金属で接続孔
を埋める型の半導体装置において、耐熱性を向上させ
る。 【構成】 半導体基板１０の表面を覆う絶縁膜１２に接
続孔１２ａ，１２ｂを設けた後、Ｔｉ又はＴｉＮ等の密
着層１４を介してＷを堆積し、堆積層をエッチバックす
ることにより接続孔１２ａ，１２ｂ内にＷ層１６Ａ，１
６Ｂを残存させる。基板上面にＷ層１６Ａ，１６Ｂを覆
ってＴｉＮ等のバリア層１７を形成した後、層１７の上
にＡｌ合金層１８を形成する。１４，１７，１８の積層
をパターニングして配線層を形成する。バリア層１７を
設けたので、配線形成後の熱処理等により層１８中のＡ
ｌが基板１０の表面に拡散するのを防ぐことができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、Ｗ（タングステン）
等の高融点金属で接続孔を埋める型の半導体装置及びそ
の製法に関し、特に高融点金属の埋込部とこれを覆うＡ
ｌ又はＡｌ合金層との間にＴｉＮ等のバリア層を介在さ
せたことにより耐熱性の向上を図ったものである。
【０００２】
【従来の技術】従来、ＬＳＩ等の微細配線形成法として
は、図９に示すようにブランケットＣＶＤ（ケミカル・
ベーパー・デポジション）法により接続孔にＷを埋め込
むものが知られている。
【０００３】すなわち、半導体基板１０の表面を覆う絶
縁膜１２に基板表面の複数の被接続部に対応した接続孔
１２ａ，１２ｂを設けた後、基板上面に密着層１４及び
Ｗ層を順次に堆積し、その堆積層を基板上面で密着層が
露呈されるまでエッチバックする。このとき、小さい接
続孔１２ａでは、これを埋め尽くす形でＷ層１６Ａが残
存し、大きい接続孔１２ｂでは、側壁に沿ってＷ層１６
Ｂが残存すると共に密着層１４の一部が露呈される。
【０００４】次に、基板上面には、Ａｌ合金層１８を形
成する。そして、密着層１４及びＡｌ合金層１８の積層
を所望の配線パターンに従ってパターニングすることに
より、接続孔１２ａ，１２ｂを介して被接続部につなが
る配線層を形成する。
【０００５】密着層１４は、シリコンオキサイド等の絶
縁膜１２に対するＷの密着性を向上させるためのもの
で、基板ＳｉとＷとの相互拡散を防ぐバリア層としての
働きもある。密着層１４としては、Ｔｉ膜上にＴｉＮ膜
を積層したもの、Ｔｉ膜単層のもの、ＴｉＮ膜単層のも
のなどが知られている。通常、密着層１４の厚さとして
は、１０ｎｍ以上必要とされており、Ｔｉ膜単層の場合
は、２０ｎｍ以上必要とされている。
【０００６】
【発明が解決しようとする課題】上記した従来技術によ
ると、基板表面の被接続部の近傍にＰＮ接合が存在する
場合、接合リーク電流が増大することが判明した。これ
は、発明者の研究によれば、Ａｌ合金層１８中のＡｌが
配線形成後の熱処理等により密着層１４とＷ層１６Ａと
の界面を介して矢印ａに示すように基板表面に拡散する
ことによるものと認められた。
【０００７】また、設計上の理由で１２ｂのように大き
い接続孔を設けた場合には、Ａｌ合金層１８が薄い密着
層１４のみを介して基板表面に接続されることになる。
このため、密着層１４のバリア性が不十分となり、上記
したと同様にＡｌ拡散により耐熱性が低下する。
【０００８】このような問題点に対処するため、密着層
１４を厚く形成することが考えられる。しかし、例えば
図１０に示すように接続孔１２ａの底で所望の厚さを得
ようとすると、平坦部では１００ｎｍ以上の厚さに密着
層１４としてのＴｉＮ膜を堆積する必要があり、接続孔
１２ａの開口部では、段差被覆性が良好でない。このた
め、ひきつづくＷ堆積では、堆積したＷ層１６にボイド
（す）が入り、満足な埋込状態が得られなくなる。
【０００９】この発明の目的は、接続孔の埋込状態を悪
化させることなく配線の耐熱性を向上させることにあ
る。
【００１０】
【課題を解決するための手段】この発明に係る半導体装
置は、半導体基板と、この半導体基板の表面を覆って形
成された絶縁膜であって、基板表面の被接続部に対応し
た接続孔を有するものと、前記接続孔の底及び側壁を覆
って形成された導電性の密着層と、この密着層を介して
前記接続孔を埋めるように形成された高融点金属層と、
前記接続孔の開口部で前記高融点金属層及び前記密着層
を覆って形成された導電性のバリア層と、このバリア層
を介して前記高融点金属層及び前記密着層に接続される
ように形成されたＡｌ又はＡｌ合金層とを備えたもので
ある。
【００１１】また、この発明に係る半導体装置の製法
は、半導体基板の表面を覆う絶縁膜に基板表面の被接続
部に対応した接続孔を形成する工程と、前記絶縁膜の上
に前記接続孔の底及び側壁を覆うように導電性の密着層
を形成する工程と、前記密着層を覆い且つ前記接続孔を
埋めるように高融点金属層を形成する工程と、前記高融
点金属層をエッチバックして前記接続孔の側壁に沿って
前記高融点金属層の一部を残存させると共に前記接続孔
の底の中央部に対応して前記密着層の一部を露呈させる
工程と、前記絶縁膜上で前記密着層を覆い且つ前記接続
孔内で前記高融点金属層の残存部及び前記密着層の露呈
部を覆うように導電性のバリア層を形成する工程と、前
記バリア層を覆ってＡｌ又はＡｌ合金層を形成する工程
と、前記密着層と前記バリア層と前記Ａｌ又はＡｌ合金
層との積層を所望の配線パターンに従ってパターニング
して配線層を形成する工程であって、該配線層は、前記
密着層の残存部と前記高融点金属層の残存部と前記バリ
ア層の残存部と前記Ａｌ又はＡｌ合金層の残存部とで構
成され、前記接続孔を介して前記被接続部に接続される
ものとを含むものである。
【００１２】
【作用】この発明の半導体装置によると、接続孔の開口
部で高融点金属層及び密着層とＡｌ又はＡｌ合金層との
間にはバリア層が介在配置される。バリア層は、Ａｌ又
はＡｌ合金層中のＡｌが配線形成後の熱処理等により基
板表面へ拡散するのを防止する。
【００１３】また、この発明の半導体装置の製法による
と、ブランケットＣＶＤ法により大小の接続孔にＷ等の
高融点金属を埋め込む場合に、大きな接続孔では、高融
点金属層の残存部及び密着層の露呈部を覆ってバリア層
が形成される。バリア層は、密着層のバリア性に新たな
バリア性を付加することにより基板表面へのＡｌ拡散を
防止する。
【００１４】
【実施例】図１〜６は、この発明の一実施例に係る配線
形成法を示すもので、各々の図に対応する工程（１）〜
（６）を順次に説明する。
【００１５】（１）例えばシリコンからなる半導体基板
１０の表面を覆うシリコンオキサイド等の絶縁膜１２に
周知のホトリソグラフィ及び選択エッチング処理により
小さい接続孔１２ａ及び大きい接続孔１２ｂを形成す
る。これらの接続孔１２ａ，１２ｂは、基板表面に設け
られた不純物ドープ領域等の被接続部にそれぞれ対応す
るものである。絶縁膜１２の上には、接続孔１２ａ，１
２ｂを覆って導電性の密着層１４を形成する。この場
合、密着層１４は、基板ＳｉとＷとの相互拡散を防ぐた
めに必要な最小限度の厚さにすることができる。
【００１６】一例として、スパッタ法でＴｉ膜を形成し
た後、その上に反応性スパッタ法でＴｉＮ膜を堆積する
ことによりＴｉ膜及びＴｉＮ膜の合計厚さが平坦部で５
０ｎｍ以下である密着層１４を形成する。Ｔｉ膜は、コ
ンタクト抵抗を低減するためのものであり、場合によっ
ては省略してもよい。密着層１４をＴｉ膜単層で構成し
てもよく、このようにすると、低抵抗のコンタクトを形
成することができる。
【００１７】（２）次に、基板上面にはブランケットＣ
ＶＤ法により密着層１４を介して接続孔１２ａ，１２ｂ
を埋めるようにＷ層１６を形成する。
【００１８】（３）次に、Ｗ層１６を平坦部で密着層１
４が露呈されるまでエッチバックすることにより接続孔
１２ａ内にはこれを埋め尽くす形でＷ層１６Ａを残す。
このとき、接続孔１２ｂ内には、側壁に沿ってＷ層１６
Ｂが残存すると共に、底の中央部に対応して密着層１４
の一部が露呈される。
【００１９】（４）次に、基板上面にはＷ層１６Ａ，１
６Ｂと密着層１４の露呈部とを覆って導電性の耐熱材料
からなるバリア層１７を形成する。バリア層１７の厚さ
は、２０ｎｍ以上あればよい。一例として、反応性スパ
ッタ法で１００ｎｍの厚さのＴｉＮ膜を形成し、バリア
層１７とする。
【００２０】（５）次に、基板上面にはバリア層１７を
覆ってＡｌ合金層（主たる配線材層）１８を形成する。
一例として、スパッタ法で５００ｎｍの厚さのＡｌ−Ｓ
ｉ−Ｃｕ合金層を形成し、Ａｌ合金層１８とする。Ａｌ
合金層１８の代りにＡｌ層を用いてもよい。
【００２１】（６）この後、必要に応じてＴｉＮ等の反
射防止膜をＡｌ合金層１８の上面に形成する。そして、
周知のホトリソグラフィ及び選択エッチング処理により
密着層１４、バリア層１７及びＡｌ合金層１８の積層を
所望の配線パターンに従ってパターニングすることによ
り配線層２０Ａ，２０Ｂを形成する。配線層２０Ａは、
密着層１４の残存部１４Ａと、Ｗ層１６の残存部１６Ａ
と、バリア層１７の残存部１７Ａと、Ａｌ合金層１８の
残存部１８Ａとを含み、接続孔１２ａを介して対応する
接続部に接続される。また、配線層２０Ｂは、密着層１
４の残存部１４Ｂと、Ｗ層１６の残存部１６Ｂと、バリ
ア層１７の残存部１７Ｂと、Ａｌ合金層１８の残存部１
８Ｂとを含み、接続孔１２ｂを介して対応する被接続部
に接続される。
【００２２】配線層２０Ａ，２０Ｂの形成後、動作テス
ト等で２００℃程度の熱処理が行なわれることがある。
このような熱処理に際して、バリア層１７Ａ，１７Ｂ
は、Ａｌ合金層１８Ａ，１８Ｂから基板表面へのＡｌ拡
散を防ぐように作用する。この結果、接合リーク不良を
大幅に低減することができた。
【００２３】上記実施例において、密着層１４の形成法
としては、図７に示すものを用いてもよい。図７におい
て、図１と同様の部分には同様の符号を付してある。
【００２４】図７の方法では、スパッタ法でＴｉ膜１４
ａを形成した後、真空中で連続して減圧Ｎ2 アニール処
理を行なうことによりＴｉ膜１４ａの表面を窒化してＴ
ｉＮ膜１４ｂを形成し、これと同時にＴｉ−Ｓｉ界面Ｓ
ではチタンシリサイドＴｉＳｉｘを形成する。一例とし
て、平坦部での厚さが５０ｎｍであるＴｉ膜１４ａに６
００℃６０秒のＮ2 アニール処理を施して接続孔１２ａ
の底部でＴｉＮ膜１４ｂの厚さを１０ｎｍとし且つＴｉ
Ｓｉｘ層の厚さを２０ｎｍとし、絶縁膜１２上でＴｉＮ
膜１４ｂの厚さを２０ｎｍとし且つＴｉ膜１４ａの厚さ
を４０ｎｍとした。
【００２５】このような方法によると、ＴｉＮ膜１４ｂ
を厚くできないが、この発明では、密着層１４として厚
いものが要求されないので、図７の方法を採用すること
ができる。
【００２６】図８は、上記実施例とは別の実施例を示す
ものである。図８において、図６と同様の部分には同様
の符号を付してある。
【００２７】図８の実施例の特徴は、接続孔１２ａの底
及び側壁にのみＴｉ，ＴｉＮ等の密着層１４Ａを形成し
た後、選択ＣＶＤ法により接続孔１２ａ内のみＷ層１６
Ａを形成したことである。Ｗ層１６Ａの形成後、接続孔
１２ａの開口部で密着層１４Ａ及びＷ層１６Ａを覆うよ
うにＴｉＮ等のバリア層１７Ａを形成し、さらにバリア
層１７Ａの上にＡｌ又はＡｌ合金層１８Ａを形成する。
この後は、バリア層１７Ａ及びＡｌ又はＡｌ合金層１８
Ａの積層をパターニングして配線層を形成する。
【００２８】図８の構成でも、バリア層１７Ａにより基
板表面へのＡｌ拡散を防げるので耐熱性が向上するこ
と、密着層１４Ａを薄くできるのでコンタクト抵抗の低
減が可能になることなどの作用効果が得られる。
【００２９】
【発明の効果】以上のように、この発明によれば、Ｗ等
の高融点金属の埋込部とＡｌ又はＡｌ合金層との間にバ
リア層を介在させて基板表面へのＡｌ拡散を防ぐように
したので、接合リーク不良をなくし、耐熱性良好な配線
を実現できる効果が得られるものである。
【００３０】その上、密着層を厚くしなくてよいので、
Ｗ堆積時にはボイドのない良好な埋込状態が得られ、配
線形成歩留りが向上すること、密着層をＴｉ膜単層とす
るか又は薄くすることでコンタクト抵抗の低減が可能に
なることなどの効果もある。
【図面の簡単な説明】
【図１】 この発明の一実施例に係る配線形成法におけ
る密着層形成工程を示す基板断面図である。
【図２】 図１の工程に続くＷ堆積工程を示す基板断面
図である。
【図３】 図２の工程に続くエッチバック工程を示す基
板断面図である。
【図４】 図３の工程に続くバリア層形成工程を示す基
板断面図である。
【図５】 図４の工程に続くＡｌ合金層形成工程を示す
基板断面図である。
【図６】 図５の工程に続く配線パターニング工程を示
す基板断面図である。
【図７】 この発明の他の実施例に係る密着層形成工程
を示す基板断面図である。
【図８】 この発明の更に他の実施例に係る配線構造を
示す基板断面図である。
【図９】 従来の配線形成法を説明するための基板断面
図である。
【図１０】 密着層を厚くした場合のＷ堆積状況を示す
基板断面図である。
【符号の説明】
１０：半導体基板、１２：絶縁膜、１４：密着層、１
６：Ｗ層、１７：バリア層、１８：Ａｌ合金層、２０
Ａ，２０Ｂ：配線層。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/43 Ｈ０１Ｌ 29/46 Ｒ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】半導体基板と、 この半導体基板の表面を覆って形成された絶縁膜であっ
    て、基板表面の被接続部に対応した接続孔を有するもの
    と、 前記接続孔の底及び側壁を覆って形成された導電性の密
    着層と、 この密着層を介して前記接続孔を埋めるように形成され
    た高融点金属層と、 前記接続孔の開口部で前記高融点金属層及び前記密着層
    を覆って形成された導電性のバリア層と、 このバリア層を介して前記高融点金属層及び前記密着層
    に接続されるように形成されたＡｌ又はＡｌ合金層とを
    備えた半導体装置。
  2. 【請求項２】半導体基板と、 この半導体基板の表面を覆って形成された絶縁膜であっ
    て、基板表面の第１及び第２の被接続部にそれぞれ対応
    した第１及び第２の接続孔を有し、該第１の接続孔より
    該第２の接続孔が大きいものと、 前記第１の接続孔の底及び側壁を覆って形成された導電
    性の第１の密着層と、 この第１の密着層を介して前記第１の接続孔を埋めるよ
    うに形成された第１の高融点金属層と、 前記第１の接続孔の開口部で前記第１の高融点金属層及
    び前記第１の密着層を覆って形成された導電性の第１の
    バリア層と、 この第１のバリア層を介して前記第１の高融点金属層及
    び前記第１の密着層に接続されるように形成された第１
    のＡｌ又はＡｌ合金層と、 前記第２の接続孔の底及び側壁を覆って形成された導電
    性の第２の密着層と、 前記第２の接続孔の底の中央部に対応して前記第２の密
    着層の一部を露呈させ且つ前記第２の接続孔の側壁を覆
    うように前記第２の密着層の上に形成された第２の高融
    点金属層と、 前記第２の密着層の露呈部及び前記第２の高融点金属層
    を覆って形成された導電性の第２のバリア層と、 この第２のバリア層を介して前記第２の高融点金属層及
    び前記第２の密着層に接続されるように形成された第２
    のＡｌ又はＡｌ合金層とを備えた半導体装置。
  3. 【請求項３】半導体基板の表面を覆う絶縁膜に基板表面
    の被接続部に対応した接続孔を形成する工程と、 前記絶縁膜の上に前記接続孔の底及び側壁を覆うように
    導電性の密着層を形成する工程と、 前記密着層を覆い且つ前記接続孔を埋めるように高融点
    金属層を形成する工程と、 前記高融点金属層をエッチバックして前記接続孔の側壁
    に沿って前記高融点金属層の一部を残存させると共に前
    記接続孔の底の中央部に対応して前記密着層の一部を露
    呈させる工程と、 前記絶縁膜の上で前記密着層を覆い且つ前記接続孔内で
    前記高融点金属層の残存部及び前記密着層の露呈部を覆
    うように導電性のバリア層を形成する工程と、 前記バリア層を覆ってＡｌ又はＡｌ合金層を形成する工
    程と、 前記密着層と前記バリア層と前記Ａｌ又はＡｌ合金層と
    の積層を所望の配線パターンに従ってパターニングして
    配線層を形成する工程であって、該配線層は、前記密着
    層の残存部と前記高融点金属層の残存部と前記バリア層
    の残存部と前記Ａｌ又はＡｌ合金層の残存部とで構成さ
    れ、前記接続孔を介して前記被接続部に接続されるもの
    とを含む半導体装置の製法。
  4. 【請求項４】半導体基板の表面を覆う絶縁膜に基板表面
    の第１及び第２の被接続部にそれぞれ対応した第１及び
    第２の接続孔を形成する工程であって、該第１の接続孔
    より該第２の接続孔を大きく形成するものと、 前記絶縁膜の上に前記第１及び第２の接続孔の底及び側
    壁を覆うように導電性の密着層を形成する工程と、 前記密着層を覆い且つ前記第１及び第２の接続孔を埋め
    るように高融点金属層を形成する工程と、 前記高融点金属層をエッチバックすることにより前記第
    １の接続孔内に前記高融点金属層の一部を第１の金属層
    として残存させ且つ前記第２の接続孔内に前記高融点金
    属層の他の一部を第２の金属層として残存させる工程で
    あって、前記第１の金属層を前記第１の接続孔を埋め尽
    くすように残存させると共に前記第２の金属層を前記第
    ２の接続孔の側壁を覆い且つ前記第２の接続孔の底の中
    央部に対応して前記密着層の一部を露呈するように残存
    させるものと、 前記絶縁膜の上では前記密着層を覆い、前記第１の接続
    孔の開口部では前記第１の金属層を覆い、更に前記第２
    の接続孔内では前記第２の金属層及び前記密着層の露呈
    部を覆うように導電性のバリア層を形成する工程と、 前記バリア層を覆ってＡｌ又はＡｌ合金層を形成する工
    程と、 前記密着層と前記バリア層と前記Ａｌ又はＡｌ合金層と
    の積層を所望の配線パターンに従ってパターニングして
    第１及び第２の配線層を形成する工程であって、該第１
    の配線層は、前記密着層の第１の残存部と前記第１の金
    属層と前記バリア層の第１の残存部と前記Ａｌ又はＡｌ
    合金層の第１の残存部とで構成され、前記第１の接続孔
    を介して前記第１の被接続部に接続され、前記第２の配
    線層は、前記密着層の第２の残存部と前記第２の金属層
    と前記バリア層の第２の残存部と前記Ａｌ又はＡｌ合金
    層の第２の残存部とで構成され、前記第２の接続孔を介
    して前記第２の被接続部に接続されるものとを含む半導
    体装置の製法。
JP06167408A 1994-06-27 1994-06-27 半導体装置とその製法 Expired - Fee Related JP3104534B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP06167408A JP3104534B2 (ja) 1994-06-27 1994-06-27 半導体装置とその製法
US08/494,265 US5637924A (en) 1994-06-27 1995-06-23 Semiconductor device having planarized wiring with good thermal resistance
US08/757,501 US5705426A (en) 1994-06-27 1996-11-27 Method of forming semiconductor device having planarized wiring with good thermal resistance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06167408A JP3104534B2 (ja) 1994-06-27 1994-06-27 半導体装置とその製法

Publications (2)

Publication Number Publication Date
JPH0817925A true JPH0817925A (ja) 1996-01-19
JP3104534B2 JP3104534B2 (ja) 2000-10-30

Family

ID=15849146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06167408A Expired - Fee Related JP3104534B2 (ja) 1994-06-27 1994-06-27 半導体装置とその製法

Country Status (2)

Country Link
US (2) US5637924A (ja)
JP (1) JP3104534B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009537074A (ja) * 2006-05-12 2009-10-22 ビシェイ−シリコニクス パワーｍｏｓｆｅｔのコンタクトメタライゼーション
JP2016171150A (ja) * 2015-03-11 2016-09-23 株式会社東芝 半導体装置
US10032901B2 (en) 2009-10-30 2018-07-24 Vishay-Siliconix Semiconductor device with trench-like feed-throughs

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5714418A (en) * 1995-11-08 1998-02-03 Intel Corporation Diffusion barrier for electrical interconnects in an integrated circuit
JPH09172074A (ja) * 1995-12-19 1997-06-30 Toshiba Corp 半導体装置およびその製造方法
JPH09292285A (ja) * 1996-04-30 1997-11-11 Yamaha Corp 基板温度の測定方法
JP2937140B2 (ja) * 1996-10-09 1999-08-23 日本電気株式会社 半導体装置の製造方法
JP3228181B2 (ja) 1997-05-12 2001-11-12 ヤマハ株式会社 平坦配線形成法
KR100290903B1 (ko) * 1998-02-25 2001-06-01 김영환 반도체소자 및 이의 제조방법
US5918120A (en) * 1998-07-24 1999-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating capacitor-over-bit line (COB) dynamic random access memory (DRAM) using tungsten landing plug contacts and Ti/TiN bit lines
JP2000223527A (ja) * 1999-01-28 2000-08-11 Mitsubishi Electric Corp 半導体装置
JP2001284450A (ja) 2000-04-03 2001-10-12 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
JP2003163263A (ja) * 2001-11-27 2003-06-06 Mitsubishi Electric Corp 半導体装置及びその製造方法
US7019351B2 (en) * 2003-03-12 2006-03-28 Micron Technology, Inc. Transistor devices, and methods of forming transistor devices and circuit devices
DE102004026232B4 (de) * 2004-05-28 2006-05-04 Infineon Technologies Ag Verfahren zum Ausbilden einer integrierten Halbleiterschaltungsanordnung
KR100596489B1 (ko) * 2004-06-28 2006-07-03 삼성전자주식회사 금속배선을 갖는 반도체 장치 및 이의 제조방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6377117A (ja) * 1986-09-19 1988-04-07 Fujitsu Ltd 半導体装置の製造方法
US4960732A (en) * 1987-02-19 1990-10-02 Advanced Micro Devices, Inc. Contact plug and interconnect employing a barrier lining and a backfilled conductor material
JPH01108746A (ja) * 1987-10-21 1989-04-26 Toshiba Corp 半導体装置の製造方法
US4926237A (en) * 1988-04-04 1990-05-15 Motorola, Inc. Device metallization, device and method
US5472912A (en) * 1989-11-30 1995-12-05 Sgs-Thomson Microelectronics, Inc. Method of making an integrated circuit structure by using a non-conductive plug
KR960001601B1 (ko) * 1992-01-23 1996-02-02 삼성전자주식회사 반도체 장치의 접촉구 매몰방법 및 구조
JP2660359B2 (ja) * 1991-01-30 1997-10-08 三菱電機株式会社 半導体装置
US5233217A (en) * 1991-05-03 1993-08-03 Crosspoint Solutions Plug contact with antifuse
JPH05326722A (ja) * 1992-04-01 1993-12-10 Nec Corp 半導体装置の製造方法
JP3413876B2 (ja) * 1992-07-08 2003-06-09 セイコーエプソン株式会社 半導体装置
DE4232621C1 (de) * 1992-09-29 1994-03-10 Siemens Ag Herstellverfahren für ein selbstjustiertes Kontaktloch und Halbleiterstruktur
US5545926A (en) * 1993-10-12 1996-08-13 Kabushiki Kaisha Toshiba Integrated mosfet device with low resistance peripheral diffusion region contacts and low PN-junction failure memory diffusion contacts
US5442235A (en) * 1993-12-23 1995-08-15 Motorola Inc. Semiconductor device having an improved metal interconnect structure
JP2947054B2 (ja) * 1994-03-04 1999-09-13 ヤマハ株式会社 配線形成法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009537074A (ja) * 2006-05-12 2009-10-22 ビシェイ−シリコニクス パワーｍｏｓｆｅｔのコンタクトメタライゼーション
US8697571B2 (en) 2006-05-12 2014-04-15 Vishay-Siliconix Power MOSFET contact metallization
US10032901B2 (en) 2009-10-30 2018-07-24 Vishay-Siliconix Semiconductor device with trench-like feed-throughs
JP2016171150A (ja) * 2015-03-11 2016-09-23 株式会社東芝 半導体装置
US9947574B2 (en) 2015-03-11 2018-04-17 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
JP3104534B2 (ja) 2000-10-30
US5705426A (en) 1998-01-06
US5637924A (en) 1997-06-10

Similar Documents

Publication Publication Date Title
JPH0817925A (ja) 半導体装置とその製法
JPH0936228A (ja) 配線形成方法
JP2000228372A (ja) 半導体装置の製造方法
JP3027946B2 (ja) 半導体装置およびその製造方法
JPH08321545A (ja) 配線形成法
JPH07221181A (ja) 半導体素子の金属配線の形成方法
JP3111466B2 (ja) メッキ配線層を備えた半導体装置の製造方法
JPH05234935A (ja) 半導体装置及びその製造方法
JP3594888B2 (ja) 半導体装置及びその製造方法
JPH05166753A (ja) サブミクロンコンタクト用バリア金属プロセス
KR100227622B1 (ko) 반도체 소자의 비트 라인 형성 방법
KR0156126B1 (ko) 반도체장치의 콘택형성방법
JP3249071B2 (ja) 半導体装置の製造方法
JP3189399B2 (ja) 半導体装置の製造方法
JP2968005B2 (ja) 半導体装置の製造方法
JPH03171758A (ja) 半導体装置及びその製造方法
JP3407516B2 (ja) 半導体装置及びその製造方法
JPH10106973A (ja) 半導体装置およびその製造方法
JPH11238800A (ja) 多層配線を有する素子の製造方法
JP2797367B2 (ja) 半導体集積回路装置の製造方法
JPH0786209A (ja) 半導体装置の製造方法
KR100332131B1 (ko) 반도체 소자의 금속층 형성 방법
JP3533022B2 (ja) 半導体集積回路装置およびその製造方法
JP2000208520A (ja) 半導体集積回路装置およびその製造方法
JPH09213656A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070901

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080901

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090901

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100901

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100901

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110901

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120901

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130901

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees