JP2937140B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2937140B2
JP2937140B2 JP8268657A JP26865796A JP2937140B2 JP 2937140 B2 JP2937140 B2 JP 2937140B2 JP 8268657 A JP8268657 A JP 8268657A JP 26865796 A JP26865796 A JP 26865796A JP 2937140 B2 JP2937140 B2 JP 2937140B2
Authority
JP
Japan
Prior art keywords
film
teos
ozone concentration
bpsg film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8268657A
Other languages
English (en)
Other versions
JPH10116899A (ja
Inventor
淳 刈谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP8268657A priority Critical patent/JP2937140B2/ja
Priority to US08/936,517 priority patent/US6236105B1/en
Priority to KR1019970051517A priority patent/KR100266530B1/ko
Priority to GB9721491A priority patent/GB2318449B/en
Publication of JPH10116899A publication Critical patent/JPH10116899A/ja
Application granted granted Critical
Publication of JP2937140B2 publication Critical patent/JP2937140B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置の製
造方法に係り、特に、多層配線プロセスで用いられる層
間絶縁膜の形成に好適な半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】近年、半導体装置の集積度が飛躍的に増
大しており、このような高集積化の趨勢に伴って、半導
体装置に形成される配線層の多層化が進展してきてい
る。ところで、半導体装置における配線層の周囲や層間
には漏電防止用の絶縁膜が形成されているが、各配線間
に形成された絶縁膜を特に層間絶縁膜と称している。上
記した如く、半導体装置における配線層の多層化の進展
に伴い、半導体基板の表面段差が増大するといった状況
においては、層間絶縁膜による表面段差の平坦化が不可
欠の技術となっている。
【０００３】ところで、現在、半導体製造分野において
一般的に用いられている半導体基板の表面段差の平坦化
を図る方法としては、次のような方法がある。すなわ
ち、半導体基板（シリコン基板等）にアルミニウム配線
パターンを形成した後、常圧ＣＶＤ（化学的気相成長）
法によりＯ3 ＴＥＯＳ ＢＰＳＧ膜を全面に成長させ
る。この後、高温（例えば８００〜９００℃）の窒素雰
囲気に入れて、Ｏ3 ＴＥＯＳ ＢＰＳＧ膜のリフローを
行うという方法である。なお、ＴＥＯＳはＴetra Ｅtyl
Ｏrtho Ｓilicate（テトラ・エチロソ・シリケート）、
ＢＰＳＧはＢoron Ｐhospho Ｓilicate Ｇlass（ボロン
・リン・シリケート・ガラス）の略称である。
【０００４】図４は、従来のＯ3 ＴＥＯＳ ＢＰＳＧ膜
製造方法を示す概略図である。まず、シリコン基板Ｓの
上にポリシリコン膜１１を形成後、常圧ＣＶＤ法でポリ
シリコン膜１１の上にＢ（ホウ素）及びＰ（リン）濃度
の比較的低いＯ3 ＴＥＯＳ ＢＰＳＧ膜１２を形成する
（同図（ａ））。次に、Ｏ3 ＴＥＯＳ ＢＰＳＧ膜１２
の上にＢ（ホウ素）及びＰ（リン）濃度の比較的高いＯ
3 ＴＥＯＳ ＢＰＳＧ膜１３を形成する（同図
（ｂ））。この後、８００〜９００℃の窒素雰囲気にさ
らして熱処理を行い、リフローする（同図（ｃ））。上
記した基板の表面段差の平坦化に関する他の従来技術と
しては、例えば特開平４−９４５３９号公報あるいは特
開平５−２５９２９７号公報等に記載の技術が提案され
ている。前者の技術は、高周波プラズマ照射処理で基板
表面を改質した後、有機シランと、リン又はホウ素等の
不純物含有ガスと、オゾンとを混合し、常圧又は減圧下
で基板上にＰＳＧ膜、ＢＳＧ膜、ＢＰＳＧ膜等を形成す
るようにしたものである。また、後者の技術は、層間絶
縁膜を形成する前に、この下地として窒素を含む層を形
成するようにしたものである。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た従来技術においては下記のような問題があった。常圧
ＣＶＤ法により形成されるＯ3 ＴＥＯＳ ＢＰＳＧ膜
は、当該膜の中に含有されるＢ（ホウ素）、Ｐ（リン）
の濃度が高い方が、基板の表面段差の平坦性を図る面で
優れていることが判明している。しかし一方では、Ｏ3
ＴＥＯＳ ＢＰＳＧ膜は、Ｂ、Ｐの濃度が高くなるに従
い、当該膜の表面にＢ、Ｐの析出が発生するという現象
が起こる。このため、Ｏ3 ＴＥＯＳ ＢＰＳＧ膜表面に
おけるＢ、Ｐの析出が原因となって、後工程に悪影響を
及ぼし、この結果、歩留まりの低下を招来する。したが
って、従来技術ではＢ、Ｐ濃度のマージンが狭いという
問題が生じている。すなわち、従来技術においては、Ｏ
3 ＴＥＯＳ ＢＰＳＧ膜は析出限界が低いという理由か
ら、Ｂ、Ｐの濃度を高くすることができなかったため、
Ｏ3 ＴＥＯＳ ＢＰＳＧ膜のリフロー形状が悪化すると
いう不具合があった。逆に、Ｏ3 ＴＥＯＳ ＢＰＳＧ膜
のリフロー形状を良好なものとすべく、Ｂ、Ｐの濃度を
高めると、Ｏ3 ＴＥＯＳ ＢＰＳＧ膜の表面にＢ、Ｐの
析出が発生するという不具合があった。
【０００６】この発明は、上述の事情に鑑みてなされた
もので、リフロー形状の良好なＯ3ＴＥＯＳ ＢＰＳＧ膜
（層間絶縁膜）を形成し、かつ、Ｏ3 ＴＥＯＳ ＢＰＳ
Ｇ膜に含まれるＢ、Ｐの析出を防止することのできる半
導体装置の製造方法を提供することを目的としている。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、上下配線層間に、層間絶縁
膜として２層構造のＯ3 ＴＥＯＳ ＢＰＳＧ膜が介挿さ
れる態様の多層配線構造を有する半導体装置の製造方法
に係り、上層のＯ3 ＴＥＯＳ ＢＰＳＧ膜のオゾン濃度
が下層のＯ3 ＴＥＯＳ ＢＰＳＧ膜のオゾン濃度よりも
高い濃度となる態様で、上記２層構造のＯ3 ＴＥＯＳ
ＢＰＳＧ膜を成膜した後、熱処理により、当該Ｏ3 ＴＥ
ＯＳ ＢＰＳＧ膜のリフローを行うことを特徴としてい
る。
【０００８】また、請求項２記載の発明は、請求項１記
載の半導体装置の製造方法に係り、上記下層のＯ3 ＴＥ
ＯＳ ＢＰＳＧ膜と上記上層のＯ3 ＴＥＯＳ ＢＰＳＧ膜
との成膜を連続して行うことを特徴としている。
【０００９】また、請求項３記載の発明は、請求項１記
載の半導体装置の製造方法に係り、上記熱処理によるリ
フローを、窒素雰囲気にて行うことを特徴としている。
【００１０】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。図１は、この発明の第１及び第２実施
例による半導体装置の製造工程を説明するための図であ
り、（ａ）はオゾン濃度の低い層間絶縁膜を形成した状
態を示す概略断面図、（ｂ）はオゾン濃度の低い層間絶
縁膜の上にオゾン濃度の高い層間絶縁膜を形成した状態
を示す概略断面図、（ｃ）はリフロー後の状態を示す概
略断面図である。
【００１１】◇第１実施例 第１実施例では、半導体装置における多層配線の層間絶
縁膜を平坦化するために用いられるＯ3 ＴＥＯＳ ＢＰ
ＳＧ膜を２層構造とすると共に、当該２層構造としたＯ
3 ＴＥＯＳ ＢＰＳＧ膜のうち、上層膜のオゾン濃度を
下層膜のオゾン濃度よりも高い濃度で形成する。上層膜
のオゾン濃度を下層膜のオゾン濃度よりも高い濃度で形
成する理由としては、オゾン濃度を例えば７０［ｍｇ／
ｌ］から１３０［ｍｇ／ｌ］へ上げると、デポジション
レート（成膜速度）が略１０％低下するため、２層構造
としたＯ3 ＴＥＯＳ ＢＰＳＧ膜における上層膜のみオ
ゾン濃度を上げることによって、スループットが低下す
る不具合を防止するためである。以下、図１（ａ）〜
（ｃ）を参照して、この例におけるＯ3 ＴＥＯＳ ＢＰ
ＳＧ膜の製造工程について説明する。
【００１２】（ｉ）下層膜成膜工程（図１（ａ）） まず、シリコン基板Ｓの上部にポリシリコン１を形成し
た後、公知の常圧ＣＶＤ（化学的気相成長）法により所
定の反応室において、ポリシリコン１を覆う状態で、オ
ゾン濃度の低い（例えば７０〜１００［ｍｇ／ｌ］）Ｏ
3 ＴＥＯＳ ＢＰＳＧ膜２を形成する。この場合、ポリ
シリコン１の上に成膜したオゾン濃度の低いＯ3 ＴＥＯ
Ｓ ＢＰＳＧ膜２は下層膜となる。
【００１３】（ii）上層膜成膜工程（図１（ｂ）） 次に、第１の工程と同じ反応室において、上記したオゾ
ン濃度の低いＯ3 ＴＥＯＳ ＢＰＳＧ膜２を覆う状態
で、オゾン濃度の高い（例えば１２０〜１４０［ｍｇ／
ｌ］）Ｏ3 ＴＥＯＳ ＢＰＳＧ膜３を形成する。この場
合、オゾン濃度の低いＯ3 ＴＥＯＳ ＢＰＳＧ膜２の上
に成膜したオゾン濃度の高いＯ3 ＴＥＯＳＢＰＳＧ膜３
は上層膜となる。
【００１４】（iii）リフロー工程（図１（ｃ）参照） 次に、上記したオゾン濃度の低いＯ3 ＴＥＯＳ ＢＰＳ
Ｇ膜２、及びオゾン濃度の高いＯ3 ＴＥＯＳ ＢＰＳＧ
膜３を、高温（例えば８００〜９００℃）のもとで所定
時間（例えば略１０分間）の間、窒素雰囲気にさらして
熱処理することにより、リフローを行う。これにより、
表面形状は図１（ｃ）に示すような形状となる。
【００１５】図２（ａ）は、Ｂ（ホウ素）濃度［ｍｏｌ
％］とオゾン濃度［ｍｇ／ｌ］との関係を示す特性図、
同図（ｂ）は、Ｐ（リン）濃度［ｍｏｌ％］とオゾン濃
度［ｍｇ／ｌ］との関係を示す特性図である。また、図
３は、この例の成膜方法により形成されたＯ３ ＴＥＯ
Ｓ ＢＰＳＧ膜と、従来の成膜法により形成されたＯ３
ＴＥＯＳ ＢＰＳＧ膜との表面に析出するＢ，Ｐ等の
不純物を観測した結果を示す図であり、同図（ａ）は、
この例のＯ３ ＴＥＯＳ ＢＰＳＧ膜３表面に析出して
分布するＢ，Ｐ等の不純物を黒点で示す析出観測図、同
図（ｂ）は、従来のＯ３ ＴＥＯＳ ＢＰＳＧ膜１３表
面に析出して分布するＢ，Ｐを黒点で示す析出観測図で
ある。これらの図に示すように、上述した製造方法を用
いて、２層構造を有するＯ３ＴＥＯＳ ＢＰＳＧ膜にお
ける上層膜３のオゾン濃度を下層膜２のオゾン濃度より
も高くすることにより、膜中のＢ、Ｐ等の不純物濃度が
従来よりも高いＯ３ＴＥＯＳ ＢＰＳＧ膜を成膜するこ
とができる。これにより、窒素雰囲気にさらしてリフロ
ーを行った後においても、従来のように膜表面にＢＮＰ
窓の不純物が析出する現象を防止できると共に、良好な
リフロー形状を得ることができることが確認された。
【００１６】上述したように、この例の構成によれば、
半導体装置における多層配線の層間絶縁膜を平坦化する
ために用いられるＯ３ ＴＥＯＳＢＰＳＧ膜を２層構造
とすると共に、当該２層構造とした膜のうち上層膜のオ
ゾン濃度を下層膜のオゾン濃度よりも高くすることによ
り、Ｂ、Ｐ等の不純物濃度が高くなるため、Ｏ３ ＴＥ
ＯＳ ＢＰＳＧ膜のリフロー形状を良好なものとするこ
とができる。また、上層膜のオゾン濃度を下層膜のオゾ
ン濃度よりも高くすることにより、上層膜の酸素量が多
くなって酸化反応が促進されるため、膜質が安定する結
果、Ｂ、Ｐ名鈍不純物濃度が従来よりも高いＯ３ ＴＥ
ＯＳ ＢＰＳＧ膜を使用した場合でも、リフロー後も従
来のように膜表面にＢ、Ｐ名鈍不純物が析出する現象を
的確に防止することができる。
【００１７】◇第２実施例 第２実施例においては、半導体装置における多層配線の
層間絶縁膜を平坦化するために用いられるＯ3 ＴＥＯＳ
ＢＰＳＧ膜を２層構造とすると共に、当該２層構造と
したＯ3 ＴＥＯＳ ＢＰＳＧ膜のうち、上層膜２のオゾ
ン濃度を下層膜３のオゾン濃度よりも高い濃度で形成す
ると共に、これら下層膜２及び上層膜３を連続して成膜
させる。この場合、第２実施例におけるオゾン濃度条件
は、上記第１実施例と略同じである。この第２実施例
は、上記した第１実施例と基本的には略同様であり、相
異する点は、下層膜及び上層膜を連続して成膜させるよ
うにした点である。以下、第２実施例におけるＯ3 ＴＥ
ＯＳ ＢＰＳＧ膜の製造工程について上述した図１
（ａ）〜（ｃ）を用いて説明する。
【００１８】（ｉ）下層膜及び上層膜成膜工程（図１
（ａ）、（ｂ）参照） まず、シリコン基板Ｓの上部にポリシリコン１を形成し
た後、公知の常圧ＣＶＤ法により、ポリシリコン１を覆
う状態で、オゾン濃度の低い（例えば、７０〜１００
［ｍｇ／ｌ］）Ｏ3 ＴＥＯＳ ＢＰＳＧ膜２、及びオゾ
ン濃度の高い（例えば、１２０〜１４０［ｍｇ／ｌ］）
Ｏ3 ＴＥＯＳ ＢＰＳＧ膜３を連続して成膜させる。
【００１９】（ii）リフロー工程（図１（ｃ）参照） 次に、上記したオゾン濃度の低いＯ3 ＴＥＯＳ ＢＰＳ
Ｇ膜２、及びオゾン濃度の高いＯ3 ＴＥＯＳ ＢＰＳＧ
膜３を、高温（例えば８００〜９００℃）のもとで所定
時間（例えば略１０分間）の間、窒素雰囲気にさらして
熱処理することにより、リフローを行う。これにより、
表面形状は図１（ｃ）に示すような形状となる。すなわ
ち、オゾン濃度の低いＯ3 ＴＥＯＳ ＢＰＳＧ膜２、及
びオゾン濃度の高いＯ3 ＴＥＯＳ ＢＰＳＧ膜３を連続
して成膜した場合においても、上記第１実施例と略同様
に、膜中のＢ、Ｐ濃度が従来よりも高いＯ3 ＴＥＯＳ
ＢＰＳＧ膜を成膜することができる。これにより、窒素
雰囲気にさらしてリフローを行った後においても、従来
のように膜表面にＢ、Ｐが析出する現象を防止できると
共に、良好なリフロー形状を得ることが確認された。
【００２０】上述したように、第２実施例の構成によれ
ば、半導体装置における多層配線の層間絶縁膜を平坦化
するために用いられるＯ3 ＴＥＯＳ ＢＰＳＧ膜を２層
構造とすると共に、当該２層構造とした膜のうち上層膜
のオゾン濃度を下層膜のオゾン濃度よりも高くし、下層
膜と上層膜とを連続して成膜した場合においても、Ｂ、
Ｐ濃度が高くなるため、Ｏ3 ＴＥＯＳ ＢＰＳＧ膜のリ
フロー形状を良好なものとすることができる。また、上
層膜のオゾン濃度を下層膜のオゾン濃度よりも高くする
ことにより、上層膜の酸素量が多くなって酸化反応が促
進されるため、膜質が安定する結果、Ｂ、Ｐ濃度が従来
よりも高いＯ3 ＴＥＯＳ ＢＰＳＧ膜を使用した場合で
も、リフロー後も従来のように膜表面にＢ、Ｐが析出す
る現象を的確に防止することができる。
【００２１】以上、この発明の実施例を図面により詳述
してきたが、具体的な構成はこの実施例に限られるもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更等があってもこの発明に含まれる。例えば、上層のＯ
3 ＴＥＯＳ ＢＰＳＧ膜のオゾン濃度を下層のＯ3 ＴＥ
ＯＳ ＢＰＳＧ膜のオゾン濃度よりも高い濃度に設定す
る限り、オゾン濃度は実施例の値に限定されない。
【００２２】
【発明の効果】以上説明したように、この発明の構成に
よれば、上層のＯ3 ＴＥＯＳ ＢＰＳＧ膜のオゾン濃度
が下層のＯ3 ＴＥＯＳ ＢＰＳＧ膜のオゾン濃度よりも
高い濃度となる態様で、２層構造のＯ3 ＴＥＯＳ ＢＰ
ＳＧ膜が成膜され、この後、熱処理により、当該Ｏ3 Ｔ
ＥＯＳ ＢＰＳＧ膜のリフローが行われるので、Ｏ3 Ｔ
ＥＯＳ ＢＰＳＧ膜のＢ、Ｐ濃度が高くなり、この結
果、Ｏ3 ＴＥＯＳ ＢＰＳＧ膜のリフロー形状が良好な
ものとなる。また、上層のＯ3 ＴＥＯＳ ＢＰＳＧ膜の
オゾン濃度を下層のＯ3 ＴＥＯＳ ＢＰＳＧ膜のオゾン
濃度よりも高くすることで、上層のＯ3 ＴＥＯＳ ＢＰ
ＳＧ膜の酸素量が多くなって酸化反応が促進されて膜質
が安定する結果、Ｂ、Ｐ濃度が従来よりも高いＯ3 ＴＥ
ＯＳ ＢＰＳＧ膜を使用した場合でも、リフロー後も従
来のように膜表面にＢ、Ｐが析出する現象を確実に防止
できる。
【００２３】
【００２４】
【図面の簡単な説明】
【図１】この発明の第１及び第２実施例による半導体装
置の製造工程を説明するための図であり、（ａ）はオゾ
ン濃度の低い層間絶縁膜を形成した状態を示す概略断面
図、（ｂ）はオゾン濃度の低い層間絶縁膜の上にオゾン
濃度の高い層間絶縁膜を形成した状態を示す概略断面
図、（ｃ）はリフロー後の状態を示す概略断面図であ
る。
【図２】同第１実施例に係る特性図であり、（ａ）はＢ
濃度とオゾン濃度との関係を示す特性図、（ｂ）はＰ濃
度とオゾン濃度との関係を示す特性図である。
【図３】同第１実施例の成膜方法により形成されたＯ3
ＴＥＯＳ ＢＰＳＧ膜と、従来の成膜法により形成され
たＯ3 ＴＥＯＳ ＢＰＳＧ膜との表面に析出するＢ，Ｐ
を観測した結果を示す図であり、同図（ａ）は、この例
のＯ3 ＴＥＯＳ ＢＰＳＧ膜３表面に析出して分布する
Ｂ，Ｐを黒点で示す析出観測図、同図（ｂ）は、従来の
Ｏ3 ＴＥＯＳ ＢＰＳＧ膜１３表面に析出して分布する
Ｂ，Ｐを黒点で示す析出観測図である。
【図４】従来例に係る半導体装置の製造工程を説明する
ための図であり、（ａ）は層間絶縁膜を形成した状態を
示す概略断面図、（ｂ）は層間絶縁膜の上にオゾン濃度
の低い層間絶縁膜を形成した状態を示す概略断面図、
（ｃ）はリフロー後の状態を示す概略断面図である。
【符号の説明】
Ｓ シリコン基板 １ ポリシリコン ２ オゾン濃度の低いＯ3 ＴＥＯＳ ＢＰＳＧ膜 ３ オゾン濃度の高いＯ3 ＴＥＯＳ ＢＰＳＧ膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/31 - 21/3213 H01L 21/768

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 上下配線層間に、層間絶縁膜として２層
    構造のＯ3 ＴＥＯＳＢＰＳＧ膜が介挿される態様の多層
    配線構造を有する半導体装置の製造方法であって、 上層のＯ3 ＴＥＯＳ ＢＰＳＧ膜のオゾン濃度が下層の
    Ｏ3 ＴＥＯＳ ＢＰＳＧ膜のオゾン濃度よりも高い濃度
    となる態様で、前記２層構造のＯ3 ＴＥＯＳ ＢＰＳＧ
    膜を成膜した後、熱処理により、当該Ｏ3 ＴＥＯＳ Ｂ
    ＰＳＧ膜のリフローを行うことを特徴とする半導体装置
    の製造方法。
  2. 【請求項２】 前記下層のＯ3 ＴＥＯＳ ＢＰＳＧ膜と
    前記上層のＯ3 ＴＥＯＳ ＢＰＳＧ膜との成膜を連続し
    て行うことを特徴とする請求項１記載の半導体装置の製
    造方法。
  3. 【請求項３】 前記熱処理によるリフローを、窒素雰囲
    気にて行うことを特徴とする請求項１記載の半導体装置
    の製造方法。
JP8268657A 1996-10-09 1996-10-09 半導体装置の製造方法 Expired - Lifetime JP2937140B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8268657A JP2937140B2 (ja) 1996-10-09 1996-10-09 半導体装置の製造方法
US08/936,517 US6236105B1 (en) 1996-10-09 1997-09-24 Semiconductor device with improved planarity achieved through interlayer films with varying ozone concentrations
KR1019970051517A KR100266530B1 (ko) 1996-10-09 1997-10-08 반도체장치및그제조방법
GB9721491A GB2318449B (en) 1996-10-09 1997-10-09 Semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8268657A JP2937140B2 (ja) 1996-10-09 1996-10-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH10116899A JPH10116899A (ja) 1998-05-06
JP2937140B2 true JP2937140B2 (ja) 1999-08-23

Family

ID=17461603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8268657A Expired - Lifetime JP2937140B2 (ja) 1996-10-09 1996-10-09 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US6236105B1 (ja)
JP (1) JP2937140B2 (ja)
KR (1) KR100266530B1 (ja)
GB (1) GB2318449B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100315446B1 (ko) * 1999-03-25 2001-11-28 황인길 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
TW479315B (en) * 2000-10-31 2002-03-11 Applied Materials Inc Continuous depostiton process
US20070212850A1 (en) * 2002-09-19 2007-09-13 Applied Materials, Inc. Gap-fill depositions in the formation of silicon containing dielectric materials
US7141483B2 (en) * 2002-09-19 2006-11-28 Applied Materials, Inc. Nitrous oxide anneal of TEOS/ozone CVD for improved gapfill
US6905940B2 (en) * 2002-09-19 2005-06-14 Applied Materials, Inc. Method using TEOS ramp-up during TEOS/ozone CVD for improved gap-fill
US7335609B2 (en) * 2004-08-27 2008-02-26 Applied Materials, Inc. Gap-fill depositions introducing hydroxyl-containing precursors in the formation of silicon containing dielectric materials
US7456116B2 (en) * 2002-09-19 2008-11-25 Applied Materials, Inc. Gap-fill depositions in the formation of silicon containing dielectric materials
US7431967B2 (en) * 2002-09-19 2008-10-07 Applied Materials, Inc. Limited thermal budget formation of PMD layers
US7528051B2 (en) * 2004-05-14 2009-05-05 Applied Materials, Inc. Method of inducing stresses in the channel region of a transistor
US7642171B2 (en) * 2004-08-04 2010-01-05 Applied Materials, Inc. Multi-step anneal of thin films for film densification and improved gap-fill
US20070212847A1 (en) * 2004-08-04 2007-09-13 Applied Materials, Inc. Multi-step anneal of thin films for film densification and improved gap-fill
US20060223332A1 (en) * 2005-03-30 2006-10-05 Hynix Semiconductor Inc. Method of manufacturing semiconductor device
KR100728995B1 (ko) 2006-08-25 2007-06-15 주식회사 하이닉스반도체 반도체 소자의 제조방법
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69024578T2 (de) 1989-09-28 1996-09-19 Applied Materials Inc Integrierte Schaltungsstruktur mit einer zusammengesetzten Borphosphorsilikatglasschicht auf einer Halbleiterscheibe und verbesserte Herstellungsmethode dafür
JPH0680657B2 (ja) * 1989-12-27 1994-10-12 株式会社半導体プロセス研究所 半導体装置の製造方法
JPH0719777B2 (ja) 1990-08-10 1995-03-06 株式会社半導体プロセス研究所 半導体装置の製造方法
JP2538722B2 (ja) 1991-06-20 1996-10-02 株式会社半導体プロセス研究所 半導体装置の製造方法
JPH05259297A (ja) 1992-03-09 1993-10-08 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPH05259155A (ja) 1992-03-10 1993-10-08 Kawasaki Steel Corp 絶縁膜の形成方法
JPH086181B2 (ja) * 1992-11-30 1996-01-24 日本電気株式会社 化学気相成長法および化学気相成長装置
JP3102974B2 (ja) * 1993-09-20 2000-10-23 富士通株式会社 半導体装置における絶縁膜の形成方法
JPH088336A (ja) 1994-06-16 1996-01-12 Fujitsu Ltd 半導体装置及びその製造方法
JP3104534B2 (ja) * 1994-06-27 2000-10-30 ヤマハ株式会社 半導体装置とその製法
US5385868A (en) * 1994-07-05 1995-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Upward plug process for metal via holes
KR0144228B1 (ko) 1995-03-04 1998-08-17 김주용 다층 금속배선의 층간 절연막 형성 방법
US5563104A (en) * 1995-06-23 1996-10-08 Taiwan Semiconductor Manufacturing Company Ltd. Reduction of pattern sensitivity in ozone-teos deposition via a two-step (low and high temperature) process
US6489213B1 (en) * 1996-01-05 2002-12-03 Integrated Device Technology, Inc. Method for manufacturing semiconductor device containing a silicon-rich layer
US5830797A (en) * 1996-06-20 1998-11-03 Cypress Semiconductor Corporation Interconnect methods and apparatus
US5811343A (en) * 1996-07-15 1998-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Oxidation method for removing fluorine gas inside polysilicon during semiconductor manufacturing to prevent delamination of subsequent layer induced by fluorine outgassing dielectric

Also Published As

Publication number Publication date
KR19980032638A (ko) 1998-07-25
GB2318449B (en) 1999-07-21
US6236105B1 (en) 2001-05-22
JPH10116899A (ja) 1998-05-06
GB2318449A (en) 1998-04-22
GB9721491D0 (en) 1997-12-10
KR100266530B1 (ko) 2000-09-15

Similar Documents

Publication Publication Date Title
JP2937140B2 (ja) 半導体装置の製造方法
US6194304B1 (en) Semiconductor device and method of fabricating the same
JPH08148559A (ja) 絶縁膜を有する半導体装置の製造方法
US6246105B1 (en) Semiconductor device and manufacturing process thereof
JPH0653337A (ja) 半導体装置の製造方法
JP3149739B2 (ja) 多層配線形成法
JPH08255791A (ja) 半導体装置の層間絶縁膜の形成方法
US6277729B1 (en) Method of manufacturing transistor barrier layer
JP3231645B2 (ja) 半導体装置およびその製造方法
US6287948B1 (en) Semiconductor device and method for making pattern data
JPS62123725A (ja) 半導体装置の製造方法
JPH09252131A (ja) 半導体装置の製法
US6169026B1 (en) Method for planarization of semiconductor device including pumping out dopants from planarization layer separately from flowing said layer
KR100223771B1 (ko) 반도체 장치 및 그 제조방법
KR100197986B1 (ko) 반도체 소자의 층간 절연막 평탄화 방법
JPH07153840A (ja) 半導体装置およびその製造方法
JP2001168100A (ja) 半導体装置の製造方法
KR0172528B1 (ko) 반도체 소자의 산화막 형성 방법
JPH0883846A (ja) 半導体装置の層間絶縁膜構造およびその形成方法
KR100533646B1 (ko) 피엠디막 형성 방법
JPH09205146A (ja) 半導体素子の金属配線保護膜形成方法
JPH05218027A (ja) 半導体装置及びその製造方法
JPH0669361A (ja) 半導体装置とその製造方法
JPH07107933B2 (ja) ポリサイドパタ−ンの形成方法
KR19980037185A (ko) 반도체 소자의 층간 절연막 형성방법