KR100223771B1 - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR100223771B1
KR100223771B1 KR1019960011403A KR19960011403A KR100223771B1 KR 100223771 B1 KR100223771 B1 KR 100223771B1 KR 1019960011403 A KR1019960011403 A KR 1019960011403A KR 19960011403 A KR19960011403 A KR 19960011403A KR 100223771 B1 KR100223771 B1 KR 100223771B1
Authority
KR
South Korea
Prior art keywords
insulating film
film
forming
semiconductor device
doped
Prior art date
Application number
KR1019960011403A
Other languages
English (en)
Other versions
KR970072113A (ko
Inventor
황준
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960011403A priority Critical patent/KR100223771B1/ko
Publication of KR970072113A publication Critical patent/KR970072113A/ko
Application granted granted Critical
Publication of KR100223771B1 publication Critical patent/KR100223771B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers

Abstract

본 발명은 열산화막, 평탄화를 위한 불순물이 도핑된 제1 절연막 및 상기 제1 절연막에 외부의 수분이 흡착되는 것을 방지하는 제2 절연막이 차례로 적층된 층간 절연막을 구비하는 반도체 장치 및 소정 패턴이 형성된 웨이퍼상에 불순물이 도핑된 절연막을 형성하는 단계; 상기 불순물이 도핑된 절연막상에 외부의 수분이 흡착되는 것을 방지하는 절연막을 형성하는 단계; 소정 가스 분위기에서 열처리하여 상기 불순물이 도핑된 절연막을 플로우시켜 평탄화하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 장치 제조방법에 관한 것으로, 비교적 낮은 온도에서 플로우시키는 방법으로, BPSG막내의 붕소나 인등의 불순물의 농도를 높여 증착하되, BPSG막 상부에 NSG막을 형성하여 BPSG막에 외부의 수분이 흡착되어 발생하게 되는 크리스탈 디펙트(Crystal Defect)를 방지하여 소자의 품질을 향상시킬 수 있다.

Description

반도체 소자의 층간절연막 형성 방법
제1a도 내지 제1c도는 본 발명의 일실시예에 따른 반도체 장치 제조 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
10 : 기판 11 : 필드산화막
12 : 게이트 산화막 13 : 게이트 전극
14 : 스페이서 산화막 15 : 소오스/드레인 영역
16 : 열산화막 17 : BPSG 막
18 : NSG막
본 발명은 반도체 제조공정 중 반도체 장치 및 그 제조방법에 관한 것으로, 특히 상.하부의 전도막간의 절연 및 평탄화를 위한 층간절연막 형성 방법에 관한 것이다.
일반적으로, 반도체 소자 제조시 게이트 전극과 같이 전기적으로 구동되는 각 셀(Cell)의 주요한 부위에 폴리실리콘막을 이용하여 전기적인 신호 및 전원을 공급하여 왔다.
반도체 소자가 점차 고집적화되면서 보다 넓은 능동영역을 확보하기 위해서 다층의 폴리실리콘막이 형성되는데, 이때 폴리실리콘막간의 절연 및 평탄화를 위한 평탄화막으로 평탄화 특성이 좋은 BPSG(Boro Phospho Silicate Glass: 이하 BPSG라 칭함)막을 증착한다.
종래에는 필드산화막 및 게이트 산화막, 게이트 전극, 스페이서 산화막, 소오스/드레인으로 이루어지는 통상의 트랜지스터 구조가 형성된 기판상에 열산화막 및 BPSG막을 증착한 다음, 약 900℃ 정도의 고온에서 리플로우(reflow) 시키면 BPSG막의 표면 에너지에 의해 리플로우가 일어나 평탄화되었다.
상기와 같이 BPSG막의 평탄화를 위해 고온에서 리플로우시킬 경우 얕은 소오스/드레인 접합의 형성이 어렵기 때문에 비교적 낮은 온도에서 플로우 특성을 향상시키기 위해 BPSG막에 주입되는 불순물인 붕소(B) 또는 인(P)의 농도를 증가시키는 방법이 제시되었다.
그러나, 이와 같이 BPSG막에 주입되는 붕소 또는 인 불순물의 농도를 높여줄 경우에는 붕소 또는 인이 외부의 수분(H2O)과 결합하여 B(OH3) 또는 H3PO4등을 형성하고 이에 따라 결정 결함(Crystal Defect)이 발생하기 때문에 불순물 농도의 적정점을 고려해야 한다. 더욱이, 평탄화를 위하여 BPSG막 형성 후 실시되는 리플로우 과정에서는 붕소나 인의 아우트개싱(Outgassing)에 의해 점점 더 많은 양의 B(OH3), H3PO4가 발생하는 문제점이 있다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 인(P) 또는 붕소(B)의 농도가 상대적으로 높은 층간절연막에 수분이 흡수되는 것을 방지함과 동시에 비교적 낮은 온도에서 리플로우시켜 결정결함에 의한 소자의 불량 가능성을 감소시킬 수 있는 반도체 소자의 층간절연막 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은 하부구조 형성이 완료된 웨이퍼 상에 인(P) 또는 붕소(B) 중 적어도 어느 하나의 원소가 도핑된 제1 절연막을 형성하는 제1 단계; 외부로부터 상기 제1 절연막 내에 수분이 흡수되는 것을 방지하기 위한 제2 절연막을 상기 제1 절연막 상에 형성하는 제2 단계; 및 소정의 가스 분위기에서 800℃를 넘지 않는 온도로 열처리하여 상기 제1 절연막을 리플로우시켜 평탄화하는 제3 단계를 포함하는 반도체 소자의 층간절연막 형성 방법을 제공한다.
이하, 첨부된 도면 제1a도 내지 제1c도를 참조하여 본 발명의 일실시예에 따른 반도체 장치 제조 방법을 상세하게 설명한다.
먼저, 제1a도에 도시한 바와 같이 필드 산화막(11), 게이트 산화막(12), 게이트 전극(13), 스페이서 산화막(14), 소오스/드레인(15)으로 이루어지는 일반적인 트랜지스터 구조가 형성된 기판(10) 상부에 열산화 공정을 실시하여 열산화막(16)을 성장시킨 다음, 열산화막(16) 상에 BPSG막(17)을 증착한다.
이때, BPSG 막 대신 PSG(Phospho Silicate Glass)막 또는 BSG(Boro Silicate Glass)막과 같은 불순물을 함유한 층간절연막을 형성할 수 있다.
이어서, 제1b도에 도시된 바와 같이 상기 BPSG막(17) 상에 인-시츄(In-Situ)로 대기압의 증착 압력에서 증착하는 상압 화학기상증착법 즉, APCVD(Atmospheric Pressure Chemical Vapor Deposition; 이하 APCVD라 칭함) 방식에 의해 NSG(Non-doped Silicate Glass ; 이하 NSG라 칭함)막(18)을 200Å 내지 500Å 두께로 증착한다.
NSG막(18)은 BPSG막(17)에 흡수된 수분(H2O)과 BPSG막내의 불순물인 붕소나 인이 결합하여 B(OH3)나 H3PO4등을 형성함으로 인한 결정결함(Crystal Defect)의 발생을 방지하는 효과가 있는데, 증착되는 NSG막(18)의 두께가 적정 두께보다 얇을 경우 BPSG막에 수분이 흡착될 가능성이 높아져 NSG막 형성 효과가 없고, 적정 두께보다 두꺼울 경우에는 리플로우가 일어나지 않는 점을 고려하여 NSG막(18)은 200Å 내지 500Å 두께로 형성한다.
끝으로, 제1c도에 도시된 바와 같이 700℃ 내지 800℃ 부근의 온도에서 O2가스와 N2가스를 번갈아 공급하면서 리플로우(Reflow)시켜주면 평탄화 공정을 실시한다.
이때, 적정 온도보다 낮은 온도에서 리플로우를 실시할 경우 리플로우가 일어나지 않고, 적정 온도보다 높은 온도에서 리플로우를 실시할 경우에는 붕소나 인의 밀도가 높아져 결정결함을 유발하므로, 700℃ 내지 800℃ 부근의 온도에서 리플로우를 실시한다.
상기와 같이 이루어지는 본 발명은 비교적 낮은 온도에서 리플로우시키는 방법으로, BPSG막내의 붕소나 인 등의 불순물의 농도를 높여 증착하되, BPSG막 상부에 NSG막을 형성하여 BPSG막에 흡수된 외부의 수분으로 인한 결정결함(Crystal Defect)의 발생을 방지하여 소자의 품질을 향상시킬 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.

Claims (10)

  1. (삭제)
  2. (삭제)
  3. (삭제)
  4. (정정) 반도체 소자의 층간절연막 형성 방법에 있어서, 하부구조 형성이 완료된 웨이퍼 상에 인(P) 또는 붕소(B) 중 적어도 어느 하나의 원소가 도핑된 제1 절연막을 형성하는 제1 단계; 외부로부터 상기 제1 절연막 내에 수분이 흡수되는 것을 방지하기 위한 제2 절연막을 상기 제1 절연막 상에 형성하는 제2 단계; 및 소정의 가스 분위기에서 800℃를 넘지 않는 온도로 열처리하여 상기 제1 절연막을 리플로우시켜 평탄화하는 제3 단계를 포함하는 반도체 소자의 층간절연막 형성 방법.
  5. (정정) 제4항에 있어서, 상기 제2 절연막을 NSG(Non-doped Silicate Glass)막으로 형성하는 것을 특징으로 하는 반도체 소자의 층간절연막 형성 방법.
  6. (정정) 제5항에 있어서, 상기 제1 절연막 형성 후 상기 NSG막을 인-시츄(In-Situ)로, 상압 화학기상 증착법으로 형성하는 것을 특징으로 하는 반도체 소자의 층간절연막 형성 방법.
  7. (정정) 제4항 내지 제6항 중 어느 한 항에 있어서, 상기 NSG막을 200Å 내지 500Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 층간절연막 형성 방법.
  8. (삭제)
  9. (정정) 제7항에 있어서, 상기 제3 단계는, O2가스와 N2가스를 번갈아 공급하며 열처리하는 것을 특징으로 하는 반도체 소자의 층간절연막 형성 방법.
  10. (정정) 제9항에 있어서, 상기 제3 단계는, 700℃ 내지 800℃의 온도에서 실시하는 것을 특징으로 하는 반도체 소자의 층간절연막 형성 방법.
KR1019960011403A 1996-04-16 1996-04-16 반도체 장치 및 그 제조방법 KR100223771B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960011403A KR100223771B1 (ko) 1996-04-16 1996-04-16 반도체 장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960011403A KR100223771B1 (ko) 1996-04-16 1996-04-16 반도체 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR970072113A KR970072113A (ko) 1997-11-07
KR100223771B1 true KR100223771B1 (ko) 1999-10-15

Family

ID=19455797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960011403A KR100223771B1 (ko) 1996-04-16 1996-04-16 반도체 장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100223771B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100470185B1 (ko) * 1997-12-30 2005-05-17 주식회사 하이닉스반도체 반도체소자의층간절연막형성방법

Also Published As

Publication number Publication date
KR970072113A (ko) 1997-11-07

Similar Documents

Publication Publication Date Title
EP0155699B1 (en) Semiconductor device having improved multi-layer structure of insulating film and conductive film
JP3015717B2 (ja) 半導体装置の製造方法および半導体装置
KR100460066B1 (ko) 반도체소자의 제조방법
KR960002073B1 (ko) 반도체 장치의 제조방법
JP2937140B2 (ja) 半導体装置の製造方法
KR100548553B1 (ko) 캐패시터 형성 방법
US5217912A (en) Method for manufacturing a semiconductor device
KR100223771B1 (ko) 반도체 장치 및 그 제조방법
KR100203134B1 (ko) 반도체 소자의 층간절연막 평탄화방법
KR100399903B1 (ko) 반도체 소자 제조시의 층간 평탄화방법
KR100361535B1 (ko) 반도체소자의제조방법
JPH0454390B2 (ko)
KR100811449B1 (ko) 반도체 소자 및 그 제조 방법
KR100197986B1 (ko) 반도체 소자의 층간 절연막 평탄화 방법
KR960013154B1 (ko) 반도체 소자 제조방법
KR100365762B1 (ko) 반도체소자의콘택스페이서형성방법
KR100223288B1 (ko) 반도체 소자의 층간 절연막 형성방법
KR100273224B1 (ko) 반도체소자의평탄화막형성방법
KR100462368B1 (ko) 반도체소자의제조방법
KR100533646B1 (ko) 피엠디막 형성 방법
KR100494142B1 (ko) 반도체장치의층간절연막형성방법
KR0140812B1 (ko) 평탄화 절연막 형성 방법
KR100570217B1 (ko) 반도체 장치의 결함 제거방법
KR19980033828A (ko) 반도체 장치의 금속층간 절연막 형성방법
KR19980060885A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070622

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee